KR100532796B1 - 디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 mems 디바이스 - Google Patents

디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 mems 디바이스 Download PDF

Info

Publication number
KR100532796B1
KR100532796B1 KR10-2003-7000506A KR20037000506A KR100532796B1 KR 100532796 B1 KR100532796 B1 KR 100532796B1 KR 20037000506 A KR20037000506 A KR 20037000506A KR 100532796 B1 KR100532796 B1 KR 100532796B1
Authority
KR
South Korea
Prior art keywords
patterning
shape
pattern
mems device
mems
Prior art date
Application number
KR10-2003-7000506A
Other languages
English (en)
Other versions
KR20030019573A (ko
Inventor
진 에딘 보우타고우
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20030019573A publication Critical patent/KR20030019573A/ko
Application granted granted Critical
Publication of KR100532796B1 publication Critical patent/KR100532796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00547—Etching processes not provided for in groups B81C1/00531 - B81C1/00539
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5346—Dry etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4813—Mounting or aligning of arm assemblies, e.g. actuator arm supported by bearings, multiple arm assemblies, arm stacks or multiple heads on single arm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/0346—Grooves not provided for in B81B2203/033 - B81B2203/0338
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0376—Static structures characterized by their profile rounded profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Moving Of Heads (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에 따른 디바이스는 디스크 드라이브에 이용되는 정합 소자와 디바이스 상의 패턴과의 결합을 용이하게 한다. 개선된 디바이스는 패턴 내의 하나 이상의 측벽과 디바이스의 표면 사이에 아치형 에지를 포함한다. 아치형 에지는 정합 소자가 디바이스 상에 또는 내에 삽입될 때 일반적으로 발생하는 디바이스의 파단을 최소화한다. 본 발명은 또한 디바이스의 제조 방법에 관한 것이다. 상기 방법은 디바이스에 대해 패턴 형태의 마스크를 위치시키는 단계, 및 하나 이상의 측벽과 아치형 에지를 형성하여 아치형 에지가 디바이스 상의 표면과 측벽 중 하나 사이로 연장하도록 디바이스의 표면 내에 패턴을 에칭하는 단계를 포함한다.

Description

디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 MEMS 디바이스 {METHOD FOR TOPOGRAPHICAL PATTERNING OF A DEVICE AND MEMS DEVICE MANUFACTURED THEREBY}
관련 출원
본원은 35 U.S.C. 119(e)하에서 2000년 7월 13일에 출원된 미국 가출원번호 제 60/218,263호를 우선권으로 주장한다.
본 발명은 마스킹 및 포토리소그래피 기술을 사용하여 제조된 반도체 디바이스 및 이와 유사한 디바이스 분야에 관한 것이다. 보다 구체적으로 본 발명은 다른 소자가 내부에 삽입되거나 처리될 때 내부 응력을 감소시키고 치핑 또는 크래킹을 방지하는 디바이스의 제조에 관한 것이다.
본 발명이 속하는 기술분야에는 많은 종류의 디바이스가 있다. 이 중 한 종류는 MEMS("마이크로 전자기계 시스템") 디바이스이다. MEMS 디바이스는 물리적으로 소형으로 분류되는 시스템이다. 이러한 시스템은 전자적 및 기계적 부품을 모두 갖는다. MEMS는 본래 이러한 초소형의 기계적 디바이스를 제조하기 위해 개량된 집적 회로(컴퓨터 칩) 제조 기술 및 재료를 사용하였다. 오늘날 매우 많은 제조 기술과 재료가 이용 가능하다. 이러한 제조 기술로는 그 자체로 복잡한 MEMS 또는 마이크로 전자 시스템과 집적된 MEMS를 대량 생산할 수 있는 기술인 희생 다결정 실리콘 표면 미세가공 기술을 포함한다. 이러한 기술은 자동차 에어백 작동을 위한 가속 센서로 이미 성공적으로 상업화되었다.
MEMS 디바이스는 많은 광범위한 응용분야에 사용된다. MEMS 디바이스의 두 주요 카테고리는 센서와 엑츄에이터이다. 마이크로 센서는 그 작은 물리적 크기로 인해 보다 덜 비파괴적으로 되기 때문에 유용하다. 마이크로 엑츄에이터는 수행하는 작업 양이 매우 정밀하기 때문에 유용하다. 다결정 실리콘 공명기 변환기(resonator transducer)는 전기적으로 측정 가능한 공진 주파수를 갖는 기계적 자유 비임의 다결정 실리콘을 형성하기 위해 응력 제어된 박막 다결정 실리콘을 사용하는 MEMS 센서의 예이다. 주변 환경의 변화로 마이크로 비임의 공진 주파수가 변경될 수 있으며, 그 주변 환경 변화는 감지될 수 있다.
다른 MEMS 디바이스로는 심 x 선(deep x-ray) 리소그래피 및 전극 위치 제어 공정에 의해 제조된 자기 마이크로 모터를 포함한다. 로터는 두 전극 각각에 인가된 자기장이 로터를 회전시킬 정도로 자기적으로 현저하다. 외부 로딩 기어가 첨가될 수 있다. 높이가 100 미크론인 기어가 제조된다. MEMS 디바이스를 형성하는 기술은 MEMS와 일반적으로 가공된 정밀 부품 사이의 간격을 연결시킬 수 있는 높은 허용한도가 필요한 시스템의 부품을 생성하는데 사용될 수 있다. MEMS는 예를 들어 반도체 디바이스, 고주파수 응용 분야용 저전압 스위치, 마이크로 릴레이 모듈, 잉크 제트 프린터용 스프레이 노즐, 및 광스캐너용 엑츄에이터를 세정 및 처리하기 위해 이용된다. MEMS 디바이스는 다양한 산업분야에서 광범위하게 사용되고 있다. 예를 들어, 자동차 산업에서 MEMS 압력 센서는 엔진 오일 압력, 진공 압력, 연료 주입 압력, 윤활유 압력, 다수의 라인 압력, 타이어 압력, 및 저장 공기 백 압력을 측정한다. MEMS 온도 센서는 오일, 부동액, 및 공기의 온도를 모니터하는데 사용될 수 있다. 다른 산업분야에서도 MEMS 디바이스의 사용을 찾아볼 수 있다. 예를 들어, 디스크 드라이브 산업에서 MEMS 디바이스는 데이타를 저장하고 있는 매우 근접하게 패킹된 트랙 상에 자기 변환기를 매우 정확하게 위치시키기 위한 마이크로 엑츄에이터로서 사용될 것이다.
MEMS 디바이스는 일반적으로 산화물 층, 회로 구성상 필요한 금속 및 다른 재료와 실리콘으로 제조된 반도체 웨이퍼를 중첩시킴으로써 제조된다. 패턴은 디바이스의 회로를 제조하기 위해 이러한 층 상에 그리고 층 내에 형성된다. 패턴은 일반적으로 MEMS 디바이스의 회로 설계의 2차원 및 3차원 상호작용을 위한 소자를 포함한다.
패턴은 마스킹 단계와 에칭 단계의 조합에 의해 MEMS 디바이스 내에 형성된다. 마스킹 단계는 패턴 형태의 마스크를 제조하는 단계와 상기 마스크를 MEMS 디바이스의 표면 상에, 또는 주변에 위치시키는 단계를 포함한다. 마스크는 MEMS 디바이스를 어떻게 에칭할 것인가를 결정한다. MEMS 디바이스 내에 패턴을 영구 위치시키는 것은 MEMS 디바이스를 에칭하는 것이다. 에칭은 일반적으로 층(들)을 제거하는데 사용되는 에칭 형태에 따라 마스크에 의해 덮이거나 덮이지 않는 영역에서 MEMS 디바이스로부터 상부 층(들)을 제거함으로써 수행된다. 에칭 프로세스는 습식 또는 건식이며, 에칭 프로세스의 목적은 소정의 패턴을 MEMS 디바이스에 전사하는 것이다.
반도체는 포토리소그래피, 마스킹 및 에칭을 사용하여 형성된 또다른 종류의 디바이스이다. 다른 디바이스들도 이러한 기술들을 이용하여 형성될 수 있음이 예상된다.
공지된 마스킹 방법으로는 포토마스크 상에 패턴을 형성하고 반도체 기판 상에 위치된 감광층에 패턴을 전사하는 포토리소그래피가 있다. 감광층은 일반적으로 포토레지스트 층으로 지칭된다. 패턴은 포토레지스트를 소정 형태의 빛에 노출시킴으로써 포토레지스트 층에 전사된다. 빛은 마스크를 통해 연장하여 포토레지스트를 패턴 형태로 교차결합시킨다. 그 후 연속적으로 포토레지스트의 노출 또는 비노출 부분의 어느 하나는 기판으로부터 제거된다. 그 후 디바이스는 포토레지스트에 의해 피복된 기판 영역에서 에칭되거나 에칭되지 않는다.
도 2는 MEMS 디바이스(50)를 제조하는데 사용되는 웨이퍼(52)의 일부를 도시한다. 도 3 및 도 4는 웨이퍼(13)가 웨이퍼(13) 내에 패턴을 형성하기 위해 마스크를 이용하여 에칭된 후의, 선행 기술의 MEMS 디바이스(11)에 사용되는 유사한 웨이퍼(13)를 도시한다. 정방형 개구(12, 즉 패턴)는 웨이퍼(13)의 표면(16) 아래로 연장하여 패턴이 측벽(18)에 의해 부분적으로 형성된다. 에칭된 패턴은 웨이퍼(13)의 표면(16)과 정방형 개구(12)의 측벽(18) 사이에서 하나 이상의 "정방형" 에지(14)를 형성한다. 디스크 드라이브에서 엑츄에이터와 같은 정합 소자(mating element)가 정방형 개구(12) 내에 삽입될 때, 정방형 에지(14)는 치핑 및 크래킹(chipping and cracking) 경향을 갖는다. 이러한 에지(14)의 치핑 및 크래킹은 MEMS 디바이스 및 MEMS 디바이스가 이용되는 다른 디바이스의 작동에 악영향을 미칠 수 있는 파편(debris)을 발생시킨다.
도 5 및 도 6은 웨이퍼(19) 상에 정방형 섬영역(20, island)을 형성하기 위해 마스크를 이용하여 에칭되는 또다른 일반적인 웨이퍼(19)를 도시한다. 정방형 섬영역(20)은 웨이퍼(19)의 노출면(25)으로부터 상부로 연장하는 측벽(28)을 포함한다. 섬영역(20)은 웨이퍼(19)의 초기면(21)과 섬영역(20)의 측벽(28) 사이에 유사한 정방형 에지(22)를 포함한다. 이러한 정방형 에지(22)는 유사하게 정합 소자가 섬영역(20)과 결합될 때 치핑과 크래킹에 취약하다. 이러한 정방형 에지(22)는 또한 섬영역(20)이 웨이퍼(19)를 다루는 핀셋 또는 소정의 다른 처리 디바이스에 의해 붙잡힐 때 손상에 민감하다.
그러므로, 디스크 드라이브에 사용되는 엑츄에이터와 같은 정합 소자가 MEMS 디바이스를 손상시키지 않고 MEMS 디바이스 내에 삽입되도록 구성된 MEMS 디바이스가 필요하다. 또한 MEMS 디바이스의 미소한 치핑 및 크래킹을 발생시키며 대상물을 MEMS 디바이스 내에 삽입시키는 MEMS 디바이스의 제조 방법이 필요하다.
도 1은 다중 디스크 스택을 갖는 디스크 드라이버의 확대도이며,
도 2는 MEMS 디바이스 내에 있는 일반적인 웨이퍼의 일부를 도시하는 단면도이며,
도 3은 웨이퍼가 정방형 개구를 갖도록 에칭된 후의 선행 기술에 따른 MEMS 디바이스 내에 있는 웨이퍼를 도시하는 도 2와 유사한 단면도이며,
도 4는 도 3에 도시된 웨이퍼의 사시도이며,
도 5는 웨이퍼가 정방형 섬영역을 포함하도록 에칭된 후의 선행 기술의 MEMS 디바이스 내의 웨이퍼를 도시하는 도 2와 유사한 단면도이며,
도 6은 도 5에 도시된 웨이퍼의 사시도이며,
도 7은 본 발명의 MEMS 디바이스를 도시하는 단면도이며,
도 8은 정방형 개구를 포함하도록 에칭된 도 7에 도시된 MEMS 디바이스의 사시도이며,
도 9는 둥근 개구를 포함하도록 에칭된 도 7에 도시된 MEMS 디바이스의 사시도이며,
도 10은 본 발명의 MEMS 디바이스의 또다른 실시예를 도시하는 단면도이며,
도 11은 둥근 섬영역을 포함하도록 에칭된 도 10에 도시된 MEMS 디바이스의 사시도이며,
도 12는 정방형 섬영역을 포함하도록 에칭된 도 10에 도시된 MEMS 디바이스의 사시도이며,
도 13은 본 발명의 두 층 MEMS 디바이스를 도시하는 단면도이며,
도 14는 장방형 개구를 포함하도록 에칭된 MEMS 디바이스의 상부층을 갖는 도 13에 도시된 MEMS 디바이스의 사시도이며,
도 15는 본 발명의 두 층 MEMS 디바이스의 또다른 실시예를 도시하는 단면도이며,
도 16은 타원형 섬영역을 포함하도록 에칭된 MEMS 디바이스의 상부층을 갖는 도 15에 도시된 MEMS 디바이스의 사시도이며,
도 17은 본 발명의 세 층 MEMS 디바이스를 도시하는 단면도이며,
도 18은 도 9에 도시된 MEMS 디바이스를 제조하는데 사용될 수 있는 마스크의 일 형태를 도시하는 평면도이다.
본 발명은 MEMS 디바이스의 제조 방법에 관한 것이다. 상기 방법은 MEMS 디바이스와 관련된 패턴 형태의 마스크를 위치시키는 단계, 및 그 후 적어도 하나의 측벽과 아치형 에지를 형성하여 상기 아치형 에지가 MEMS 디바이스의 표면과 측벽 중 하나 사이로 연장하도록 상기 MEMS 디바이스 상의 표면에 패턴을 에칭하는 단계를 포함한다. 본 발명은 또한 아치형 또는 둥근 에지를 형성하도록 디스크 드라이브의 슬라이더 상에 사용될 수 있다.
본 발명은 또한 MEMS 디바이스에 관한 것이다. MEMS 디바이스는 표면을 갖는 몸체, 및 상기 몸체의 표면에 에칭된 패턴을 포함한다. 상기 패턴은 적어도 하나의 측벽과 상기 몸체의 표면과 상기 측벽 중 하나 사이로 연장하는 아치형 에지를 포함한다.
전술된 MEMS 디바이스는 디스크 드라이브에 사용되는 엑츄에이터와 같은 대상물과 MEMS 디바이스 상의 패턴과의 결합을 용이하게 하도록 구성된다. 패턴 내의 측벽과 MEMS 디바이스의 표면 사이의 아치형 에지는 정합 소자가 MEMS 디바이스 상에 또는 내에 삽입될 때 일반적으로 발생하는 MEMS 디바이스의 소정의 파단을 최소화한다. 게다가, MEMS 디바이스 상의 패턴이 MEMS 디바이스 상에 섬영역을 형성하여 섬영역에 의한 MEMS 디바이스의 처리를 용이하게 할 때, 아치형 에지는 섬영역을 소정 형태의 처리 디바이스로 처리함으로써 야기될 수도 있는 치핑 및 크래킹의 양을 감소시킨다.
MEMS 디바이스, 및 주변 디바이스의 작용은 정합 소자가 MEMS 디바이스와 결합할 때 발생된 치핑 및 크래킹으로부터 야기되는 오염에 매우 취약할 수도 있다. 그러므로, 정합 소자와 MEMS 디바이스와의 결합과 관련된 치핑 및 크래킹의 양을 감소시킴으로써 향상된 신뢰성과 기대 수명을 갖는 MEMS 디바이스가 제조될 수 있다. 이러한 디바이스를 제조함으로써 이러한 MEMS 디바이스가 사용되는 디바이스의 향상된 신뢰도와 기대 수명을 제공할 것이다.
본 발명은 다양한 분야의 반도체 구조물, 디바이스, 및 이러한 구조물 및 디바이스를 형성하는 방법을 포함한다. 여기서 설명된 본 발명의 측면 및 장점 외에, 본 발명의 다른 측면 및 장점은 도면을 참조하고 다음의 상세한 설명을 참조함으로써 명백하게 될 것이다.
바람직한 실시예에 대한 다음 상세한 설명에서, 본 발명을 실시하기 위한 특정 실시예를 설명하기 위해 도시되고 본원의 일부를 형성하는 첨부 도면을 참조한다. 본 발명의 범위를 벗어남이 없이 다른 실시예가 이용될 수도 있고 구성이 변경될 수도 있다.
도 1은 마이크로 엑츄에이터(180)를 갖는 회전 엑츄에이터를 구비한 디스크 드라이브(100)의 한가지 형태를 도시하는 분해도이다. 디스크 드라이브(100)는 하우징 또는 베이스(112), 및 커버(114)를 포함한다. 베이스(112) 및 커버(114)는 디스크 밀폐외피를 형성한다. 엑츄에이터 조립체(120)는 엑츄에이터 샤프트(118) 상에서 베이스(112)에 회전 가능하게 부착된다. 엑츄에이터 조립체(120)는 복수의 아암(123)을 포함한다. 로드 비임 또는 로드 스프링(124)이 각각의 아암(123)에 부착된다. 마이크로 엑츄에이터(180)는 로드 비임(124)과 각각의 아암의 단부에 부착된다. 자기 변환기(150)를 수송하는 슬라이더(126)가 마이크로 엑츄에이터(180)의 단부에 부착된다. 마이크로 엑츄에이터(180)는 MEMS 디바이스일 수 있는 일 디바이스이다. 도 1은 디스크 드라이브 내에 있는 복수의 디스크(134)를 도시하지만, 여기서 설명되는 본 발명은 복수의 디스크를 갖는 디스크 드라이브 뿐만 아니라 단일 디스크를 갖는 디스크 드라이브에도 동등하게 적용가능하다. 게다가, 본 발명은 하드 디스크 드라이브, 집 드라이브(zip drives), 플로피 디스크 드라이브 및 MEMS 디바이스를 이용하는 다른 형태의 드라이브를 포함하는 모든 형태의 드라이브에 유용하다. 소정의 MEMS 디바이스는 여기서 설명되는 본 발명을 이용할 수도 있다.
도 2는 MEMS 디바이스(50)를 제조하는데 사용될 수도 있는 웨이퍼(52)의 일부를 도시하는 단면도이다. 도 7은 웨이퍼가 본 발명의 MEMS 디바이스(50)에 사용되기 위해 마스크를 이용하여 에칭된 후의 웨이퍼(52)를 도시하는 도 2와 유사한 단면도이다. 웨이퍼(52) 상의 표면(54)은 웨이퍼(52) 내에 패턴을 형성하기 위해 에칭된다. 패턴은 측벽(56)과 아치형 에지(60)를 포함한다. 도 8은 MEMS 디바이스(50)의 실시예를 도시하며 여기서 패턴은 4개의 측벽(56)과 아치형 에지(60)를 포함하는 정방형 개구 형태를 갖는다. 아치형 에지(60)와 측벽(56)은 웨이퍼(52)의 표면(54) 내에 에칭되어 아치형 에지(60)가 각각의 측벽(56)과 웨이퍼(52)의 표면(54) 사이에 위치된다. 선택적인 형태로, 아치형 에지(60)는 본 발명의 범위로부터 벗어남이 없이 다양한 측벽(56) 중 몇몇, 하나 또는 단지 일부 주위로 연장한다. 이처럼 형성된 아치형 에지는 곡선 에지이고 또한 원형 또는 타원형일 수 있고 또는 일부가 원형 또는 타원형으로 형성될 수 있다. 아치형은 직선 또는 거의 직선 형태와는 다름을 의미하고 단차 또는 경사를 포함할 수도 있으며 여전히 본 발명의 범위 내에 있음을 주목해야 한다.
유사한 실시예가 도 9에 도시된다. 상기 실시예에서, 패턴은 단일 측벽(61)과 아치형 에지(62)를 포함하는 둥근 개구 형태를 갖는다. 아치형 에지(62)는 측벽(61)의 단지 일부 주위로 연장할 수도 있지만, 아치형 에지(62)는 둥근 개구의 전체 측벽(61)과 웨이퍼(52)의 표면(54) 사이에서 에칭된다.
도 10은 웨이퍼가 MEMS 디바이스(50)의 또다른 실시예에서 사용되기 위해 마스크되고 에칭된 후의 웨이퍼(52)를 도시한다. 웨이퍼(52) 상의 표면(54)은 웨이퍼(52)의 신규 노출면(68) 상에 섬영역(66)을 남기는 패턴을 형성하도록 에칭된다. 섬영역(66)은 아치형 에지(72)를 갖는 하나 이상의 외측벽(70)을 포함한다. 아치형 에지(72)는 외측벽 상의 외측 아치형 에지이다.
도 11을 참조하면, 패턴은 웨이퍼(52)의 노출면(68) 상에 둥근 섬영역(66)을 형성할 수도 있다. 둥근 섬영역(66)은 단일 측벽(70)과 아치형 에지(72)를 포함한다. 아치형 에지(72)가 측벽(70)의 단지 일부 주위로 연장할 수도 있지만, 아치형 에지(72)는 둥근 개구의 전체 측벽(70)과 웨이퍼(52)의 초기면(54)(original surface) 사이에서 에칭된다.
도 12에 도시된 것처럼, 패턴은 웨이퍼(52) 상에 정방형 섬영역(76)을 형성할 수도 있다. 정방형 섬영역(76)은 네 개의 측벽(78)과 아치형 에지(80)를 포함한다. 아치형 에지(80)와 측벽(78)은 웨이퍼(52)의 표면(54) 내에 에칭되어 아치형 에지(80)가 각각의 측벽(78)과 웨이퍼(52)의 초기면(54) 사이에 위치된다. 선택적인 형태로, 아치형 에지(80)는 다양한 측벽(80) 중 몇몇, 하나 또는 단지 일부 주위로 연장한다.
도 13 및 도 14는 본 발명에 따른 MEMS 디바이스(50)의 또다른 실시예를 도시한다. 상기 실시예에서, MEMS 디바이스(50)는 두 층을 포함한다. 두 층을 갖는 MEMS 디바이스(50)는 상이한 재료로 형성된 층(82)을 웨이퍼(52) 상에 얹어 놓음으로써 형성된다. 본 발명이 속하는 기술분야에서 공지된 수많은 적층 기술과 다양한 형태의 적층 재료가 있다. 이러한 기술 또는 재료는 본 발명의 범위를 벗어남이 없이 웨이퍼(52) 상에 층(82)을 형성하는데 사용될 수도 있다. 층(82)의 표면(83)은 에칭되어 층(82) 내에 패턴을 형성한다. 패턴은 웨이퍼(52)의 표면(54)이 노출될 때까지 층(82)의 표면(83)에서 아래로 에칭된다. 소정의 다른 패턴이 층(82) 내에 에칭될 수 있지만, 도 13 및 도 14에 도시된 패턴은 네 개의 측벽(84)과 아치형 에지(85)를 포함하는 장방형 개구 형태이다. 아치형 에지(85)와 측벽(84)은 층(82)의 표면(83) 내에 에칭되어 아치형 에지(85)가 각각의 측벽(84)과 층(82)의 표면(83) 사이에 위치된다.
도 15 및 도 16은 두 층을 포함하는 MEMS 디바이스(50)의 또다른 실시예를 도시한다. 상기 실시예에서, 층(82)의 표면(83)은 웨이퍼(52)의 노출면(54) 상에 타원형 섬영역(88)을 형성하는 패턴을 갖도록 에칭된다. 패턴은 단일 측벽(89)과 아치형 에지(90)를 포함한다. 아치형 에지(90)는 타원형 섬영역(88)의 전체 측벽(89)과 층(82)의 초기면(83) 사이에서 에칭된다.
MEMS 디바이스(50)는 본 발명의 범위를 벗어남이 없이 소정 수의 층을 포함할 수도 있다. 3 개의 층을 갖는 MEMS 디바이스(50)가 도 17에 도시된다. 웨이퍼(52)는 제 1 층(82, 예를 들어 전도층)과 그 후 제 2 층(92, 예를 들어 절연층)으로 피복된다. 제 2 층(92)의 표면(93)은 에칭되어 제 2 층(92) 내에 패턴을 형성한다. 패턴은 측벽(95)과 아치형 에지(96)를 포함한다. 패턴은 제 1 층(82)의 표면(83)이 노출될 때까지 제 2 층(92)의 표면(93)에서 아래로 에칭된다. 제 1 층(82)은 MEMS 디바이스(50)의 회로 설계에 따라 웨이퍼(52)의 초기면(54)을 노출시키도록 더 에칭될 수도 있다.
본 발명의 MEMS 디바이스(50)는 공지되거나 발견되지 않은 소정의 마스킹 방법을 사용하여 마스크될 수 있다. 본 발명의 MEMS 디바이스(50) 내에 아치형 에지를 형성하는데 사용될 수도 있는 일 형태의 마스크(200)가 도 18에 도시된다. 마스크(200)는 도 14에 도시된 MEMS 디바이스의 층(82) 내의 장방형 개구와 유사한 패턴을 MEMS 디바이스(50) 내에 제조하는데 사용된다. 마스크(200)는 대형 중앙 개구(204)를 포함한다. 마스크(200) 내의 개구(204)를 통해 빛, 또는 다른 매체를 통과시킴으로 인해 패턴 내에 측벽(84)의 형성에 기여한다. 중심 개구(204)는 추가 동심 개구(208, 212, 216, 220)와 접한다. 개구(208, 212, 216, 220) 사이의 공간은 개구(208, 212, 216, 220)가 포토마스크(200)의 외측 에지(224)를 향해 외측으로 이동함에 따라 증가한다. 그러므로, 외측 에지(224)에서보다 중심 개구(204) 주변에서 보다 많은 빛이 포토마스크(200)를 통과한다. 개구(208, 212, 216, 220) 사이에 빛을 점진적으로 분산되게 통과시킴으로 인해 패턴 내의 측벽(84)과 MEMS 디바이스(50) 상의 층(82)의 표면(83) 사이에 아치형 에지(85)를 형성하는 유사 점진적 에칭에 기여한다.
마스크(200) 내의 개구(208, 212, 216, 220)의 크기는 패턴 내에 아치형 에지(85)의 에칭을 용이하게 하도록 변할 수도 있다. 각각의 개구(208, 212, 216, 220)는 중심 개구(204)로부터 각각의 개구(208, 212, 216, 220)까지의 거리가 증가함에 따라 상당히 작게 될 것이다.
본 발명의 MEMS 디바이스(50)는 공지되거나 이미 개발된 소정의 에징 방법을 사용하여 에칭될 수도 있다. MEMS 디바이스(50)는 회로 설계에 따라 습식 또는 건식 에칭될 수도 있다. 가능한 형태의 에칭은 (ⅰ) MEMS 디바이스(50)의 표면에 액체를 침지시키거나 분사시키는 단계; (ⅱ) MEMS 디바이스(50)의 표면을 증기 또는 플라즈마에 노출시키는 단계; 및/또는 (ⅲ) 전자 스트림, x 선 또는 (반응성 및 비반응성) 이온을 MEMS 디바이스(50)의 표면으로 지향시키는 단계를 포함하지만, 이에 한정되지 않는다.
전술된 MEMS 디바이스(50)는 디스크 드라이브에 사용되는 엑츄에이터와 같은 정합 소자와 MEMS 디바이스(50) 상의 패턴과의 결합을 용이하게 하도록 형성된다. 설명된 모든 실시예의 MEMS 디바이스(50)에서 아치형 에지는 정합 소자가 MEMS 디바이스(50) 상에 또는 내에 삽입될 때 일반적으로 발생하는 MEMS 디바이스(50)의 파단을 최소화한다. 게다가, 에칭된 패턴이 MEMS 디바이스(50) 상에 섬영역(도 11, 도 12, 도 15 및 도 16)을 형성하여 섬영역에 의한 MEMS 디바이스(50)의 처리를 용이하게 할 때, 아치형 에지는 핀셋 또는 소정의 다른 형태의 처리 디바이스로 섬영역을 처리함으로써 야기될 수도 있는 치핑 및 크래킹의 양을 감소시킨다.
본 발명은 MEMS 디바이스 상에 패턴의 형성을 설명하지만, 디스크 드라이브 또는 다른 디바이스용 슬라이더를 포함하는 소정의 디바이스 상에 이러한 패턴을 형성하는 기술이 사용될 수 있음에 주목해야 한다. 본 명세서에 설명된 기술 및 디바이스는 단지 MEMS 디바이스에만 제한되는 것이 아니고 모든 디바이스를 형성하는데 사용될 수 있다.
결론적으로, MEMS 디바이스를 지형적으로 패턴화하는 방법이 설명된다. 상기 방법은 MEMS 디바이스에 대해 패턴 형태인 마스크를 위치시키는 단계와 적어도 하나의 측벽과 아치형 에지를 표면과 측벽 중 하나 사이에 형성하기 위해 MEMS 디바이스(50) 상의 표면에 패턴을 에칭하는 단계를 포함한다. 상기 에칭 단계로 인해 MEMS 디바이스(50)의 표면 내에 개구를 형성하거나 신규 노출면 상에 섬영역을 형성할 수도 있음을 주목해야 한다. 상기 방법은 정합 소자를 MEMS 디바이스(50) 상의 패턴과 결합시키는 단계를 더 포함하여 에칭 단계 중에 형성된 아치형 에지로 인해 정합 소자가 MEMS 디바이스(50)를 거의 파단시키지 않거나 파단 없이 패턴과 결합하도록 허용한다. 게다가, 아치형 에지는 패턴 내의 소정의 측벽 중 몇몇, 약간 또는 일부를 따라 연장할 수도 있다. 상기 에칭 단계는 또한 (ⅰ) MEMS 디바이스(50)를 침지시키는 단계; (ⅱ) MEMS 디바이스(50)의 표면에 대해 액체를 분사시키는 단계; (ⅲ) MEMS 디바이스(50)의 표면을 증기 또는 플라즈마에 노출시키는 단계; 및 (ⅳ) 이온 비임, 전자 스트림 및/또는 x 선을 MEMS 디바이스(50)의 표면으로 지향시키는 단계를 포함한다. MEMS 디바이스(50)는 또한 하나 이상의 층을 포함하여 MEMS 디바이스(50)를 형성하는 하나 이상의 층 내에 에칭이 수행된다.
또한, 표면을 갖는 몸체, 및 몸체 내에 에칭된 패턴을 포함하는 MEMS 디바이스(50)가 설명된다. 에칭된 패턴은 적어도 하나의 측벽과 몸체의 표면과 측벽 중 하나 사이에 위치된 아치형 에지를 포함한다. 아치형 에지는 엑츄에이터와 같은 정합 소자와 패턴과의 결합을 용이하게 한다. 몸체는 또한 하나 이상의 층 내에 에칭된 패턴을 갖고 상이한 재료로 제조되는 둘 이상의 층을 포함한다.
본 발명은 일반적으로 하나 이상의 층을 갖는 몸체를 포함하는 MEMS 디바이스에 관한 것이다. 상기 몸체는 정합 소자를 몸체 내의 층 중 하나와 결합시키는 수단을 포함한다. 정합 소자를 몸체 내의 층 중 하나와 결합시키는 수단은 정합 소자가 몸체와 결합될 때 발생할 수도 있는 몸체 내의 소정의 파단을 최소화한다.
상기 설명은 본 발명을 설명하고자 하는 것이며 본 발명을 한정하고자 하는 것이 아니라고 이해해야 한다. 상기 설명을 검토할 때 많은 다른 실시예가 있을 수 있다는 것이 당업자에게는 명백하다. 본 발명의 범주는 청구범위와 균등한 충분한 범주에 따라 청구범위를 고려하여 결정되어야 한다.발명의 효과따라서, 본 발명에 의해 다른 소자가 MEMS 디바이스 상에 또는 내부에 삽입되거나 처리될 때 내부 응력을 감소시키고 치핑 또는 크래킹을 방지할 수 있는 디바이스의 형상 패턴화 방법 및 이에 의해 제조된 MEMS 디바이스를 제공할 수 있다.

Claims (30)

  1. 디바이스의 형상 패턴화 방법으로서,
    (a) 상기 디바이스에 대해 패턴 형태인 마스크를 위치시키는 단계; 및
    (b) 하나 이상의 측벽과, 상기 디바이스의 표면과 상기 패턴 내의 상기 측벽 중 하나 사이에 둥근 에지를 형성하도록 상기 디바이스의 표면 내에 상기 패턴을 에칭하는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  2. 제 1 항에 있어서,
    상기 둥근 에지는 아치형 에지이고 상기 디바이스의 패턴 내의 하나 이상의 측벽을 따라 연장하는,
    디바이스의 형상 패턴화 방법.
  3. 제 1 항에 있어서,
    상기 에칭 단계 (b)는 상기 디바이스 내에 개구를 형성하는,
    디바이스의 형상 패턴화 방법.
  4. 제 3 항에 있어서,
    상기 디바이스의 개구 내에 정합 소자를 삽입시키는 단계(c)를 더 포함하며, 상기 (c) 단계는 상기 에칭 단계(b) 중에 형성된 상기 둥근 에지가 상기 디바이스를 파단시키지 않고도 상기 개구 내에 상기 정합 소자를 삽입시킬 수 있게 하는,
    디바이스의 형상 패턴화 방법.
  5. 제 1 항에 있어서,
    상기 에칭 단계(b)는 상기 디바이스 상에 섬영역을 형성하고, 상기 하나 이상의 측벽이 상기 섬영역의 에지 상에 위치되는,
    디바이스의 형상 패턴화 방법.
  6. 제 1 항에 있어서,
    상기 마스크의 패턴은 상기 둥근 에지를 생성하도록 간극이 변화되게 형성되는,
    디바이스의 형상 패턴화 방법.
  7. 제 1 항에 있어서,
    상기 마스크의 패턴은 상기 디바이스의 표면 부근에서 서로 근접하고 상기 측벽 부근에 보다 넓게 이격되는 간극들을 갖도록 형성되는,
    디바이스의 형상 패턴화 방법.
  8. 제 7 항에 있어서,
    상기 마스크의 패턴 내의 간극은 상기 둥근 형태로 바뀌도록 변화되는,
    디바이스의 형상 패턴화 방법.
  9. 제 8 항에 있어서,
    상기 마스크의 패턴 내의 간극이 상기 측벽 부근의 최대 간극으로부터 상기 표면 부근의 최소 간극으로 점진적으로 변하는,
    디바이스의 형상 패턴화 방법.
  10. 제 1 항에 있어서,
    상기 에칭 단계(b)는 액체 내에 상기 디바이스를 침지시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  11. 제 1 항에 있어서,
    상기 에칭 단계(b)는 상기 디바이스의 표면에 대해 액체를 분사키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  12. 제 1 항에 있어서,
    상기 에칭 단계(b)는 상기 디바이스의 표면을 증기에 노출시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  13. 제 1 항에 있어서,
    상기 에칭 단계(b)는 상기 디바이스의 표면을 플라즈마에 노출시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  14. 제 1 항에 있어서,
    상기 에칭 단계(b)는 이온 비임을 상기 디바이스의 표면으로 지향시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  15. 제 14 항에 있어서,
    상기 이온 비임 내의 재료가 상기 디바이스 표면의 재료와 화학적으로 반응하는,
    디바이스의 형상 패턴화 방법.
  16. 제 1 항에 있어서,
    상기 에칭 단계(b)는 전자 스트림을 상기 디바이스의 표면으로 지향시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  17. 제 1 항에 있어서,
    상기 에칭 단계(b)는 x 선을 상기 디바이스의 표면으로 지향시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  18. 제 1 항에 있어서,
    상기 위치시키는 단계(a)는 상기 마스크를 상기 디바이스의 표면에 도포시키는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  19. 제 1 항에 있어서,
    상기 디바이스는 하나 이상의 층을 포함하며, 상기 에칭 단계(b)는 하나 이상의 층을 에칭하는 단계를 포함하는,
    디바이스의 형상 패턴화 방법.
  20. 제 1 항에 있어서,
    상기 디바이스는 MEMS 디바이스인,
    디바이스의 형상 패턴화 방법.
  21. 제 1 항에 있어서,
    상기 디바이스는 디스크 드라이브용 슬라이더인,
    디바이스의 형상 패턴화 방법.
  22. (a) 표면을 갖는 몸체, 및
    (b) 상기 몸체 내에 에칭된 패턴을 포함하며,
    상기 패턴은 하나 이상의 측벽과, 상기 몸체의 표면과 상기 측벽 중 하나 사이에서 연장하는 아치형 에지를 포함하는,
    MEMS 디바이스.
  23. 제 22 항에 있어서,
    상기 몸체는 세라믹인,
    MEMS 디바이스.
  24. 삭제
  25. 제 22 항에 있어서,
    상기 몸체는 상이한 두 재료로 제조되는 둘 이상의 층을 포함하며, 상기 패턴은 하나 이상의 층 내에 에칭되는,
    MEMS 디바이스.
  26. 제 25 항에 있어서,
    상기 패턴은 소정의 다른 층을 제외한 단지 하나의 층을 통해서 연장하는,
    MEMS 디바이스.
  27. 제 22 항에 있어서,
    상기 아치형 에지는 각각의 측벽을 따라 연장하고 정합 소자와 상기 몸체 내의 패턴과의 결합을 용이하게 하는,
    MEMS 디바이스.
  28. 제 22 항에 있어서,
    상기 아치형 에지는 정합 소자와 상기 몸체 내의 패턴과의 결합을 용이하게 하는,
    MEMS 디바이스.
  29. 하나 이상의 층을 갖는 몸체를 포함하는 MEMS 디바이스로서,
    상기 몸체는 정합 소자와 상기 몸체 내의 층 중 하나를 결합시키는 수단을 포함하는,
    MEMS 디바이스.
  30. 제 29 항에 있어서,
    정합 소자와 상기 몸체 내의 층 중 하나를 결합시키는 상기 수단은 상기 정합 소자가 상기 몸체 내에 삽입될 때 상기 몸체 내의 소정의 파단을 최소화하는,
    MEMS 디바이스.
KR10-2003-7000506A 2000-07-13 2001-07-13 디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 mems 디바이스 KR100532796B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21826300P 2000-07-13 2000-07-13
US60/218,263 2000-07-13
PCT/US2001/022037 WO2002006061A1 (en) 2000-07-13 2001-07-13 Method for topographical patterning of a device

Publications (2)

Publication Number Publication Date
KR20030019573A KR20030019573A (ko) 2003-03-06
KR100532796B1 true KR100532796B1 (ko) 2005-12-02

Family

ID=22814411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7000506A KR100532796B1 (ko) 2000-07-13 2001-07-13 디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 mems 디바이스

Country Status (6)

Country Link
US (1) US7129179B2 (ko)
JP (1) JP2004508946A (ko)
KR (1) KR100532796B1 (ko)
AU (1) AU2002222920A1 (ko)
GB (1) GB2381383A (ko)
WO (1) WO2002006061A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6786420B1 (en) 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US6618117B2 (en) 1997-07-12 2003-09-09 Silverbrook Research Pty Ltd Image sensing apparatus including a microcontroller
US6624848B1 (en) 1997-07-15 2003-09-23 Silverbrook Research Pty Ltd Cascading image modification using multiple digital cameras incorporating image processing
US20040119829A1 (en) 1997-07-15 2004-06-24 Silverbrook Research Pty Ltd Printhead assembly for a print on demand digital camera system
AUPO802797A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART54)
US7110024B1 (en) 1997-07-15 2006-09-19 Silverbrook Research Pty Ltd Digital camera system having motion deblurring means
US6879341B1 (en) 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
AUPO850597A0 (en) 1997-08-11 1997-09-04 Silverbrook Research Pty Ltd Image processing method and apparatus (art01a)
US6690419B1 (en) 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Utilising eye detection methods for image processing in a digital image camera
US6985207B2 (en) 1997-07-15 2006-01-10 Silverbrook Research Pty Ltd Photographic prints having magnetically recordable media
AUPP702098A0 (en) 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART73)
AUPQ056099A0 (en) 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (pprint01)
US7119511B2 (en) * 2003-04-11 2006-10-10 International Business Machines Corporation Servo system for a two-dimensional micro-electromechanical system (MEMS)-based scanner and method therefor

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035062A (en) 1975-12-30 1977-07-12 Nasa Method and apparatus for producing an image from a transparent object
US4894303A (en) 1983-06-24 1990-01-16 Canyon Materials Research & Engineering High energy beam-sensitive glasses
US4567104A (en) 1983-06-24 1986-01-28 Canyon Materials Research & Engineering High energy beam colored glasses exhibiting insensitivity to actinic radiation
US4670366A (en) 1983-06-24 1987-06-02 Canyon Materials Research & Engineering High energy beam sensitive glasses
US5078771A (en) 1989-02-07 1992-01-07 Canyon Materials, Inc. Method of making high energy beam sensitive glasses
US5285517A (en) 1983-06-24 1994-02-08 Canyon Materials, Inc. High energy beam sensitive glasses
US4719498A (en) * 1984-05-18 1988-01-12 Fujitsu Limited Optoelectronic integrated circuit
DE3429665A1 (de) * 1984-08-11 1986-02-20 Bayer Ag, 5090 Leverkusen Waschbestaendige, antimikrobiell wirksame fasern und faeden und ihre herstellung
US4581814A (en) * 1984-12-13 1986-04-15 At&T Bell Laboratories Process for fabricating dielectrically isolated devices utilizing heating of the polycrystalline support layer to prevent substrate deformation
US5114813A (en) 1989-06-23 1992-05-19 Schott Glass Technologies, Inc. Method of forming stable images in electron beam writable glass compositions
US5145757A (en) 1989-06-23 1992-09-08 Schott Glass Technologies, Inc. Method of forming stable images in electron beam writable glass compositions
US5079130A (en) 1990-05-25 1992-01-07 At&T Bell Laboratories Partially or fully recessed microlens fabrication
US5126006A (en) 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
US5213916A (en) 1990-10-30 1993-05-25 International Business Machines Corporation Method of making a gray level mask
US5192699A (en) * 1990-12-17 1993-03-09 Gte Laboratories Incorporated Method of fabricating field effect transistors
US5242707A (en) 1990-12-21 1993-09-07 Regents Of The University Of California System and method for producing electro-optic components integrable with silicon-on-sapphire circuits
US5316640A (en) * 1991-06-19 1994-05-31 Matsushita Electric Industrial Co., Ltd. Fabricating method of micro lens
US5285438A (en) 1991-10-31 1994-02-08 Regents Of The University Of California Motionless parallel readout head for an optical disk recorded with arrayed one-dimensional holograms
US5310623A (en) 1992-11-27 1994-05-10 Lockheed Missiles & Space Company, Inc. Method for fabricating microlenses
US5521781A (en) * 1992-10-30 1996-05-28 Shin-Etsu Chemical Co., Ltd. Substrate for magnetic recording medium
JP2795126B2 (ja) * 1993-04-16 1998-09-10 株式会社デンソー 曲面加工方法及びその装置
US5538817A (en) 1994-06-17 1996-07-23 Litel Instruments Gray level imaging masks and methods for encoding same
US5508803A (en) 1994-12-20 1996-04-16 International Business Machines Corporation Method and apparatus for monitoring lithographic exposure
US5853959A (en) * 1996-08-09 1998-12-29 Seagate Technology, Inc. Method of fabricating a contoured slider surface feature with a single mask
US5804084A (en) 1996-10-11 1998-09-08 Sandia Corporation Use of chemical mechanical polishing in micromachining
US6107000A (en) 1996-12-17 2000-08-22 Board Of Regents - University Of California - San Diego Method for producing micro-optic elements with gray scale mask
US6674134B2 (en) * 1998-10-15 2004-01-06 International Business Machines Corporation Structure and method for dual gate oxidation for CMOS technology
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging

Also Published As

Publication number Publication date
WO2002006061A1 (en) 2002-01-24
US7129179B2 (en) 2006-10-31
GB2381383A (en) 2003-04-30
GB0301024D0 (en) 2003-02-19
KR20030019573A (ko) 2003-03-06
JP2004508946A (ja) 2004-03-25
AU2002222920A1 (en) 2002-01-30
US20020135266A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
KR100532796B1 (ko) 디바이스의 형상 패턴화 방법 및 상기 방법에 의해 제조된 mems 디바이스
EP1253108B1 (en) Method of fabricating suspended microstructures
US6686642B2 (en) Multi-level integrated circuit for wide-gap substrate bonding
US6197610B1 (en) Method of making small gaps for small electrical/mechanical devices
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
US5850042A (en) Electrostatically force balanced silicon accelerometer
EP0683921B1 (en) Microstructures and single mask, single-crystal process for fabrication thereof
EP0712498A1 (en) Method for fabricating microstructures using temporary bridges
EP1657553B1 (en) Method of manufacturing an external force detection sensor
US6387713B2 (en) Method for manufacturing microfabrication apparatus
JPH11261079A (ja) 半導体素子およびその製造方法
US6716363B1 (en) Electrode patterning for a differential PZT activator
EP1221176B1 (en) Method of etching a layer using sacrificial elements
US7160751B2 (en) Method of making a SOI silicon structure
US20050227400A1 (en) Encapsulation wafer process
US20130062310A1 (en) Shadow mask, method of manufacturing the same and method of forming thin film using the same
JP2004130458A (ja) 半導体デバイスとその製造方法
KR100234219B1 (ko) 반도체 가속도 센서의 제조방법
KR100727185B1 (ko) Ｓｏｉ 기판상에서 실리콘 부양구조물의 제조방법
JP5236712B2 (ja) 半導体容量式加速度センサの製造方法
JP2006194753A (ja) 半導体容量式加速度センサの製造方法
JPS63138738A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee