KR100529325B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100529325B1
KR100529325B1 KR10-2003-0040102A KR20030040102A KR100529325B1 KR 100529325 B1 KR100529325 B1 KR 100529325B1 KR 20030040102 A KR20030040102 A KR 20030040102A KR 100529325 B1 KR100529325 B1 KR 100529325B1
Authority
KR
South Korea
Prior art keywords
temperature
electrodes
plasma display
heating element
display panel
Prior art date
Application number
KR10-2003-0040102A
Other languages
English (en)
Other versions
KR20040110677A (ko
Inventor
김윤회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0040102A priority Critical patent/KR100529325B1/ko
Priority to US10/820,154 priority patent/US7218042B2/en
Publication of KR20040110677A publication Critical patent/KR20040110677A/ko
Application granted granted Critical
Publication of KR100529325B1 publication Critical patent/KR100529325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/28—Cooling arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H05K7/20963—Heat transfer by conduction from internal heat source to heat radiating structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 패널이 개시된다. 개시된 플라즈마 디스플레이 패널은, 일정간격으로 서로 대향되게 배치되어 그들 사이에 다수의 방전셀을 형성하는 배면기판 및 전면기판을 구비하고, 배면기판의 후방에는 배면기판 및 전면기판을 가열하는 가열수단이 배치된다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 저온에서 기동시 발생되는 저방전 문제를 해결할 수 있는 개선된 플라즈마 디스플레이 패널에 관한 것이다.
전기적 방전을 이용하여 화상을 형성하는 플라즈마 디스플레이 패널(Plasma display panel; PDP)은 휘도나 시야각 등의 표시 성능이 우수하여 그 사용이 날로 증대되고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에 있는 가스에서 방전이 일어나고, 가스방전 과정에서 수반되는 자외선의 방사에 의하여 형광체가 여기되어 가시광을 발산하게 된다.
상기 플라즈마 디스플레이 패널은 그 방전 형식에 따라 직류형(DC type)과 교류형(AC type)으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 교류형 플라즈마 디스플레이 패널은 적어도 하나의 전극이 유전체층으로 감싸지고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신 벽전하(wall charge)에 의하여 방전이 수행된다.
또한, 플라즈마 디스플레이 패널은 전극들의 배치 구조에 따라 대향 방전형(opposite discharge type)과 면 방전형(surface discharge type)으로 분류될 수 있다. 대향 방전형 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 각각 전면기판과 배면기판에 배치된 구조로서, 방전이 패널의 수직축 방향으로 형성된다. 면 방전형 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 동일한 기판상에 배치된 구조로서, 방전이 기판의 한 평면상에서 형성된다.
그런데, 상기한 대향 방전형 플라즈마 디스플레이 패널은 발광 효율(luminous efficiency)은 높은 반면에, 플라즈마에 의해 형광체층이 쉽게 열화되는 단점과 방전을 위해 고전압이 요구되는 단점이 있어서, 근래에는 면 방전형 플라즈마 디스플레이 패널이 주류를 이루고 있다.
도 1과 도 2에는 종래의 일반적인 교류형 플라즈마 디스플레이 패널이 도시되어 있다. 도 2에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 전면기판만 90°회전된 상태로 도시되어 있다.
도 1과 도 2를 함께 참조하면, 종래의 교류형 플라즈마 디스플레이 패널은 상호 대면하는 배면기판(10)과 전면기판(20)을 구비한다.
배면기판(10)의 상면에는 다수의 어드레스전극(address electrode,11)이 스트라이프(stripe) 형태로 배열되어 있으며, 이 어드레스전극들(11)은 제1 유전체층(12)에 의해 매립되어 있다. 그리고, 제1 유전체층(12)의 상면에는 방전셀들간의 전기적, 광학적 간섭(crosstalk)을 방지하기 위한 다수의 격벽(13)이 서로 소정 간격을 두고 형성되어 있다. 이 격벽들(13)에 의해 구획된 방전셀들(14)의 내면에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(15)이 소정 두께로 도포되어 있으며, 이 방전셀들(14) 내에 Ne, Xe 또는 이들이 혼합된 방전가스가 주입된다.
전면기판(20)은 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 만들어지며, 격벽(13)이 마련된 배면기판(10)에 결합된다. 전면기판(20)의 저면에는 상기 어드레스전극들(11)과 직교하는 스트라이프 형태의 유지전극들(sustaining electrode, 21a, 21b)이 쌍을 이루며 형성되어 있다. 상기 유지전극들(21a, 21b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 전도성 재료로 이루어진다. 그리고, 상기 유지전극들(21a, 21b)의 라인 저항을 줄이기 위하여, 유지전극들(21a, 21b) 각각의 저면에는 금속재로 이루어진 버스전극들(bus electrode 22a, 22b)이 유지전극들(21a, 21b)보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(21a, 21b)과 버스전극들(22a, 22b)은 제2 유전체층(23)에 의해 매립되어 있으며, 이 제2 유전체층(23)의 저면에는 보호막(24)이 형성되어 있다. 상기 보호막(24)은 플라즈마 입자의 스퍼터링(sputtering)에 의한 제2 유전체층(23)의 손상을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.
이와 같은 구성을 가진 종래의 플라즈마 디스플레이 패널의 구동 타이밍은 리셋 기간, 어드레스 기간 및 유지 기간으로 나눌 수 있다. 리셋 기간에서는 방전셀(14)에 어드레싱 동작이 원할히 수행되도록 하기 위해 각 방전셀(14)의 전하상태를 초기화시킨다. 어드레스 기간에서는, 선택된 방전셀(14)에서 어드레스전극(11)과 하나의 유지전극(21b), 즉 Y 전극 사이에 어드레스 방전이 일어나며, 이 때 벽전하가 축적된다. 유지 기간에서는, 벽전하가 형성된 방전셀(14)에서 Y 전극(21b)과 다른 하나의 유지전극(21a), 즉 X 전극 사이에 유지 방전에 일어나게 된다. 이 유지 방전시에 방전가스로부터 발생되는 자외선에 의해 해당 방전셀(14)의 형광체층(15)이 여기되어 가시광이 발산되며, 이 가시광이 전면기판(20)을 통해 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.
한편, 패널의 수율은 플라즈마 디스플레이 패널의 가격에 커다란 영향을 미치고 있는데, 이러한 수율을 결정하는 요소로는 패널의 방전특성의 균일함을 들 수 있다. 상기와 같은 종래 플라즈마 디스플레이 패널에서는 산화마그네슘(MgO) 보호막을 증착하기 위하여 MgO 소스(source)로서 일반적으로 MMC HM502가 사용된다. 그러나, 상기한 MMC HM502을 MgO 소스로 사용하게 되면, 그 재질의 특성상 저온(0℃ 이하)에서는 저방전 특성이 문제가 된다. 따라서, 이를 해결하기 위하여 MgO 소스를 MMC HM500으로 변경하는 방안이 있는데, 이 경우에는 고온에서의 저방전 특성이 또한 문제된다. 따라서, 현재까지는 MgO 소스의 재질 변경만으로는 저방전 문제를 해결할 수 없는 상황이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로서, 가열수단을 이용하여 저온에서 기동시 저방전 특성이 나타나는 시간 동안에만 패널을 일정한 온도로 유지함으로써 저방전 특성 문제를 개선할 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여,
본 발명에 따른 플라즈마 디스플레이 패널은,
일정간격으로 서로 대향되게 배치되어 그들 사이에 다수의 방전셀을 형성하는 배면기판 및 전면기판을 구비하고, 상기 배면기판의 후방에는 상기 배면기판 및 전면기판을 가열하는 가열수단이 배치된다.
상기 가열수단은 발열체와, 상기 발열체가 소정 온도 이하에서만 발열되도록 하는 발열제어수단을 포함하는 것이 바람직하다.
상기 발열제어수단은 온도를 감지하고, 감지된 온도에 따라 상기 발열체에 전류를 온/오프시키는 회로부를 포함할 수 있다. 그리고, 상기 회로부는 온도에 따라 저항값이 변하는 서미스터와, 상기 서미스터의 저항값 변화에 따라 상기 발열체에 전류를 온/오프시키는 FET를 포함할 수 있다.
상기 발열체는 발열코일일 수 있으며, 상기 소정 온도는 0℃인 것이 바람직하다.
한편, 본 발명에 따른 플라즈마 디스플레이 패널은,
일정간격을 두고 서로 대향되게 배치되어 그들 사이에 다수의 방전셀을 형성하는 배면기판 및 전면기판;
상기 배면기판의 내면에 형성되는 다수의 제1 전극;
상기 제1 전극들을 매립하도록 상기 배면기판의 내면에 형성되는 제1 유전체층;
상기 제1 전극들 사이의 상기 제1 유전체층의 표면에 형성되어 상기 방전셀들을 구획하는 다수의 격벽;
상기 격벽들의 측면 및 상기 제1 유전체층의 표면에 형성되는 형광체층;
상기 전면기판의 내면에 상기 제1 전극들과 대응하도록 형성되는 다수의 제2 전극;
상기 제2 전극들을 매립하도록 상기 전면기판의 내면에 형성되는 제2 유전체층;
상기 제2 유전체층의 표면에 형성되는 보호막; 및
상기 배면기판의 후방에 배치되어 상기 배면기판 및 전면기판을 가열하는 가열수단;을 구비한다.
상기 가열수단은 발열체와, 상기 발열체가 소정 온도 이하에서만 발열되도록 하는 발열제어수단을 포함하는 것이 바람직하다.
상기 발열제어수단은 온도를 감지하고, 감지된 온도에 따라 상기 발열체에 전류를 온/오프시키는 회로부를 포함할 수 있다. 그리고, 상기 회로부는 온도에 따라 저항값이 변하는 서미스터와, 상기 서미스터의 저항값 변화에 따라 상기 발열체에 전류를 온/오프시키는 FET를 포함할 수 있다.
상기 보호막은 산화마그네슘(MgO)으로 이루어지는 것이 바람직하다.
상기 발열체는 발열코일일 수 있으며, 상기 소정 온도는 0℃인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이의 바람직한 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타내며, 도면상에서 각 구성요소의 크기는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 3에는 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널이 도시되어 있다.
도 3을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널은 서로 대향되게 배치되는 배면기판(110) 및 전면기판(120)을 구비하고, 상기 배면기판(110)의 후방에는 상기 배면기판(110) 및 전면기판(120)을 가열하는 가열수단이 배치된다.
상기 배면기판(110) 및 전면기판(120)은 소정 간격 이격되어 배치되며, 그들 사이에는 다수의 방전셀(114)이 형성된다.
상기 배면기판(110)으로는 유리 기판이 사용될 수 있으며, 그 내면에는 다수의 제1 전극(111)이 스트라이프 형태로 형성된다. 상기 제1 전극(111)은 어드레스전극으로서, Ag, Al 또는 Cu 등의 전도성이 우수하고 저항이 낮은 금속 재료로 이루어질 수 있다.
상기 제1 전극(111)들은 배면기판(110)의 내면에 형성되는 제1 유전체층(112)에 의하여 매립된다. 이러한 제1 유전체층(112)은 방전셀(114) 내에서 발산되는 가시광이 반사될 수 있도록 백색의 유전물질로 이루어진다.
상기 제1 전극(111)들 사이의 상기 제1 유전체층(112)의 표면에는 다수의 격벽(113)이 형성된다. 상기 격벽(113)들은 방전셀(114)들간의 전기적, 광학적 간섭을 방지하기 위하여 상기 방전셀(114)들을 구획한다. 이렇게 격벽(113)들에 의해 구획되는 방전셀(114)들 내에는 Ne, Xe 또는 이들이 혼합된 방전가스가 주입된다. 그리고, 상기 방전셀(114)들을 둘러싸는 격벽(113)들의 측면과 제1 유전체층(112)의 표면에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(115)이 소정 두께로 형성된다.
상기 전면기판(120)으로는 가시광이 투과될 수 있도록 투명기판으로서 주로 유리 기판이 사용되며, 그 내면에는 상기 제1 전극(111)들과 대응하는 다수의 제2 전극(121a,121b)이 스트라이프 형태로 형성된다. 상기 제2 전극(121a,121b)은 쌍을 이루는 유지전극으로서, 상기 제1 전극(111)과 직교하도록 형성된다. 상기 제2 전극(121a,121b)들은 방전셀(114)내에서 발산되는 가시광이 투과될 수 있도록 투명한 전도성 재료, 예컨대 ITO(Indium Tin Oxide)로 이루어진다. 그리고, 투명한 전도성 재료인 ITO는 비교적 저항이 높으므로, 상기 제2 전극(121a,121b)들의 라인저항을 줄이기 위해 그 각각의 표면에는 전도성이 우수한 금속재로 이루어진 버스전극(122a,122b)이 그 일측 가장자리를 따라 상기 제2 전극(121a,121b)들의 폭보다 좁은 폭으로 형성된다.
상기 제2 전극(121a,121b)들은 전면기판(120)의 내면에 형성되는 제2 유전체층(123)에 의해 매립된다. 이때, 상기 버스전극(122a,122b)들도 상기 제2 유전체층(123)에 의해 매립된다. 이러한 제2 유전체층(123)은 가시광이 투과할 수 있도록 투명한 유전물질로 이루어진다. 그리고, 상기 제2 유전체층(123)의 표면에는 보호막(124)이 형성된다. 이 보호막(124)은 플라즈마 입자의 스퍼터링에 의해 제2 유전체층(123)과 제2 전극(121a,121b)들이 손상되는 것을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 한다. 상기 보호막(124)은 산화마그네슘(MgO)을 증착함으로써 형성되며, 이때 산화마그네슘(MgO)을 증착하기 위하여 MgO 소스로서 MMC HM502가 사용된다.
상기 배면기판(110)의 후방에는 가열수단이 배치된다. 이러한 가열수단은 플라즈마 디스플레이 패널이 저온, 예를 들면 0℃ 이하에서 작동하기 시작할 때 발생되는 저방전 특성 문제를 해결하기 위한 것이다. 이를 위하여, 상기 가열수단은 저방전 특성이 문제가 되는 저온 기동 조건에서 일정 시간 동안만 배면기판(110) 및 전면기판(120)을 가열함으로써 플라즈마 디스플레이 패널을 일정 온도로 유지할 수 있도록 한다.
상기 가열수단은 발열체와, 상기 발열체가 소정 온도, 예를 들면 0℃ 이하에서만 발열되도록 하는 발열제어수단을 구비할 수 있다.
본 실시예에서는 발열체로서 발열코일(160)이 사용되고 있으며, 이러한 발열코일(160)의 평면이 도 4에 도시되어 있다. 도 3 및 도 4에서, 참조부호 150은 상기 발열코일(160)이 장착되는 베이스를 나타낸다. 한편, 본 발명에 따른 플라즈마 디스플레이 패널에서는 발열체로서 상기한 발열코일(160) 이외에 반도체나 다른 발열 저항체 등이 사용될 수 있다.
상기 발열제어수단은 온도를 감지하고, 감지된 온도에 따라 상기 발열코일(160)에 전류를 온/오프시키는 회로부를 포함할 수 있으며, 이러한 회로부가 도 5에 도시되어 있다.
도 5를 참조하면, 상기 회로부는 주위 온도에 따라 저항값(R2)이 변화하는 서미스터(thermister,TH)와 상기 서미스터(TH)의 저항값(R2)에 따라 상기 발열코일(160)에 전류를 온/오프시키는 FET(Field Effect Transistor; 전계 효과 트랜지스터)를 포함한다. 상기 서미스터(TH)는 저항값 변화를 이용하여 온도를 검출하는 반도체 소자로서, 온도에 따라 변화하는 서미스터(TH)의 저항값(R2)이 도 6에 도시되어 있다. 도 6을 참조하면, 서미스터(TH)는 온도가 증가함에 따라 그 저항값(R2)이 급격히 감소되는 특성을 가지고 있으며, 이러한 특성을 이용하면 후술하는 바와 같이 소정 온도, 예를 들면 0℃ 이하에서 FET를 턴-온시킴으로써 발열코일(160)에 전류를 흘릴 수 있게 된다.
이하에서는, 주위 온도가 소정 온도, 예를 들면 0℃ 이하가 되면 상기 발열코일(160)이 발열되는 원리를 도 5를 참조하여 설명한다.
먼저, 유지전압(Vsustain)에 의하여 발열코일(160)에 전류가 흐를 수 있도록 회로가 구성된다. 그리고, 이 회로에는 인가된 전압의 크기에 따라 상기 발열코일(160)에 전류를 온/오프시키는 FET가 연결된다. 한편, 상기 FET에는 저항값 R1과 R2로 구성된 회로에 연결되며, 이 회로에는 공급전압(Vcc)이 인가된다. 여기서, 상기 R2는 서미스터(TH)의 저항값으로서, 전술한 바와 같이 온도가 증가함에 따라 급격히 감소하게 된다.
이와 같은 구성에서, 플라즈마 디스플레이 패널이 저온, 예를 들면 0℃ 이하에서 작동하기 시작하면, 서미스터(TH)의 저항값(R2)은 커져서 FET에 문턱 전압(threshold voltage) 이상의 전압이 인가된다. 이어서, 상기 FET는 턴-온되어 발열코일(160)에는 전류가 흐르게 된다. 이에 따라, 플라즈마 디스플레이 패널의 내부 온도는 상승하게 되고, 그 결과 저온도에서 플라즈마 디스플레이 패널의 기동시 발생되는 저방전 특성이 제거된다.
다음으로, 플라즈마 디스플레이 패널의 기동 후 시간이 경과되어 패널의 내부 온도가 일정 온도 이상으로 상승하게 되면, 상기 서미스터(TH)의 저항값(R2)은 감소하게 된다. 이에 따라 상기 FET는 턴-오프되어 상기 발열코일(160)에는 더 이상 전류가 흐르지 않게 된다. 그러나, 이 상태에서는 플라즈마 디스플레이 패널의 내부 온도가 이미 상승된 이후이므로, 저방전 특성은 더 이상 나타나지 않게 된다.
만약 플라즈마 디스플레이 패널이 정상온도, 예를 들면 0℃ 이상에서 기동할 경우에는, 전술한 서미스터(TH)의 특성으로 인하여 FET는 처음부터 턴-오프 상태이므로, 발열코일에는 전류가 흐르지 않게 된다.
한편, 본 발명에 따른 플라즈마 디스플레이 패널에서는 전술된 온도 증가에 따라 저항값이 감소하는 특성을 가지는 서미스터 이외에 온도 증가에 따라 저항값이 증가하는 특성을 가지는 서미스터가 사용될 수도 있다. 이와 같은 경우에는, 문턱 전압 이하의 전압에서 턴-온되는 FET가 사용된다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널에서는 발열체로서 전술된 발열코일 이외에 다양한 발열 저항체들이 사용될 수 있으며, 발열제어수단도 전술된 수단 이외에도 다양한 수단들이 적용될 수 있다.
이상과 같이, 저온 기동 조건에서 저방전 특성을 나타내는 시간 동안에만 발열코일(160)을 통하여 플라즈마 디스플레이 패널의 내부온도를 상승시킴으로써 저방전 특성 문제를 개선할 수 있다.
이상에서 본 발명에 따른 플라즈마 디스플레이의 바람직한 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 배면기판의 후방에 가열수단을 배치함으로써 저온에서 기동시 패널 내부의 온도를 상승시킬 있고, 이에 따라 패널의 저온 기동시에 발생되는 저방전 특성 문제를 해결할 수 있다.
도 1은 종래 교류형 플라즈마 디스플레이 패널의 일부를 절개한 분리 사시도이다.
도 2는 도 1에 도시된 종래의 플라즈마 디스플레이 패널의 내부 구조를 도시한 수직 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 일부를 절개한 분리 사시도이다.
도 4는 배면기판 아래에 장착된 발열코일의 평면도이다.
도 5는 발열코일에 전류를 흘려주기 위한 회로 구성도이다.
도 6은 서미스터의 온도에 따른 저항값 변화를 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
110... 배면기판 111... 제1 전극
112... 제1 유전체층 113... 격벽
114... 방전셀 115... 형광체층
120... 전면기판 121a,121b... 제2 전극
122a,122b... 버스전극 123... 제2 유전체층
124... 보호막 160... 발열코일
TH... 서미스터(thermistor)

Claims (13)

  1. 일정간격으로 서로 대향되게 배치되어 그들 사이에 다수의 방전셀을 형성하는 배면기판 및 전면기판을 구비하는 플라즈마 디스플레이 패널에 있어서,
    상기 배면기판의 후방에 배치되어 상기 배면기판 및 전면기판이 소정 온도 이하가 되었을 때 상기 배면기판 및 전면기판을 가열하는 것으로, 발열체; 및 온도를 감지하고 감지된 온도에 따라 상기 발열체에 전류를 온/오프시킴으로써 상기 발열체가 소정 온도 이하에서만 발열되도록 하는 발열제어수단;을 포함하는 가열수단을 구비하며,
    상기 발열제어수단은 온도에 따라 저항값이 변하는 서미스터; 및 상기 서미스터의 저항값 변화에 따라 상기 발열체에 전류를 온/오프시키는 FET;를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 발열체는 발열코일인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 소정 온도는 0℃인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 일정간격을 두고 서로 대향되게 배치되어 그들 사이에 다수의 방전셀을 형성하는 배면기판 및 전면기판;
    상기 배면기판의 내면에 형성되는 다수의 제1 전극;
    상기 제1 전극들을 매립하도록 상기 배면기판의 내면에 형성되는 제1 유전체층;
    상기 제1 전극들 사이의 상기 제1 유전체층의 표면에 형성되어 상기 방전셀들을 구획하는 다수의 격벽;
    상기 격벽들의 측면 및 상기 제1 유전체층의 표면에 형성되는 형광체층;
    상기 전면기판의 내면에 상기 제1 전극들과 대응하도록 형성되는 다수의 제2 전극;
    상기 제2 전극들을 매립하도록 상기 전면기판의 내면에 형성되는 제2 유전체층;
    상기 제2 유전체층의 표면에 형성되는 보호막; 및
    상기 배면기판의 후방에 배치되어 상기 배면기판 및 전면기판이 소정 온도 이하가 되었을 때 상기 배면기판 및 전면기판을 가열하는 것으로, 발열체; 및 온도를 감지하고 감지된 온도에 따라 상기 발열체에 전류를 온/오프시킴으로써 상기 발열체가 소정 온도 이하에서만 발열되도록 하는 발열제어수단;을 포함하는 가열수단을 구비하며,
    상기 발열제어수단은 온도에 따라 저항값이 변하는 서미스터; 및 상기 서미스터의 저항값 변화에 따라 상기 발열체에 전류를 온/오프시키는 FET;를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 7 항에 있어서,
    상기 보호막은 산화마그네슘(MgO)으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 7 항에 있어서,
    상기 발열체는 발열코일인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제 7 항에 있어서,
    상기 소정 온도는 0℃인 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2003-0040102A 2003-06-20 2003-06-20 플라즈마 디스플레이 패널 KR100529325B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0040102A KR100529325B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널
US10/820,154 US7218042B2 (en) 2003-06-20 2004-04-08 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040102A KR100529325B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20040110677A KR20040110677A (ko) 2004-12-31
KR100529325B1 true KR100529325B1 (ko) 2005-11-17

Family

ID=33516417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040102A KR100529325B1 (ko) 2003-06-20 2003-06-20 플라즈마 디스플레이 패널

Country Status (2)

Country Link
US (1) US7218042B2 (ko)
KR (1) KR100529325B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520290A (en) * 1982-10-29 1985-05-28 Cherry Electrical Products Corporation Gas discharge display with built-in heater
US4663564A (en) * 1984-08-31 1987-05-05 Siemens Aktiengesellschaft Device for maintaining constant pressure in gas discharge vessels, particularly flat plasma picture screens with electron post-acceleration
JP3571805B2 (ja) 1995-06-16 2004-09-29 富士通株式会社 プラズマディスプレイパネルの温度補償方法及び装置並びにこれを用いたプラズマディスプレイ表示装置
JPH11233028A (ja) 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置
US6369706B1 (en) * 1999-05-10 2002-04-09 Gateway, Inc. System and method for protecting a digital information appliance from environmental influences
JP4125182B2 (ja) * 2002-08-22 2008-07-30 シャープ株式会社 液晶表示素子、投射型液晶表示装置、画像シフト素子および画像表示装置

Also Published As

Publication number Publication date
US7218042B2 (en) 2007-05-15
US20040256987A1 (en) 2004-12-23
KR20040110677A (ko) 2004-12-31

Similar Documents

Publication Publication Date Title
JP2005302720A (ja) プラズマディスプレイパネル
JP2000267626A (ja) プラズマディスプレイパネル
JP2005150095A (ja) プラズマディスプレイパネル
JP4292178B2 (ja) プラズマディスプレイパネル
KR100659075B1 (ko) 곡면형 플라즈마 디스플레이 패널, 그 제조 방법 및 이를구비한 곡면형 플라즈마 디스플레이 장치
KR100529325B1 (ko) 플라즈마 디스플레이 패널
US6411031B1 (en) Discharge electrodes for a color plasma display panel capable of lowering a discharge voltage
EP1601000B1 (en) Plasma display panel
US20060087239A1 (en) Plasma display panel
US7098595B2 (en) Plasma display panel
KR20060130366A (ko) 플라즈마 디스플레이 패널
US20060097640A1 (en) Plasma display panel
KR20050108560A (ko) 플라즈마 디스플레이 패널
KR100581922B1 (ko) 투과형 플라즈마 디스플레이 패널
US20090039783A1 (en) Display panel
KR20040070563A (ko) 플라즈마 디스플레이 패널
KR100647607B1 (ko) 플라즈마 방전 스위치 및 이를 구비한 전류 구동 소자
KR100421491B1 (ko) 플라즈마 디스플레이 패널
KR100264455B1 (ko) 플라즈마 디스플레이 패널
KR100592251B1 (ko) 플라즈마 디스플레이 패널의 상판 제조 방법
KR100421665B1 (ko) 플라즈마 디스플레이 패널
US20060273735A1 (en) Plasma display panel
KR100509595B1 (ko) 플라즈마 표시장치
KR100467688B1 (ko) 플라즈마 표시장치
KR100592253B1 (ko) 플라즈마 디스플레이 패널용 전사필름과 이를 이용하여제작된 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee