KR100526477B1 - Method for fabricating of non-volatile memory device - Google Patents
Method for fabricating of non-volatile memory device Download PDFInfo
- Publication number
- KR100526477B1 KR100526477B1 KR10-2003-0101060A KR20030101060A KR100526477B1 KR 100526477 B1 KR100526477 B1 KR 100526477B1 KR 20030101060 A KR20030101060 A KR 20030101060A KR 100526477 B1 KR100526477 B1 KR 100526477B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- floating gate
- sti
- manufacturing
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000007667 floating Methods 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 52
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로 더욱 상세하게는 종래의 SAS 공정이나 SA-STI 공정을 사용하지 않고 최소의 면적을 가지면서 제조공정이 종래의 플로팅 게이트 소자를 사용하는 NOR 플래시 셀보다 훨씬 간단하여 제조 단가를 효과적으로 감소시킬 수 있는 적층 산화막 노어 플래시 셀을 구현할 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, a NOR flash cell in which a manufacturing process uses a conventional floating gate device while having a minimum area without using a conventional SAS process or a SA-STI process. A method of manufacturing a nonvolatile memory device capable of implementing a stacked oxide NOR flash cell, which is much simpler and can effectively reduce manufacturing costs.
본 발명의 상기 목적은 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판에 터널 산화막, 플로팅 게이트용 폴리 실리콘, 버퍼 산화막 및 버퍼 질화막을 형성하는 단계; 상기 버퍼 질화막, 버퍼 산화막, 제1플로팅 게이트를 열 방향으로 패터닝하는 단계; 상기 기판에 제1STI를 형성하는 단계; 상기 제1STI에 공통 소오스/드레인을 형성하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 상기 제1STI 및 제1플로팅 게이트 사이를 갭필하는 단계; 상기 버퍼 질화막과 버퍼 산화막을 제거하는 단계; 상기 기판에 ONO층을 형성하는 단계; 상기 기판에 폴리 실리콘을 증착하고 행 방향으로 패터닝하여 콘트롤 게이트와 제2STI를 형성하는 단계; 상기 제1플로팅 게이트 및 콘트롤 게이트의 측벽에 사이드월 스페이서를 형성하는 단계 및 상기 콘트롤 게이트에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법에 의해 달성된다.According to an aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device, comprising: forming a tunnel oxide film, a floating gate polysilicon, a buffer oxide film, and a buffer nitride film on a semiconductor substrate; Patterning the buffer nitride film, the buffer oxide film, and the first floating gate in a column direction; Forming a first STI on the substrate; Forming a common source / drain in the first STI; Forming an insulating film on the substrate and planarizing to form a gapfill between the first STI and the first floating gate; Removing the buffer nitride film and the buffer oxide film; Forming an ONO layer on the substrate; Depositing polysilicon on the substrate and patterning in a row direction to form a control gate and a second STI; And forming a sidewall spacer on sidewalls of the first floating gate and the control gate, and forming a silicide on the control gate.
따라서, 본 발명의 비휘발성 메모리 소자의 제조 방법은 플로팅 게이트 형성시 STI 영역을 동시에 형성시킨 후 따로 소스/드레인 영역을 형성시키기 위해 마스크를 쓰지않고 플로팅 게이트를 마스크로 사용하여 STI영역에 공통 소스/드레인을 형성시킴으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 본 발명의 경우 비트 콘택이 없는 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적만큼 줄일 수 있다. 따라서 본 발명의 제조 공정을 사용할 경우 면적을 최소화 시키는 난드 플래시의 장점과 동작속도가 빠른 노어 플래시의 장점을 동시에 가지는 노어 플래시 셀을 제조할 수 있는 효과가 있다.Therefore, in the method of manufacturing the nonvolatile memory device of the present invention, the STI region is formed at the same time when the floating gate is formed, and then the floating gate is used as a mask without using a mask to form the source / drain regions separately. By forming the drain, the area occupied by the NOR flash cell can be effectively reduced without using the SAS process or the SA-STI process. In addition, the present invention can effectively reduce the area occupied by the NAND flash cell by effectively implementing a NOR flash cell without bit contact. Therefore, when using the manufacturing process of the present invention there is an effect that can produce a NOR flash cell having the advantages of the NAND flash to minimize the area and the advantages of the fast flash NOR flash at the same time.
Description
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 종래의 SAS(Self-Aligned Source) 공정이나 SA-STI(Self-Aligned STI) 공정을 사용하지 않고 최소의 면적(4F2)을 가지면서 제조공정이 종래의 플로팅 게이트 소자를 사용하는 NOR 플래시 셀보다 훨씬 간단하여 제조 단가를 효과적으로 감소시킬 수 있는 적층 산화막 노어 플래시 셀을 구현할 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, a minimum area (4F 2 ) without using a conventional Self-Aligned Source (SAS) process or a Self-Aligned STI (SA-STI) process. The present invention relates to a method of manufacturing a nonvolatile memory device capable of implementing a stacked oxide NOR flash cell having a manufacturing process much simpler than that of a conventional NOR flash cell using a floating gate device.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 전원 인가시 데이타의 입력 및 보존이 가능하지만, 전원 제거시 데이타가 휘발되어 보존이 불가능한 특징을 가진다. 반면에, ROM(Read Only Memory)이 대부분을 차지하고 있는 비휘발성 메모리는 전원이 인가되지 않아도 데이타가 보존되는 특징을 가진다.In general, semiconductor memory devices are classified into volatile memory and non-volatile memory. Most of volatile memory is occupied by RAM such as DRAM (Dynamic Random Access Memory) and SRAM (Static Random Access Memory), and data can be input and stored when power is applied, but data cannot be saved because of volatilization when power is removed. Has On the other hand, nonvolatile memory, which is mostly occupied by ROM (Read Only Memory), is characterized in that data is preserved even when power is not applied.
현재, 공정기술 측면에서 비휘발성 메모리 장치는 플로팅 게이트(Floationg Gate) 계열과 두 종류 이상의 유전막이 2중 또는 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.At present, in terms of process technology, a nonvolatile memory device is classified into a floating gate series and a metal insulator semiconductor (MIS) series in which two or more dielectric layers are stacked in two or three layers.
플로팅 게이트 계열의 메모리 장치는 전위 우물(potential well)을 이용하여 기억 특성을 구현하며, 현재 플래시 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 가장 널리 응용되고 있는 단순 적층 구조의 ETOX(EPROM Tunnel Oxide) 구조와 하나의 셀에 두 개의 트랜지스터가 구비된 채널 분리(Split gate) 구조를 들 수 있다.Floating gate-type memory devices realize potential memory characteristics using potential wells, and are a simple stack-type EPROM (EPROM Tunnel Oxide) structure that is currently widely used as flash electrically erasable programmable read only memory (EEPROM). And a split gate structure in which one transistor includes two transistors.
반면에 MIS 계열은 유전막 벌크, 유전막-유전막 계면 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 플래시 EEPROM으로 주로 응용되고 있는 MONOS/SONOS(Metal/Silicon ONO Semiconductor)구조가 대표적인 예이다.On the other hand, the MIS series performs a memory function by using traps present at the dielectric bulk, the dielectric film-dielectric film interface, and the dielectric film-semiconductor interface. A typical example is the MONOS / SONOS (Metal / Silicon ONO Semiconductor) structure, which is mainly used as a flash EEPROM.
종래 기술의 플래시 메모리 셀의 제조 방법을 도 1 에서 간략하게 설명하면, 소자 분리막(11)이 형성된 반도체 기판(10) 상부에 게이트 산화막(12)을 형성하고 그 위에 제 1 폴리실리콘층(13)을 형성하여 플로팅 게이트로 사용한다. 이 플로팅 게이트(13) 상부에 유전체층(15)과 제 2 폴리실리콘층(16)을 형성하여 이 제 2 폴리실리콘층(16)을 콘트롤 게이트로 사용한다. 이 콘트롤 게이트(16) 상부에 금속층(17)과 질화막(18)을 형성하고 셀 구조로 패터닝하여 플래시 메모리 셀을 형성한다.A method of manufacturing a flash memory cell of the prior art will be briefly described with reference to FIG. 1. The gate oxide film 12 is formed on the semiconductor substrate 10 on which the device isolation film 11 is formed, and the first polysilicon layer 13 is formed thereon. Is used as a floating gate. A dielectric layer 15 and a second polysilicon layer 16 are formed on the floating gate 13 to use the second polysilicon layer 16 as a control gate. The metal layer 17 and the nitride film 18 are formed on the control gate 16 and patterned in a cell structure to form a flash memory cell.
현재의 NOR 플래시 메모리 제조 공정경우 NOR 플래시 유니트 셀 면적을 최소로 만들기 위해 SAS 공정이나 SA-STI 공정을 주로 사용한다. 또한 SAS 공정이나 SA-STI 공정 또는 이 두가지 공정을 모두다 사용하는 경우에도 비트 콘택을 형성시켜야 하기 때문에 데이터 플래시 메모리에 주로 사용하는 NAND 플래시 셀의 최소 면적(4F2)만큼 줄일 수 없다.In the current NOR flash memory manufacturing process, the SAS process or SA-STI process is mainly used to minimize the NOR flash unit cell area. In addition, even if the SAS process, the SA-STI process, or both processes are used, bit contact must be formed so that the minimum area (4F 2 ) of the NAND flash cell mainly used for data flash memory is not reduced.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 SAS 공정이나 SA-STI 공정을 사용하지 않고 최소의 면적(4F2)을 가지면서 제조공정이 종래의 플로팅 게이트 소자를 사용하는 NOR 플래시 셀보다 훨씬 간단하여 제조 단가를 효과적으로 감소시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, the manufacturing process has a conventional floating gate device while having a minimum area (4F 2 ) without using a conventional SAS process or SA-STI process. It is an object of the present invention to provide a method for manufacturing a nonvolatile memory device which is much simpler than a NOR flash cell to be used, which can effectively reduce manufacturing costs.
본 발명의 상기 목적은 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판에 터널 산화막, 플로팅 게이트용 폴리 실리콘, 버퍼 산화막 및 버퍼 질화막을 형성하는 단계; 상기 버퍼 질화막, 버퍼 산화막, 제1플로팅 게이트를 열 방향으로 패터닝하는 단계; 상기 기판에 제1STI를 형성하는 단계; 상기 제1STI에 공통 소오스/드레인을 형성하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 상기 제1STI 및 제1플로팅 게이트 사이를 갭필하는 단계; 상기 버퍼 질화막과 버퍼 산화막을 제거하는 단계; 상기 기판에 ONO층을 형성하는 단계; 상기 기판에 폴리 실리콘을 증착하고 행 방향으로 패터닝하여 콘트롤 게이트와 제2STI를 형성하는 단계; 상기 제1플로팅 게이트 및 콘트롤 게이트의 측벽에 사이드월 스페이서를 형성하는 단계 및 상기 콘트롤 게이트에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법에 의해 달성된다.According to an aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device, comprising: forming a tunnel oxide film, a floating gate polysilicon, a buffer oxide film, and a buffer nitride film on a semiconductor substrate; Patterning the buffer nitride film, the buffer oxide film, and the first floating gate in a column direction; Forming a first STI on the substrate; Forming a common source / drain in the first STI; Forming an insulating film on the substrate and planarizing to form a gapfill between the first STI and the first floating gate; Removing the buffer nitride film and the buffer oxide film; Forming an ONO layer on the substrate; Depositing polysilicon on the substrate and patterning in a row direction to form a control gate and a second STI; And forming a sidewall spacer on sidewalls of the first floating gate and the control gate, and forming a silicide on the control gate.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2는 종래의 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적과 본 발명의 제조 공정으로 구현하는 비트 콘택이 비휘발성 메모리 소자의 유니트 셀의 면적을 비교한 도면이다.FIG. 2 is a view illustrating a comparison between an area of a NOR flash unit cell having a conventional bit contact and an area of a unit cell of a nonvolatile memory device in a bit contact implemented by the manufacturing process of the present invention.
a는 SAS 공정과 SA-STI 공정을 모두 사용하지 않을 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 10.5F2만큼의 면적을 차지한다.a shows the area of the NOR flash unit cell with bit contact when neither SAS process nor SA-STI process is used, and occupies approximately 10.5F 2 .
b는 SAS 공정은 사용하고 SA-STI 공정은 사용하지 않을 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 9F2만큼의 면적을 차지하게 된다. 따라서 SAS 공정을 사용함으로써 2a에 비해 대략 15% 정도의 셀 면적을 줄일 수 있다.b represents the area of the NOR flash unit cell with bit contact when the SAS process is used but the SA-STI process is not used, and occupies approximately 9F 2 . Therefore, using the SAS process reduces the cell area by approximately 15% compared to 2a.
c는 SAS 공정과 SA-STI 공정을 모두 사용하는 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 6F2만큼의 면적을 차지하게 된다. 따라서 SAS 공정과 SA-STI 공정 모두를 사용함으로써 2a에 비해 대략 43% 정도의 셀 면적을 줄일 수 있으며 2b에 비해 대략 33% 정도의 셀 면적을 줄일 수 있다.c represents the area of the NOR flash unit cell having a bit contact when the SAS process and the SA-STI process are used, and occupies approximately 6F 2 . Therefore, by using both SAS and SA-STI processes, the cell area can be reduced by about 43% compared to 2a and by about 33% compared to 2b.
d는 본 발명에 의한 비트 콘택이 없는 적층 산화막 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 4F2만큼의 면적을 차지하게 된다. 이는 종래의 SA-STI 공정을 사용하는 난드 플래시 유니트 셀의 면적과 동일하며 3a에 비해 대략 62% 정도의 셀 면적을 줄일 수 있으며 3b에 비해 대략 55% 정도의 셀 면적을 줄일 수 있고 3c에 비해 대략 33% 정도의 셀 면적을 줄일 수 있다.d represents the area of the stacked oxide NOR flash unit cell without bit contact according to the present invention and occupies an area of approximately 4F 2 . This is equivalent to the area of the NAND flash unit cell using the conventional SA-STI process, which can reduce the cell area by about 62% compared to 3a, and the cell area by about 55% compared to 3b and compared to 3c. The cell area can be reduced by approximately 33%.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 셀 어레이 레이아웃 나타낸 도면이다. 도 3의 A-A', B-B', C-C' 방향의 단면도를 이하 도 4에서 공정순서에 따라 설명한다.3 illustrates a cell array layout of a nonvolatile memory device according to the present invention. Sectional views of A-A ', B-B', and C-C 'directions of FIG. 3 will be described according to the process sequence in FIG.
도 4a 내지 도 4e는 본 발명에 따른 비휘발성 메모리 소자의 제조방법의 공정단면도이다.4A through 4E are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to the present invention.
먼저, 도 4a에 도시된 바와 같이, P형 반도체 기판(501)의 전면에 이온 주입 공정으로 딥 N웰(502)과 P웰(503)을 각각 형성시킨다. 이때 P웰을 형성시 문턱 전압 조정과 Punch-Through 방지를 위한 이온 주입을 함께 실시한다. 이어 상기 기판의 상부에 터널 산화막(504)을 50Å~150Å 범위에서 성장시키고 상기 터널 산화막의 상부에 제1플로팅 게이트(505), 버퍼 산화막(506) 및 버퍼 질화막(507)을 차례로 증착시킨다. 상기 제1플로팅 게이트는 도핑된 폴리를 사용할 수도 있고 도핑되지 않은 폴리를 증착한 후 이온 주입공정을 통해 도핑 시킬 수도 있다. 상기 제1플로팅 게이트의 증착두께는 500 내지 3000Å 범위에서 증착하는 것이 바람직하다. 상기 버퍼 산화막은 100 내지 200Å 범위에서 증착하는 것이 바람직하다. 상기 버퍼 질화막은 100 내지 2000Å 범위에서 증착하는 것이 바람직하다.First, as shown in FIG. 4A, a deep N well 502 and a P well 503 are formed on an entire surface of the P-type semiconductor substrate 501 by an ion implantation process. At this time, when forming the P well, threshold voltage adjustment and ion implantation for preventing punch-through are performed together. Subsequently, the tunnel oxide film 504 is grown on the substrate in the range of 50 kV to 150 kV, and the first floating gate 505, the buffer oxide film 506, and the buffer nitride film 507 are sequentially deposited on the tunnel oxide film. The first floating gate may use a doped poly or may be doped through an ion implantation process after depositing the undoped poly. The deposition thickness of the first floating gate is preferably deposited in the range of 500 to 3000 Pa. The buffer oxide film is preferably deposited in the range of 100 to 200 Pa. The buffer nitride film is preferably deposited in the range of 100 to 2000 Pa.
다음, 도 4b에 도시된 바와 같이, B-B' 방향으로 패터닝하여 반도체 기판에 STI(Shallow Trench Isolation)를 형성한다. 다음 STI 영역(508)에 이온주입을 실시하여 적절한 불순물로 공통 소오스/드레인 영역(509)을 형성시킨다. 공통 소오스/드레인 불순물 이온주입 공정 이전에 제1플로팅 게이트 측벽과 STI에 산화막을 형성시키는 공정을 진행할 수 있다.Next, as shown in FIG. 4B, a shallow trench isolation (STI) is formed on the semiconductor substrate by patterning in the B-B 'direction. Next, ion implantation is performed in the STI region 508 to form a common source / drain region 509 with appropriate impurities. Before the common source / drain impurity ion implantation process, an oxide film may be formed on the first floating gate sidewall and the STI.
다음, 도 4c에 도시된 바와 같이, APCVD(Atmospheric Pressure Chemical Vapour Deposition) 공정이나 HDP-CVD(High Density Plasma Chemical Vapour Deposition) 공정을 사용하여 STI와 제1플로팅 게이트 사이에 공극을 채우며 에치백(Etch Back) 공정을 통해 갭필(Gap Fill)한 산화막(510)을 평탄화시키면서 질화막 중간 정도까지 리세스시킨다. 이때 에치백 공정대신 CMP(Chemical Mechanical Polishing) 공정을 사용할 수 있다.Next, as shown in FIG. 4C, etching is performed by filling an air gap between the STI and the first floating gate using an Atmospheric Pressure Chemical Vapor Deposition (APCVD) process or a High Density Plasma Chemical Vapor Deposition (HDP-CVD) process. Back) The planarized gap oxide layer 510 is planarized to be recessed to the middle of the nitride layer. In this case, a chemical mechanical polishing (CMP) process may be used instead of the etch back process.
다음, 도 4d에 도시된 바와 같이, 콘트롤 게이트 위에 형성된 버퍼 질화막과 산화막을 습식 식각(Wet Etch)공정을 통해 제거한 후 웨이퍼 전면에 폴리실리콘을 증착하고 패터닝하여 제2플로팅 게이트(511)를 형성한다. 상기 제2플로팅 게이트 형성을 위해 증착하는 폴리 실리콘은 도핑된 폴리를 사용할 수도 있고 도핑되지 않은 폴리를 증착한 후 이온 주입공정을 통해 도핑 시킬 수도 있다. 상기 제2플로팅 게이트의 증착두께는 500Å~3000Å 범위에서 증착하는 것이 바람직하다. 상기 제2플로팅 게이트는 커플링 비(Coupling Ratio)를 증가시키기 위한 것으로 커플링 비를 증가시킬 필요가 없을 경우 제2플로팅 게이트 형성 공정을 생략할 수 있다. 상기와 같이 제2플로팅 게이트를 형성한 후 기판의 전면에 ONO층(512)을 증착한다.Next, as shown in FIG. 4D, the buffer nitride film and the oxide film formed on the control gate are removed through a wet etching process, and then polysilicon is deposited and patterned on the entire surface of the wafer to form a second floating gate 511. . The polysilicon deposited to form the second floating gate may use a doped poly or may be doped through an ion implantation process after depositing the undoped poly. The deposition thickness of the second floating gate is preferably deposited in the range of 500 kV to 3000 kV. The second floating gate is to increase the coupling ratio, and when it is not necessary to increase the coupling ratio, the second floating gate forming process may be omitted. After forming the second floating gate as described above, the ONO layer 512 is deposited on the entire surface of the substrate.
다음, 도 4e에 도시된 바와 같이, 웨이퍼 전면에 폴리 실리콘을 증착하고 패터닝하여 콘트롤 게이트(513)을 형성시키면서 동시에 워드 라인 방향(A-A' 방향)으로 패터닝하여 반도체 기판에 STI를 형성한다. 상기 콘트롤 게이트 형성을 위해 증착하는 폴리 실리콘은 도핑된 폴리를 사용할 수도 있고 도핑되지 않은 폴리를 증착한 후 이온 주입공정을 통해 도핑 시킬 수도 있다. 상기 콘트롤 게이트의 증착두께는 1000Å~4000Å 범위에서 증착하는 것이 바람직하다. 다음으로 콘트롤 게이트, 제1플로팅 게이트, 제2플로팅 게이트 및 STI의 측면에 산화막 형성 공정을 통해 산화막을 성장 내지는 증착시키는 공정을 추가할 수 있다.Next, as shown in FIG. 4E, polysilicon is deposited and patterned on the entire surface of the wafer to form the control gate 513 and simultaneously pattern in the word line direction (A-A 'direction) to form an STI on the semiconductor substrate. The polysilicon deposited to form the control gate may use a doped poly or may be doped through an ion implantation process after depositing the undoped poly. The deposition thickness of the control gate is preferably deposited in the range of 1000 ~ 4000 ~. Next, a process of growing or depositing an oxide film through an oxide film forming process may be added to the side of the control gate, the first floating gate, the second floating gate, and the STI.
다음, 도 4f에 도시된 바와 같이, 적층된 게이트의 측벽과 STI에 사이드월 스페이서(515)를 형성한 후 실리사이드 공정을 통해 콘트롤 게이트(워드 라인)에 선택적으로 실리사이드(514)를 형성한다. 사이드월 스페이서 형성을 위해 절연막을 웨이퍼 전면에 증착하게 되는데 이때 워드 라인 방향으로 형성된 STI를 동시에 갭필하기 때문에 사이드월 스페이서용 절연막으로 산화막을 증착하는 것이 바람직하며 산화막 대신 질화막을 증착할 수도 있다. 상기 사이드월 스페이서 공정 대신 APCVD 공정이나 HDP 공정을 사용하여 스택 게이트 사이의 공극과 STI를 채우고 에치백 공정을 통해 갭필한 산화막을 평탄화시키면서 워드 라인 표면이 드러나게 한 후 실리사이드 공정을 통해 드러난 워드 라인 표면에 선택적으로 실리사이드를 형성시킬 수도 있다. 이때 에치백 공정대신 CMP 공정을 사용할 수도 있다. 이후 공정은 종래의 모스 트랜지스터 제조 공정과 동일한 공정을 사용하여 본 발명의 비트 콘택이 없는 노어 플래시 셀을 구현하게 된다.Next, as shown in FIG. 4F, the sidewall spacers 515 are formed on the sidewalls and the STIs of the stacked gates, and then the silicide 514 is selectively formed on the control gate (word line) through a silicide process. In order to form the sidewall spacer, an insulating film is deposited on the entire surface of the wafer. At this time, since the STI formed in the word line direction is simultaneously gapfilled, it is preferable to deposit an oxide film with the insulating film for the sidewall spacer and a nitride film instead of the oxide film. Instead of the sidewall spacer process, an APCVD process or an HDP process is used to fill the voids and STIs between the stack gates, and the word line surface is exposed while planarizing the gap-filled oxide film through the etchback process, and then on the word line surface exposed through the silicide process. Alternatively, silicide may be formed. The CMP process may be used instead of the etch back process. The process then implements the NOR flash cell without the bit contacts of the present invention using the same process as the conventional MOS transistor fabrication process.
상기와 같이 플로팅 게이트 형성시 STI 영역을 동시에 형성시킨 후 따로 소스/드레인 영역을 형성시키기 위해 마스크를 쓰지않고 플로팅 게이트를 마스크로 사용하여 STI영역에 공통 소스/드레인을 형성시킴으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 본 발명의 경우 비트 콘택이 없는 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적만큼 줄일 수 있다.When forming the floating gate as described above, after forming the STI region at the same time to form a separate source / drain region without using a mask to form a common source / drain in the STI region using a floating gate as a mask SAS process or SA-STI The footprint of NOR flash cells can be effectively reduced without using a process. In addition, the present invention can effectively reduce the area occupied by the NAND flash cell by effectively implementing a NOR flash cell without bit contact.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 비휘발성 메모리 소자의 제조 방법은 플로팅 게이트 형성시 STI 영역을 동시에 형성시킨 후 따로 소스/드레인 영역을 형성시키기 위해 마스크를 쓰지않고 플로팅 게이트를 마스크로 사용하여 STI영역에 공통 소스/드레인을 형성시킴으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 본 발명의 경우 비트 콘택이 없는 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적만큼 줄일 수 있다. 따라서 본 발명의 제조 공정을 사용할 경우 면적을 최소화 시키는 난드 플래시의 장점과 동작속도가 빠른 노어 플래시의 장점을 동시에 가지는 노어 플래시 셀을 제조할 수 있는 효과가 있다.Therefore, in the method of manufacturing the nonvolatile memory device of the present invention, the STI region is formed at the same time when the floating gate is formed, and then the floating gate is used as a mask without using a mask to form the source / drain regions separately. By forming the drain, the area occupied by the NOR flash cell can be effectively reduced without using the SAS process or the SA-STI process. In addition, the present invention can effectively reduce the area occupied by the NAND flash cell by effectively implementing a NOR flash cell without bit contact. Therefore, when using the manufacturing process of the present invention there is an effect that can produce a NOR flash cell having the advantages of the NAND flash to minimize the area and the advantages of the fast flash NOR flash at the same time.
도 1은 종래 기술에 의한 플래시 메모리 셀의 단면도.1 is a cross-sectional view of a flash memory cell according to the prior art.
도 2는 종래의 노어 플래시 유니트 셀의 면적과 본 발명의 비휘발성 메모리 소자의 유니트 셀의 면적을 비교한 도면.2 is a view comparing the area of a conventional NOR flash unit cell with the area of a unit cell of a nonvolatile memory device of the present invention.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 셀 어레이 레이아웃.3 is a cell array layout of a nonvolatile memory device according to the present invention;
도 4a 내지 도 4g는 본 발명에 따른 비휘발성 메모리 소자의 제조방법의 공정단면도.4A to 4G are cross-sectional views of a method of manufacturing a nonvolatile memory device in accordance with the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101060A KR100526477B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating of non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101060A KR100526477B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating of non-volatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069125A KR20050069125A (en) | 2005-07-05 |
| KR100526477B1 true KR100526477B1 (en) | 2005-11-08 |
Family
ID=37259571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0101060A KR100526477B1 (en) | 2003-12-31 | 2003-12-31 | Method for fabricating of non-volatile memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100526477B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723764B1 (en) * | 2005-12-28 | 2007-05-30 | 주식회사 하이닉스반도체 | Method of manufacturing a flash memory device |
| JP2007180482A (en) | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | Manufacturing method for flash memory element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990018367A (en) * | 1997-08-27 | 1999-03-15 | 윤종용 | Nonvolatile Memory Device and Manufacturing Method Thereof |
| KR20010065020A (en) * | 1999-12-20 | 2001-07-11 | 박종섭 | Method of forming flash memory device |
| KR100381953B1 (en) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | Method of fabricating nor type flash memory device |
-
2003
- 2003-12-31 KR KR10-2003-0101060A patent/KR100526477B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990018367A (en) * | 1997-08-27 | 1999-03-15 | 윤종용 | Nonvolatile Memory Device and Manufacturing Method Thereof |
| KR20010065020A (en) * | 1999-12-20 | 2001-07-11 | 박종섭 | Method of forming flash memory device |
| KR100381953B1 (en) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | Method of fabricating nor type flash memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069125A (en) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250654B2 (en) | Non-volatile memory device | |
| US7521318B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7768061B2 (en) | Self aligned 1 bit local SONOS memory cell | |
| US20080224201A1 (en) | Flash Memory Devices and Methods of Fabricating the Same | |
| US9780107B2 (en) | Methods of forming integrated circuit devices | |
| US8952536B2 (en) | Semiconductor device and method of fabrication | |
| US7125771B2 (en) | Methods for fabricating nonvolatile memory device | |
| US7172939B1 (en) | Method and structure for fabricating non volatile memory arrays | |
| KR100620217B1 (en) | Method for fabricating of non-volatile memory device | |
| US20080087943A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| KR100526477B1 (en) | Method for fabricating of non-volatile memory device | |
| KR100593597B1 (en) | Manufacturing method of nonvolatile memory device | |
| KR100594391B1 (en) | Method for fabricating of non-volatile memory device | |
| KR100604532B1 (en) | Method for fabricating of non-volatile memory device | |
| KR100602937B1 (en) | Method for fabricating of non-volatile memory device | |
| KR100602938B1 (en) | Method for fabricating of non-volatile memory device | |
| KR100608142B1 (en) | Method for fabricating non-volatile memory device | |
| KR100603251B1 (en) | Method for fabricating of non-volatile memory device | |
| KR20050069147A (en) | Method for fabricating of non-volatile memory device | |
| KR20040001127A (en) | Method for manufacturing gate of nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |