KR100525093B1 - 반도체 소자 제조용 베이크 오븐 - Google Patents

반도체 소자 제조용 베이크 오븐 Download PDF

Info

Publication number
KR100525093B1
KR100525093B1 KR10-2003-0013265A KR20030013265A KR100525093B1 KR 100525093 B1 KR100525093 B1 KR 100525093B1 KR 20030013265 A KR20030013265 A KR 20030013265A KR 100525093 B1 KR100525093 B1 KR 100525093B1
Authority
KR
South Korea
Prior art keywords
oven
air
exhaust
wafer
valve
Prior art date
Application number
KR10-2003-0013265A
Other languages
English (en)
Other versions
KR20040078357A (ko
Inventor
고차원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0013265A priority Critical patent/KR100525093B1/ko
Publication of KR20040078357A publication Critical patent/KR20040078357A/ko
Application granted granted Critical
Publication of KR100525093B1 publication Critical patent/KR100525093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 레지스트 플로우를 위해 사용되는 베이크 오븐을 개시한다. 개시된 본 발명의 베이크 오븐은, 웨이퍼를 가열시키는 웨이퍼 가열부와, 상기 웨이퍼 가열부의 외측에 설치되어 오븐 내에 유입된 에어가 배기되는 에어 배기부와, 상기 에어 배기부를 포함한 웨이퍼 가열부의 상측에 배치되며 수직 이동하여 오븐을 개폐시키는 오븐 개폐부와, 상기 오븐 개폐부의 상단 중심부에 설치되며 오븐 내부로 에어가 유입되는 에어 유입부를 포함하는 반도체 소자 제조용 베이크 오븐에 있어서, 상기 에어 유입부 및 에어 배기부 각각에는 레지스트 플로우 동안에 오븐 내의 에어 유입 및 배기를 제어할 수 있는 제1센서와 에어 밸브 및 제2센서와 배기 밸브가 설치된 것을 특징으로 하며, 여기서, 상기 제1 및 제2센서는 상기 오븐 내에 웨이퍼가 장입될 때 전기적 신호의 전달을 통해 자동적으로 에어 밸브와 배기 밸브가 폐쇄되도록 하여 오븐 내의 대기 온도가 균일하게 되도록 기능하고, 또한, 상기 에어 밸브 및 배기 밸브는 상기 레지스트 플로우 후, 퓸(fume)의 제거를 위해 1∼10초 동안 오븐 내에 에어의 유입 및 배기가 이루어지도록 제어된다.

Description

반도체 소자 제조용 베이크 오븐{Bake oven for semiconductor device fabrication}
본 발명은 반도체 소자 제조용 장치에 관한 것으로, 보다 상세하게는, 리소그라피 공정에서 레지스트 플로우를 위해 사용하는 베이크 오븐(Bake oven)에 관한 것이다.
반도체 소자를 제조함에 있어서 콘택홀을 포함한 각종 패턴들은 통상 리소그라피(lithography) 공정을 통해 형성된다. 이러한 리소그라피 공정은 주지된 바와 같이 감광성 중합체 패턴(이하, 레지스트 패턴이라 칭함)을 형성하는 공정과 상기 레지스트 패턴을 식각 장벽으로 이용해서 피식각층을 식각하는 공정을 포함하며, 또한, 상기 레지스트 패턴을 형성하는 공정은 피식각층 상에 레지스트를 도포하는 공정과 준비된 노광 마스크를 이용하여 상기 레지스트를 선택적으로 노광하는 공정 및 소정의 화학용액으로 노광되거나 노광되지 않은 레지스트 부분을 제거하는 현상 공정으로 구성된다.
한편, 상기 리소그라피 공정으로 구현할 수 있는 패턴의 임계 치수(Critical Demension), 즉, 해상도는 다음의 레이레이식(Rayleigh formula)에 입각하여 얻을 수 있으며, 이러한 해상도는 일반적으로 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우된다.
R=K1×λ/NA ------------ (레이레이식)
상기 레이레이식에 따르면, 해상도(R)는 축소노광장치의 광원의 파장(λ) 및 공정변수(K1)에 비례하며, 그리고, 노광장치의 렌즈구경(numerical aperture)에 반비례한다. 이러한 레이레이식으로부터 해상도를 향상시키기 위해서는 광원의 파장을 감소시켜야 함을 알 수 있다.
예컨데, 노광 파장이 각각 365nm와 248㎚ 정도인 아이-라인(i-line) 및 디유브이(DUV : Deep Ultra-Violet) 리소그라피 공정에서 구현 가능한 콘택홀의 해상도는 대략적으로 각각 0.3㎛×0.3㎛ 및 0.20㎛×0.20㎛ 정도이다. 따라서, 193㎚ 파장의 ArF 리소그라피 공정을 이용해도 0.13㎛×0.13㎛의 콘택홀 형성은 실질적으로 어렵다.
결국, 리소그라피 공정은 생산성이 높고 적용하기 쉬운 기술이지만, 주어진 파장의 광원 및 렌즈의 개구수에 의한 패턴 형성시의 해상도는 그 한계가 있다. 이는 반도체 소자의 집적도가 높아짐에 따라 소자에서 구현되어야 하는 콘택홀 또는 도전 패턴의 크기가 작아져야 함에도 불구하고, 원하는 크기의 미세 콘택홀을 얻기가 어려움을 의미한다. 현재 0.15㎛ 이하의 기술을 적용하여 반도체 캐패시터를 형성할 경우 캐패시터의 임계치수는 단축이 150㎚ 이하이어야 하지만, KrF 노광 장비를 이용할 경우 콘택홀의 해상도 한계는 180㎚ 정도이므로, 실질적으로 150㎚ 크기의 콘택홀은 구현이 매우 어렵다.
한편, 이러한 콘택홀 패턴의 해상도 한계를 높기 위해서 레지스트 플로우 공정(resist flow process)이 개발되어 사용되고 있다. 이러한 레지스트 플로우 공정은 최근들어 많은 발전을 이루었으며, 현재 양산 공정에 도입중인 공정 기술이다.
이와 같은 레지스트 플로우 공정은 노광 및 현상 공정을 통해 노광장비의 분해능 정도의 레지스트를 이용하여 레지스트 패턴을 형성한 후, 레지스트의 유리전이 온도 이상으로 열에너지를 인가하여 레지스트가 열 유동(thermal flow)이 일어나도록 하는 공정이다.
자세하게, 도 1은 종래의 미세 콘택홀 형성을 위한 레지스트 플로우 공정을 보여주는 공정 흐름도이다.
도 1을 참조하면, 미세 콘택홀 형성을 위한 레지스트 패턴은 공지의 레지스트 도포, 프리 베이크(pre bake), 노광, 포스트 베이크(post bake) 및 현상 공정이 차례로 수행되는 것을 통해 DICD(Development Inspection Critical Dimension)의 콘택 패턴을 갖도록 형성된 후, 열에너지의 공급을 통해 레지스트가 이미 형성된 콘택 패턴의 크기를 감소시키는 방향으로 열 유동되는 것을 통해 최종적으로 집적 공정에서 요구되는 크기(AFCD : After Flow bake Critical Dimension)의 콘택 패턴을 갖도록 형성된다.
도 2a 및 도 2b는 레지스트 플로우 전 및 후에 얻어지는 각 콘택 패턴을 도시한 단면도들이다. 도시된 바와 같이, 레지스트 패턴(52)에서의 콘택 패턴의 크기는 플로우 후의 크기(AFCD)가 플로우 전의 크기(DICD) 보다 감소되었음을 볼 수 있다. 미설명된 도면부호 50은 반도체 기판을 나타낸다.
결론적으로, 최근의 반도체 제조 공정에서는 상기한 레지스트 플로우 공정을 도입함으로써 노광 장비의 해상력 이하의 미세 콘택홀을 형성할 수 있게 되었으며, 그래서, 고집적 소자의 구현이 가능하게 되었다.
그러나, 종래의 레지스트 플로우 공정은 다음과 같은 문제점이 있다.
레지스트 플로우 공정은 미세 콘택홀의 형성을 가능하게 할 수 있지만, 특정 온도, 통상 레지스트의 유리전이 온도 이상의 온도에서 레지스트의 흐름이 급격하게 일어나 콘택 패턴의 프로파일(profile)이 휘어지거나 붕괴될 수 있고, 또한, 과도한 유동이 이루어지는 경우에는 오버 플로우(over flow)에 의해 콘택 패턴이 매립되어 버리는 현상이 나타날 수 있다. 이는 대부분의 레지스트가 인가된 열에 매우 민감하게 반응하여 온도 조절이 잘못되거나, 또는, 유동 시간이 설정값보다 길어져 과도한 열 유동이 발생된 결과이다.
특히, 레지스트 플로우 공정을 수행함에 있어서, 종래의 베이크 오븐을 사용할 경우 에어(air) 공급/에어 배기(exhaust)에 의한 냉각(cooling) 영향에 의해서 웨이퍼의 가장자리 부분이 그 중심부에 비해 온도가 낮게 되며, 이에 따라, 플로우 양이 적게 되어 형성된 콘택 패턴의 크기 또한 상대적으로 커지는 현상이 나타난다. 이것은 웨이퍼의 위치별 온도 분포에 따라 최종적으로 형성되는 콘택홀의 크기가 웨이퍼의 위치별로 상이하게 됨을 의미한다.
도 3a 및 도 3b는 종래 베이크 오븐을 적용한 경우에서의 레지스트 플로우 전 및 후의 웨이퍼 위치별 콘택 패턴의 크기 분포를 도시한 그래프이다.
도시된 바와 같이, 레지스트 플로우 이전의 콘택 패턴의 CD는 웨이퍼의 중심으로부터 가장자리로 갈수록 작아짐을 볼 수 있으며, 반면, 레지스트 플로우 후의 콘택 패턴의 CD는 웨이퍼의 가장자리로 갈수록 플로우 양의 작음에 따라 상대적으로 큰 것을 볼 수 있다.
결국, 종래의 베이크 오븐을 사용하여 레지스트 플로우를 수행할 경우, 콘택 패턴의 CD 균일도가 나쁘기 때문에, 소자의 전기적 특성에 영향을 주어 불량을 유발할 수 있고, 그래서, 소자의 제조수율이 감소하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 레지스트 플로우 공정을 적용함에 있어서 웨이퍼의 전 영역에 대해 콘택 패턴의 CD 균일도를 높일 수 있는 반도체 소자 제조용 베이크 오븐을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 웨이퍼를 가열시키는 웨이퍼 가열부와, 상기 웨이퍼 가열부의 외측에 설치되어 오븐 내에 유입된 에어가 배기되는 에어 배기부와, 상기 에어 배기부를 포함한 웨이퍼 가열부의 상측에 배치되며 수직 이동하여 오븐을 개폐시키는 오븐 개폐부와, 상기 오븐 개폐부의 상단 중심부에 설치되며 오븐 내부로 에어가 유입되는 에어 유입부를 포함하는 반도체 소자 제조용 베이크 오븐에 있어서, 상기 에어 유입부 및 에어 배기부 각각에는 레지스트 플로우 동안에 오븐 내의 에어 유입 및 배기를 제어할 수 있는 제1센서와 에어 밸브 및 제2센서와 배기 밸브가 설치된 것을 특징으로 하는 반도체 소자 제조용 베이크 오븐을 제공한다.
여기서, 상기 제1 및 제2센서는 상기 오븐 내에 웨이퍼가 장입될 때 전기적 신호의 전달을 통해 자동적으로 에어 밸브와 배기 밸브가 폐쇄되도록 하여 오븐 내의 대기 온도가 균일하게 되도록 기능한다.
또한, 상기 에어 밸브 및 배기 밸브는 상기 레지스트 플로우 후, 퓸(fume)의 제거를 위해 1∼10초 동안 오븐 내에 에어의 유입 및 배기가 이루어지도록 제어된다.
본 발명에 따르면, 베이크 오븐에 센서를 포함한 에어 밸브(Air valve) 및 배기 밸브(exhaust valve)를 설치해 줌으로써 레지스트의 플로우 동안에 오븐 내부로의 에어 입출을 제어할 수 있으며, 이에 따라, 웨이퍼의 전 영역에 대해 균일한 베이크가 이루어지도록 할 수 있으며, 그래서, 콘택 패턴의 CD 균일도를 높일 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 4는 본 발명의 실시예에 따른 베이크 오븐을 도시한 정면도이다.
도시된 바와 같이, 본 발명의 베이크 오븐은 웨이퍼(1)를 가열시키는 웨이퍼 가열부(10)와, 상기 웨이퍼 가열부(10)의 외측면에 설치되어 오븐 내에 유입된 에어(2)가 외부로 배기되도록 하는 에어 배기부(40)와, 상기 에어 배기부(40)를 포함한 웨이퍼 가열부(10)의 상측에 배치되어 수직 이동을 통해 오븐을 개폐시키는 오븐 개폐부(20)와, 상기 오븐 개폐부(20)의 상단 중심부에 설치되어 오븐 내부로 에어(2)가 유입되도록 하는 에어 유입부(30)를 포함하며, 상기 에어 유입부(30) 및 에어 배기부(40) 각각에는 에어의 유입 및 배기를 제어할 수 있는 에어 밸브(32) 및 배기 밸브(42)가 설치되고, 이와 더불어, 상기 에어 밸브(32) 및 배기 밸브(42)의 동작을 제어하기 위한 제1센서(도시안됨)와 제2센서(도시안됨)가 각각 설치된 구조를 갖는다.
여기서, 상기 웨이퍼 가열부(10)는 웨이퍼(1)가 놓여지는 히팅 플레이트 (heating plate : 10a)와 상기 히팅 플레이트(10a)의 표면에 방사형으로 매입된 열선(10b)을 포함하며, 아울러, 상기 히팅 플레이트(10a) 표면으로부터 웨이퍼(1)를 승하강시키는 지지핀(도시안됨)을 포함한다. 또한, 상기 오븐 개폐부(20) 내에는 유입된 에어(2)가 웨이퍼(10)에 균일하게 공급될 수 있도록 홈(21)을 갖는 한 쌍의 미들 커버(middle cover : 32)가 수직으로 이격해서 구비된다.
이와 같은 본 발명에 따른 베이크 오븐에 있어서, 상기 제1 및 제2센서는 오븐 내에 웨이퍼(1)가 장입될 때 전기적 신호의 전달을 통해 자동적으로 에어 밸브(32)와 배기 밸브(42)가 폐쇄되도록 하여 오븐 내의 대기 온도가 균일하게 되도록 기능한다.
이와 같이 하면, 레지스트 플로우를 위한 베이크시, 웨이퍼의 전 영역에 대해 에어가 균일하게 공급되며, 또한, 웨이퍼 가장자리에서의 냉각이 다른 지역에서 보다 더 크게 일어나는 것이 방지되므로, 베이크는 웨이퍼의 전 영역에 대해 균일하게 이루어지게 되며, 결국, 레지스트 플로우는 웨이퍼의 전 영역에 대해서 균일하게 이루어지게 된다.
그러므로, 전술한 본 발명의 베이크 오븐을 이용하여 레지스트 플로우를 행할 경우, 레지스트 플로우 후의 콘택 패턴의 CD는 웨이퍼의 전 영역에 대해 비교적 균일하게 되는 바, 미세 콘택홀의 형성은 신뢰성있게 수행되게 된다.
이하에서는 본 발명의 베이크 오븐을 이용한 미세 콘택홀 형성방법에 대해 간략하게 설명하도록 한다.
먼저, 핫 플레이트 상에 웨이퍼를 배치시킨 상태에서 레지스트와 웨이퍼간의 접착력 향상을 위해 상기 웨이퍼의 표면을 HMDS(Hexa Methyl Disilazane)로 증기 처리한다. 그런다음, 상기 웨이퍼 상에 화학증폭형 레지스트를 0.2∼1.5㎛의 두께로 도포한 후, 110°에서 90초 동안 소프트 베이크(soft bake)한다.
이어서, 소프트 베이크된 레지스트에 대해 임의의 노광 마스크 및 KrF 광원을 이용해서 노광한 다음, 80∼150°에서 60∼200초간 포스트 베이크(post bake)하고, 그런다음, 포스트 베이크된 레지스트를 0.1∼10%, 바람직하게 2.38%의 TMAH 용액으로 60초간 현상한 후, 이를 건조시켜 소정 DICD의 콘택 패턴을 갖는 레지스트 패턴을 형성한다.
다음으로, 상기 결과물을 전술한 본 발명의 베이크 오븐 내에 장입시킨다. 그런다음, 90∼200°에서 10∼200초간, 바람직하게, 134°에서 90초 동안 베이크를 수행하고, 이를 통해, 레지스트 플로우가 일어나도록 하여 축소된 DICD, 즉, AFCD의 콘택 패턴을 갖는 최종적인 레지스트 패턴을 형성한다.
이후, 최종적으로 얻어진 레지스트 패턴을 식각 장벽으로 이용하여 그 아래의 피식각층을 식각하고, 이 결과로서 미세 크기의 콘택홀을 형성한다.
여기서, 오븐 내에 웨이퍼가 장입되면, 제1 및 제2센서의 센싱을 통한 전기적 신호의 출력에 의해 자동적으로 에어 밸브 및 배기 밸브의 폐쇄가 이루어지며, 이에 따라, 오븐 내의 대기 온도는 균일하게 되고, 이러한 상태에서 웨이퍼의 베이크가 이루어지게 된다. 따라서, 레지스트의 플로우는 웨이퍼의 전 영역에 대해 균일하게 이루어지게 된다.
또한, 상기 레지스트 플로우 후, 웨이퍼 가열부에 구비된 지지핀은 웨이퍼가 안착된 상태로 상승되며, 이러한 상태로 1∼10초 동안 오븐 내에 에어의 유입 및 배기가 이루어지도록 제어됨으로써, 상기 레지스트 플로우시에 생성된 퓸(fume)의 제거가 이루어지게 된다.
한편, 상기 에어 유입부는 오븐 개폐부의 상단 중심, 그리고, 에어 배기부는 오븐 개폐부의 가장자리 아래에 해당하는 웨이퍼 가열부의 외측면에 구비되었으나, 본 발명의 다른 실시예로서 그 위치가 서로 반대되게 설치될 수도 있다.
즉, 도시하지는 않았으나, 에어 유입부는 웨이퍼 가열부의 외측면에 설치되고, 에어 배기부는 오븐 개폐부의 상단 중심부에 설치될 수 있다. 이 경우, 에어는 에어 유입부를 통해 오븐 내부로 유입된 후, 오븐 개폐부 내에 설치된 미들 커버를 거쳐 그 상단 중심부에 설치된 에어 배기부로 배기된다. 또한, 레지스트 플로우는 에어 밸브 및 배기 밸브의 제어를 통해 웨이퍼의 전 영역에 대해 균일한 이루어진다.
이상에서와 같이, 본 발명의 베이크 오븐은 센서를 포함한 에어 밸브 및 배기 밸브를 추가 장착해 줌으로써 레지스트의 플로우 동안에 에어의 입출이 제어되도록 할 수 있으며, 이에 따라, 웨이퍼의 전 영역에 대해 균일한 베이크가 이루어지도록 할 수 있음으로 인해 콘택 패턴의 CD 균일도를 높일 수 있고, 그래서, 미세 콘택홀 형성에 대한 신뢰성을 확보할 수 있음은 물론 소자의 신뢰성 및 제조수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1은 종래의 미세 콘택홀 형성을 위한 레지스트 플로우 공정을 보여주는 공정 흐름도.
도 2a 및 도 2b는 레지스트 플로우 전 및 후에 얻어지는 각 콘택 패턴을 도시한 단면도.
도 3a 및 도 3b는 종래 베이크 오븐을 적용한 경우에서의 레지스트 플로우 전 및 후의 웨이퍼 위치별 콘택 패턴의 CD 분포를 도시한 그래프.
도 4는 본 발명의 실시예에 따른 베이크 오븐을 도시한 정면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 웨이퍼 2 : 에어(air)
10 : 웨이퍼 가열부 10a : 히팅 플레이트(heating plate)
10b : 열선 20 : 오븐 개폐부
21 : 홈 22 : 미들 커버(middle cover)
30 : 에어 유입부 32 : 에어 밸브(air valve)
40 : 에어 배기부 42 : 배기 밸브(exhaust valve)

Claims (3)

  1. 웨이퍼를 가열시키는 웨이퍼 가열부와, 상기 웨이퍼 가열부의 외측에 설치되어 오븐 내에 유입된 에어가 배기되는 에어 배기부와, 상기 에어 배기부를 포함한 웨이퍼 가열부의 상측에 배치되며 수직 이동하여 오븐을 개폐시키는 오븐 개폐부와, 상기 오븐 개폐부의 상단 중심부에 설치되며 오븐 내부로 에어가 유입되는 에어 유입부를 포함하는 반도체 소자 제조용 베이크 오븐에 있어서,
    상기 에어 유입부 및 에어 배기부 각각에는 레지스트 플로우 동안에 오븐 내의 에어 유입 및 배기를 제어할 수 있는 제1센서와 에어 밸브 및 제2센서와 배기 밸브가 설치된 것을 특징으로 하는 반도체 소자 제조용 베이크 오븐.
  2. 제 1 항에 있어서, 상기 제1 및 제2센서는
    상기 오븐 내에 웨이퍼가 장입될 때 전기적 신호의 전달을 통해 자동적으로 에어 밸브와 배기 밸브가 폐쇄되도록 하여 오븐 내의 대기 온도가 균일하게 되도록 기능하는 것을 특징으로 하는 반도체 소자 제조용 베이크 오븐.
  3. 제 1 항에 있어서, 상기 에어 밸브 및 배기 밸브는
    상기 레지스트 플로우 후, 퓸(fume)의 제거를 위해 1∼10초 동안 오븐 내에 에어의 유입 및 배기가 이루어지도록 제어되는 것을 특징으로 하는 반도체 소자 제조용 베이크 오븐.
KR10-2003-0013265A 2003-03-04 2003-03-04 반도체 소자 제조용 베이크 오븐 KR100525093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013265A KR100525093B1 (ko) 2003-03-04 2003-03-04 반도체 소자 제조용 베이크 오븐

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0013265A KR100525093B1 (ko) 2003-03-04 2003-03-04 반도체 소자 제조용 베이크 오븐

Publications (2)

Publication Number Publication Date
KR20040078357A KR20040078357A (ko) 2004-09-10
KR100525093B1 true KR100525093B1 (ko) 2005-11-01

Family

ID=37363672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0013265A KR100525093B1 (ko) 2003-03-04 2003-03-04 반도체 소자 제조용 베이크 오븐

Country Status (1)

Country Link
KR (1) KR100525093B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870651B1 (ko) * 2016-12-30 2018-06-26 세메스 주식회사 기판 처리 장치

Also Published As

Publication number Publication date
KR20040078357A (ko) 2004-09-10

Similar Documents

Publication Publication Date Title
KR101121354B1 (ko) 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템
JP5610664B2 (ja) レジストがコーティングされたウエハの熱処理をインラインで監視及び制御する方法
KR101404382B1 (ko) 레지스트 코팅 웨이퍼의 열처리 방법
US20060010710A1 (en) System and method of detecting misaligned wafer
US6933247B2 (en) Method for forming a minute pattern and method for manufacturing a semiconductor device using the same
US7767984B2 (en) Resist collapse prevention using immersed hardening
KR100525093B1 (ko) 반도체 소자 제조용 베이크 오븐
JP4456313B2 (ja) フォトレジストベーキングプロセスを制御するための方法および装置
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
JP2001326153A (ja) レジストパターンの形成方法
KR20150049065A (ko) 포토레지스트 베이크 장치
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR100380274B1 (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
KR100252762B1 (ko) 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법
KR20000039799A (ko) 리소그라피 공정
KR20070070565A (ko) 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법
KR100741878B1 (ko) 노광후 베이킹 장치
KR20050033686A (ko) 레지스트 플로우 공정용 핫 플레이트 오븐
KR200282663Y1 (ko) 스피너 장비의 배기 시스템
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR20040065023A (ko) 반도체소자의 콘택홀 형성방법
KR20040102984A (ko) 반도체소자의 미세 패턴 형성 방법
JPH06216068A (ja) フォトレジストパターンの形成方法
JPH11135399A (ja) Ｘ線マスクの製造方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee