KR101121354B1 - 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 - Google Patents
반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 Download PDFInfo
- Publication number
- KR101121354B1 KR101121354B1 KR1020077004318A KR20077004318A KR101121354B1 KR 101121354 B1 KR101121354 B1 KR 101121354B1 KR 1020077004318 A KR1020077004318 A KR 1020077004318A KR 20077004318 A KR20077004318 A KR 20077004318A KR 101121354 B1 KR101121354 B1 KR 101121354B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- structural
- critical dimension
- developing
- photoresist
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y35/00—Methods or apparatus for measurement or analysis of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Analytical Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
Claims (27)
- 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법으로서,a) 현상 수단을 사용하여 웨이퍼 상의 필름층 상부에 포토레지스트를 현상하는 단계로서, 상기 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이며, 웨이퍼가 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되는 것인 단계;b) 상기 a) 단계 이후, 에칭 수단을 사용하여 상기 웨이퍼 상의 필름층에 대하여 하나 이상의 에칭 단계를 수행하는 단계;c) 상기 b) 단계 이후, 광학 계측 수단을 사용하여 상기 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 단계;d) 상기 c) 단계에서 취득된 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 단계; 및e) 상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계를 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 1 항에 있어서,상기 a) 내지 e) 단계는 추가의 웨이퍼에 대해 반복되고, 상기 d) 단계에서 측정된 임계 치수가 받아들일 수 있는 기준 내로 균일한 경우 상기 e) 단계가 생략되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 1 항에 있어서,상기 e) 단계는,상기 d) 단계에서의 측정에 기초하여 웨이퍼 전역에 걸친 임계 치수 측정 프로파일을 산출하는 단계; 및상기 a) 단계 이후 상기 포토레지스트에 형성된 구조의 임계 치수 프로파일을 상기 산출된 프로파일의 반대로 생성하도록 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계를 포함하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 1 항에 있어서,상기 a) 단계 이후, 다른 광학 계측 수단을 사용하여 상기 포토레지스트에 형성된 구조의 임계 치수를 측정하는 단계를 더 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 4 항에 있어서,상기 다른 광학 계측 수단은 상기 현상 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 1 항에 있어서,상기 광학 계측 수단은 상기 에칭 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 1 항에 있어서,상기 광학 계측 수단은 상기 c) 단계에서 1 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 제 7 항에 있어서,상기 광학 계측 수단은 상기 c) 단계에서 0.2 또는 0.3 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 삭제
- 제 1 항에 있어서,상기 e) 단계에서 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것은,상기 웨이퍼 중앙 근처의 위치에서 측정된 구조 임계 치수가 상기 웨이퍼 가장자리 근처의 위치에서 측정된 구조 임계 치수보다 더 큰 경우, 상기 웨이퍼 중앙 근처의 핫 플레이트 구역의 온도 설정을 상기 웨이퍼 가장자리 근처의 핫 플레이트 구역의 온도 설정에 비하여 증가시키는 단계를 포함하는 것인 웨이퍼 상의 구조 임계 치수 제어 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법으로서,a) 코터 수단을 사용하여 웨이퍼 상의 필름층 상부에 포토레지스트를 코팅하는 단계;b) 스테퍼 수단을 사용하여 상기 포토레지스트를 빛에 노광시켜 상기 포토레지스트에 구조 패턴을 전사시키는 단계;c) 현상 수단을 사용하여 상기 포토레지스트를 현상하는 단계로서, 상기 포토레지스트 현상은 현상 온도 및 시간을 포함한 현상 수단 공정 변수의 함수이며, 웨이퍼가 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되는 것인 단계;d) 상기 c) 단계 이후, 에칭 수단을 사용하여 상기 웨이퍼 상의 필름층을 에칭하는 단계;e) 상기 d) 단계 이후, 광학 계측 수단을 사용하여 상기 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 단계;f) 상기 e) 단계에서 취득된 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 단계; 및g) 상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 하나 이상의 상기 현상 수단 공정 변수를 조정하는 단계를 포함하는 웨이퍼 상의 구조 임계 치수 제어 방법.
- 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 시스템으로서,상기 웨이퍼 상의 필름층 상부의 포토레지스트를 현상하는 현상 수단으로서, 상기 현상 수단은 하나 이상의 현상 수단 공정 변수에 의해 제어되는 것인, 상기 현상 수단;상기 현상 수단으로 상기 포토레지스트가 현상된 후, 상기 필름층을 에칭하는 에칭 수단;상기 에칭 수단으로 상기 필름층이 에칭된 후, 웨이퍼의 복수 위치에서 구조 회절 신호를 취득하는 제1 광학 계측 수단; 및상기 구조 회절 신호를 사용하여 구조 임계 치수를 결정하는 구조 임계 치수 결정 수단을 포함하고,상기 웨이퍼는 현상 수단에서 각각의 구역이 개별적인 온도 설정을 갖는 구역들을 포함하는 핫 플레이트에 의해 가열되며,상기 웨이퍼의 복수 위치에서 측정된 구조 임계 치수에 기초하여, 상기 핫 플레이트의 둘 이상의 구역에 대해 개별적으로 온도 설정하는 것을 포함하여 상기 하나 이상의 현상 수단 공정 변수가 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,추가의 웨이퍼가 상기 현상 수단 및 에칭 수단으로 처리되며, 상기 제1 광학 계측 수단에 의해 그 구조 회절 신호가 취득되고, 상기 구조 임계 치수 결정 수단에 의해 그 구조 임계 치수가 결정되고,웨이퍼에 대하여 상기 구조 임계 치수 결정 수단에 의해 결정된 임계 치수가 받아들일 수 있는 기준 내로 균일해질 때까지, 상기 하나 이상의 현상 수단 공정 변수가 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,상기 현상 수단에서 상기 포토레지스트에 형성된 구조의 임계 치수를 측정하는 제2 광학 계측 수단을 더 포함하는 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 19 항에 있어서,상기 제2 광학 계측 수단은 상기 현상 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,상기 제1 광학 계측 수단은 상기 에칭 수단에 통합되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,상기 제1 광학 계측 수단은 1 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 22 항에 있어서,상기 제1 광학 계측 수단은 0.2 또는 0.3 나노미터보다 적은 오차로써 구조 회절 신호를 취득하는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,상기 에칭 수단은 플라즈마 에칭 수단인 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 삭제
- 제 17 항에 있어서,상기 웨이퍼 중앙 근처의 위치에서 측정된 구조 임계 치수가 상기 웨이퍼 가장자리 근처의 위치에서 측정된 구조 임계 치수보다 더 큰 경우, 상기 웨이퍼 중앙 근처의 핫 플레이트 구역의 온도 설정은 상기 웨이퍼 가장자리 근처의 핫 플레이트 구역의 온도 설정에 비하여 증가되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
- 제 17 항에 있어서,상기 핫 플레이트의 둘 이상의 구역들의 온도 설정은, 현상 수단에서 포토레지스트에 형성된 구조의 임계 치수 프로파일을 상기 구조 임계 치수 결정 수단에 의해 결정된 웨이퍼 전역에 걸친 임계 치수 측정 프로파일의 반대로 생성하도록, 조정되는 것인 웨이퍼 상의 구조 임계 치수 제어 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/933,028 | 2004-09-01 | ||
US10/933,028 US7566181B2 (en) | 2004-09-01 | 2004-09-01 | Controlling critical dimensions of structures formed on a wafer in semiconductor processing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070048736A KR20070048736A (ko) | 2007-05-09 |
KR101121354B1 true KR101121354B1 (ko) | 2012-03-09 |
Family
ID=35943676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077004318A KR101121354B1 (ko) | 2004-09-01 | 2005-08-31 | 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7566181B2 (ko) |
JP (1) | JP2008512003A (ko) |
KR (1) | KR101121354B1 (ko) |
CN (1) | CN101432658B (ko) |
TW (1) | TWI276144B (ko) |
WO (1) | WO2006028951A2 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070239305A1 (en) * | 2006-03-28 | 2007-10-11 | Haoren Zhuang | Process control systems and methods |
US7869888B2 (en) * | 2006-05-31 | 2011-01-11 | Tokyo Electron Limited | Information processing apparatus, semiconductor manufacturing system, information processing method, and storage medium |
US20070292771A1 (en) * | 2006-06-20 | 2007-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask |
US7534627B2 (en) * | 2006-08-07 | 2009-05-19 | Sokudo Co., Ltd. | Methods and systems for controlling critical dimensions in track lithography tools |
KR100818388B1 (ko) * | 2006-08-31 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패턴 임계치수 제어 방법 |
US20080248412A1 (en) * | 2007-04-09 | 2008-10-09 | John Douglas Stuber | Supervisory etch cd control |
DE102007019122B3 (de) * | 2007-04-23 | 2008-06-26 | Texas Instruments Deutschland Gmbh | Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern |
US8930156B2 (en) * | 2008-07-21 | 2015-01-06 | Kla-Tencor Corporation | Metrology through use of feed forward feed sideways and measurement cell re-use |
US7845868B1 (en) * | 2009-09-09 | 2010-12-07 | Nanya Technology Corporation | Apparatus for semiconductor manufacturing process |
KR101073553B1 (ko) | 2010-03-09 | 2011-10-17 | 삼성모바일디스플레이주식회사 | 반도체 생산 공정에서 임계 치수 제어 방법 및 이를 지원하는 반도체 제조 라인 |
JP2012124309A (ja) * | 2010-12-08 | 2012-06-28 | Tokyo Electron Ltd | 現像方法、現像装置、およびこれを備える塗布現像処理システム |
US11262657B2 (en) * | 2019-07-15 | 2022-03-01 | Tokyo Electron Limited | System and method of planarization control using a cross-linkable material |
US11289387B2 (en) | 2020-07-31 | 2022-03-29 | Applied Materials, Inc. | Methods and apparatus for backside via reveal processing |
TWI803337B (zh) * | 2022-01-26 | 2023-05-21 | 南亞科技股份有限公司 | 臨界尺寸的測量方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114166A (ja) * | 1998-07-14 | 2000-04-21 | Nova Measuring Instruments Ltd | 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法 |
JP2002190446A (ja) * | 2000-09-28 | 2002-07-05 | Tokyo Electron Ltd | レジストパターン形成装置及びその方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046116A (en) * | 1997-11-19 | 2000-04-04 | Tegal Corporation | Method for minimizing the critical dimension growth of a feature on a semiconductor wafer |
JPH11274030A (ja) * | 1998-03-20 | 1999-10-08 | Hitachi Ltd | レジスト処理方法および装置ならびにレジスト塗布方法 |
US6196734B1 (en) * | 1999-10-05 | 2001-03-06 | Advanced Micro Devices | CD uniformity by active control of developer temperature |
US6746826B1 (en) * | 2000-07-25 | 2004-06-08 | Asml Holding N.V. | Method for an improved developing process in wafer photolithography |
US6943900B2 (en) * | 2000-09-15 | 2005-09-13 | Timbre Technologies, Inc. | Generation of a library of periodic grating diffraction signals |
US7075031B2 (en) * | 2000-10-25 | 2006-07-11 | Tokyo Electron Limited | Method of and structure for controlling electrode temperature |
JP3825277B2 (ja) * | 2001-05-25 | 2006-09-27 | 東京エレクトロン株式会社 | 加熱処理装置 |
US6561706B2 (en) * | 2001-06-28 | 2003-05-13 | Advanced Micro Devices, Inc. | Critical dimension monitoring from latent image |
US6785638B2 (en) * | 2001-08-06 | 2004-08-31 | Timbre Technologies, Inc. | Method and system of dynamic learning through a regression-based library generation process |
JP2003158056A (ja) * | 2001-11-21 | 2003-05-30 | Tokyo Electron Ltd | パターン形成システム |
JP4030787B2 (ja) * | 2002-03-04 | 2008-01-09 | 東京エレクトロン株式会社 | 基板加熱方法、基板加熱装置及び塗布、現像装置 |
US7330279B2 (en) * | 2002-07-25 | 2008-02-12 | Timbre Technologies, Inc. | Model and parameter selection for optical metrology |
US6770852B1 (en) * | 2003-02-27 | 2004-08-03 | Lam Research Corporation | Critical dimension variation compensation across a wafer by means of local wafer temperature control |
US20040173311A1 (en) * | 2003-03-04 | 2004-09-09 | Tomoyoshi Ichimaru | Plasma processing apparatus and method |
US20040267397A1 (en) * | 2003-06-27 | 2004-12-30 | Srinivas Doddi | Optical metrology of structures formed on semiconductor wafer using machine learning systems |
US7415312B2 (en) * | 2004-05-25 | 2008-08-19 | Barnett Jr James R | Process module tuning |
US7356380B2 (en) * | 2004-12-30 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process control method |
-
2004
- 2004-09-01 US US10/933,028 patent/US7566181B2/en active Active
-
2005
- 2005-08-18 TW TW094128196A patent/TWI276144B/zh active
- 2005-08-31 WO PCT/US2005/031254 patent/WO2006028951A2/en active Application Filing
- 2005-08-31 JP JP2007530382A patent/JP2008512003A/ja active Pending
- 2005-08-31 CN CN2005800290978A patent/CN101432658B/zh active Active
- 2005-08-31 KR KR1020077004318A patent/KR101121354B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114166A (ja) * | 1998-07-14 | 2000-04-21 | Nova Measuring Instruments Ltd | 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法 |
JP2002190446A (ja) * | 2000-09-28 | 2002-07-05 | Tokyo Electron Ltd | レジストパターン形成装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI276144B (en) | 2007-03-11 |
TW200618046A (en) | 2006-06-01 |
US7566181B2 (en) | 2009-07-28 |
CN101432658B (zh) | 2011-11-30 |
WO2006028951A2 (en) | 2006-03-16 |
CN101432658A (zh) | 2009-05-13 |
WO2006028951A3 (en) | 2009-04-30 |
JP2008512003A (ja) | 2008-04-17 |
KR20070048736A (ko) | 2007-05-09 |
US20060046166A1 (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101121354B1 (ko) | 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계 치수를 제어하는 방법 및 시스템 | |
KR100741408B1 (ko) | 동적 임계치수 제어를 위한 일체형 광측정 및 리소그라피공정 트랙 | |
US8980651B2 (en) | Overlay measurement for a double patterning | |
US6767680B2 (en) | Semiconductor structure and method for determining critical dimensions and overlay error | |
JP5610664B2 (ja) | レジストがコーティングされたウエハの熱処理をインラインで監視及び制御する方法 | |
CN108700826B (zh) | 控制图案化工艺的方法、光刻设备、量测设备光刻单元和相关联的计算机程序 | |
KR100844809B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 | |
JP2004118194A (ja) | マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc | |
KR101404382B1 (ko) | 레지스트 코팅 웨이퍼의 열처리 방법 | |
JP4127664B2 (ja) | 現像処理装置の調整方法 | |
KR102379329B1 (ko) | 피쳐의 위치를 결정하는 방법 | |
US6255125B1 (en) | Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer | |
US7751025B2 (en) | Scatterometric method of monitoring hot plate temperature and facilitating critical dimension control | |
US6780550B2 (en) | Single pass lithography overlay technique | |
US20090023101A1 (en) | Lithography track systems and methods for electronic device manufacturing | |
TW201835677A (zh) | 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置 | |
JP2007318181A (ja) | 現像処理装置の調整方法及び半導体装置の製造方法 | |
KR100252762B1 (ko) | 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180202 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190130 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200205 Year of fee payment: 9 |