KR100520538B1 - 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액 - Google Patents

반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액 Download PDF

Info

Publication number
KR100520538B1
KR100520538B1 KR10-2003-0006460A KR20030006460A KR100520538B1 KR 100520538 B1 KR100520538 B1 KR 100520538B1 KR 20030006460 A KR20030006460 A KR 20030006460A KR 100520538 B1 KR100520538 B1 KR 100520538B1
Authority
KR
South Korea
Prior art keywords
chemical solution
silicon
acid
profile
source
Prior art date
Application number
KR10-2003-0006460A
Other languages
English (en)
Other versions
KR20040069904A (ko
Inventor
나유석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0006460A priority Critical patent/KR100520538B1/ko
Publication of KR20040069904A publication Critical patent/KR20040069904A/ko
Application granted granted Critical
Publication of KR100520538B1 publication Critical patent/KR100520538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자의 소스/드레인 접합 프로파일 검사에 사용되는 화학용액에 관한 것이다.
본 발명의 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용 화학용액은 HF(불산):HNO3(질산):CH3COOH(초산):HO(CH2)2OH(에틸렌글리콜):Cr2O3(크롬산)으로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용 화학용액은 이온 주입된 실리콘 영역만을 선택적으로 제거해 본래의 소스/드레인 접합 프로파일의 형태가 명확히 나타나도록 해줌으로써 신속하고 정확한 소스/드레인 접합 프로파일의 불량 분석을 가능하게 하는 효과가 있다.

Description

반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용 화학용액{Silicon de-processing chemical for junction profile inspection}
본 발명은 반도체 소자의 소스/드레인 접합 프로파일(Junction profile) 검사를 위한 화학용액에 관한 것으로, 보다 자세하게는 반도체 소자의 소스/드레인 접합 프로파일에서 발생하는 결함을 분석함에 있어, 이온 주입된 실리콘만을 선택적으로 제거해 본래의 접합 프로파일의 형태를 명확하게 나타나도록 해주는 화학용액에 관한 것이다.
통상적인 HSG(Hemispherical Grain)를 적용한 커패시터를 갖는 반도체 소자는 실리콘 기판의 액티브 영역이 필드 영역의 아이솔레이션층에 의해 아이솔레이션되고, 액티브 영역의 실리콘 기판 상에 게이트 산화막이 형성되고 게이트 산화막의 일부 영역 상에 게이트 전극이 형성되며 액티브 영역 내에 게이트 전극을 사이에 두고 소스와 드레인이 형성된다. 일반적으로 반도체 기판의 액티브 영역에서 소스/드레인은 실리콘에 불순물 이온을 주입함으로써 접합 프로파일을 형성한다.
한편 반도체 소자의 디자인-룰 축소에 따른 트랜지스터의 쇼트-채널 효과(short channel effect) 및 펀치쓰루(punchthrough)에 대한 마진 확보를 위하여 소스/드레인 영역의 접합 깊이(junction depth)를 얕게 형성하면서 동시에 소스/드레인 영역의 기생 저항, 예컨대 면 저항(sheet resistance) 및 콘택 저항을 감소시켜야 한다. 이에 따라, 게이트 및 소스/드레인 영역의 표면에 선택적으로 실리사이드를 형성함으로써 게이트의 비저항 및 소스/드레인 영역의 면 저항과 콘택 저항을 감소시킬 수 있는 살리사이드(Self-aligned silicide; salicide) 공정이 개발되어 이용되고 있다.
이처럼 소스/드레인의 얕은 접합(shallow junction)화가 요구되면서 불순물 이온 주입에 의해 형성되는 접합 프로파일의 조사 및 평가가 중요시되고 있고, 이에 더하여 소스/드레인 접합 프로파일의 구성에서 발생하는 결함에 대한 관심 또한 높아지고 있으나 그러한 소스/드레인 접합 프로파일의 분석에는 항상 어려움이 뒤따른다.
소스/드레인 접합 프로파일을 분석하기 위한 한 방법으로 p형 실리콘 기판에 n+ 불순물을 주입 확산시켜 형성한 n+-p 접합을 가진 시편에서 n+ 지역을 질산과 불산이 혼합된 화학용액으로 착색시켜 상기 착색된 시편을 TEM(투과전자현미경)으로 분석하는 방법에 대한 특허가 등록되어 있다(대한민국 특허 제0125288호).
한편 화학용액을 이용한 일반적인 반도체 소자의 접합 프로파일 분석 방법에서는 단면 시편을 제작한 후에 제작된 시편을 전자현미경으로 관측하게 된다. 이러한 단면 시편을 제작할 때는 화학용액 내에 시편을 침지하여야 하는데 이때 주입된 이온의 정도에 따라 선택적으로 실리콘의 표면을 제거하는 것이 매우 중요하다.
종래의 이온 주입 실리콘 제거용 표준 화학용액으로는 [1 HF(불산) + (7∼8) HNO3(질산) + (9∼10) CH3COOH(초산)]을 사용하였다. 이때 분석하고자 하는 시편은 상기 표준용액에 실온에서 약 3∼4초간 침지된다. 그러나 이러한 표준용액을 사용하면 화학용액의 화학적 조성의 차이에 의해 본래의 접합 프로파일이 나타나지 않는 경향이 있어 불량 분석에 혼란을 유발하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 이온 주입된 실리콘만을 선택적으로 제거하여 접합 프로파일의 본래 형태가 명확하게 나타나도록 해줌으로써 접합 프로파일을 신속하고 정확하게 관찰할 수 있도록 하는 화학용액을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 HF(불산):HNO3(질산):CH3COOH(초산):HO(CH2)2OH(에틸렌글리콜):H2CrO4(크롬산)으로 이루어진 반도체 소자의 소스/드레인 접합 프로파일 검사를 위한 실리콘 제거용 화학용액에 의해 달성된다. 본 발명의 상기 화학용액의 구성비는 바람직하게는 [1HF+15HNO3+20CH3COOH+5HO(CH2)2OH+0.5H2CrO4]으로 구성될 수 있다. 일 예로서, 만약 0.5몰의 HF가 혼합된 혼합물을 사용하는 경우, 본 발명의 실리콘 제거용 화학용액의 조성은 [0.5HF+7.5HNO3+10CH3COOH+2.5HO(CH2)2OH+0.25H2CrO4]가 된다. 또한 2몰의 HF가 혼합된 혼합물을 사용하는 경우, 본 발명의 실리콘 제거용 화학용액의 조성은 [2HF+3HNO3+40CH3COOH+10HO(CH2)2OH+1H2CrO4]가 된다.본 발명에서는 반도체 소자의 소스/드레인 접합 프로파일 검사를 위한 단면 시편을 상기 화학용액에 소정의 온도에서 소정의 시간 동안 침지시키되, 바람직하게는 실온에서 7~12초간 침지 시킨다. 이때 상기 화학용액의 구성 성분 중에서 질산과 크롬산은 이온 주입된 실리콘을 산화시켜 SiO2를 형성하는 역할을 하고, 불산은 상기 형성된 SiO2를 용해시키는 역할을 하며, 초산은 상기 SiO2의 용해과정에서 생성되는 H2O에 의해 식각속도가 저하되는 것을 막기 위해 H+이온을 지속적으로 공급해 주는 역할을 한다. 또한, 에틸렌글리콜은 실리콘 기판의 표면에 얇은 막을 형성하여 상기 산화 및 용해 과정에서 발생할 수 있는 실리콘 기판의 손상을 방지하는 역할을 한다. 여기서 종래 기술에서 이온 주입된 실리콘을 산화시키는데 사용되던 질산에 적은 양의 크롬산을 첨가함으로써 이온 주입된 실리콘의 산화 속도를 증가시키는 역할을 하여 신속한 산화 및 이의 용해가 가능하게 한다.
삭제
삭제
이하 도면을 참조하여 본 발명에 대하여 상세히 설명한다.먼저, 도 1은 실리콘 기판(1) 위의 절연막 스페이서(5) 사이에 게이트 산화막(6)과 게이트 전극(7)이 적층돼 있고 게이트 전극을 사이에 두고 소스(3)와 드레인(2)이 형성돼 있으며 상기 소스와 드레인 영역의 표면에 실리사이드층(4)이 형성돼 있는 모습을 도시한 단면도이다. 다음 도 2는 분석하고자 하는 시편을 상기 화학용액에 실온에서 7∼12초간 침지시킨 후의 상태를 도시한 것이다. 도 2에서 표시된 것처럼 상기 화학용액이 이온 주입된 실리콘만을 선택적으로 제거해 줌으로써 소스/드레인 접합 프로파일의 형태가 명확하게 나타나게 된다.
삭제
도 3 내지 도 4는 본 발명의 일 실시 예에 따른 전자현미경 사진을 도시한 것이다. 도 3은 본 발명의 상기 화학용액에 시편을 7초 동안 침지시킨 후의 상태를 전자현미경으로 관찰한 것이다. 도 4는 본 발명의 상기 화학용액에 시편을 12초 동안 침지시킨 후의 상태를 전자현미경으로 관찰한 것이다. 도 3과 도 4에서 접합 프로파일이 명확하게 드러나 있음을 알 수 있다.
따라서, 본 발명의 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용 화학용액은 이온 주입된 실리콘 영역만을 선택적으로 빠르게 제거해 본래의 소스/드레인 접합 프로파일의 형태가 변화되지 않고 나타나게 함으로써 신속하고 정확한 소스/드레인 접합 프로파일의 불량 분석을 가능하게 하는 효과가 있다.
도 1은 반도체 소자 트랜지스터의 단면도.
도 2는 본 발명의 일 실시 예에 따른 반도체 소자 트랜지스터의 단면도.
도 3 내지 도 4는 본 발명의 일 실시 예에 따른 전자현미경 사진.
<도면의 주요부분에 대한 부호의 설명>
1: 실리콘 기판 2: 드레인
3: 소스 4: 실리사이드층
5: 절연막 스페이서 6: 게이트 산화막
7: 게이트 전극

Claims (4)

  1. 반도체 소자의 접합 프로팔일 검사를 위한 실리콘 제거용 화학용액에 있어서,
    HF(불산):HNO3(질산):CH3COOH(초산):HO(CH2)2OH(에틸렌글리콜):H2CrO4(크롬산)로 이루어짐을 특징으로 하는 실리콘 제거용 화학용액.
  2. 제 1항에 있어서,
    상기 화학용액의 불산:질산:초산:에틸렌글리콜:크롬산의 몰수 비는 1:15:20:5:0.5인 것을 특징으로 하는 실리콘 제거용 화학용액.
  3. 제 2항에 있어서,
    상기 화학용액의 불산:질산:초산:에틸렌글리콜:크롬산의 몰수 비는 -5%∼+5%의 가변 범위를 가지는 것을 특징으로 하는 실리콘 제거용 화학용액
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 화학용액은 분석하고자 하는 시편을 상온에서 7∼12 초간 침지시키는 것을 특징으로 하는 실리콘 제거용 화학용액.
KR10-2003-0006460A 2003-01-30 2003-01-30 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액 KR100520538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006460A KR100520538B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006460A KR100520538B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액

Publications (2)

Publication Number Publication Date
KR20040069904A KR20040069904A (ko) 2004-08-06
KR100520538B1 true KR100520538B1 (ko) 2005-10-11

Family

ID=37358559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0006460A KR100520538B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액

Country Status (1)

Country Link
KR (1) KR100520538B1 (ko)

Also Published As

Publication number Publication date
KR20040069904A (ko) 2004-08-06

Similar Documents

Publication Publication Date Title
US5827747A (en) Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
US7338910B2 (en) Method of fabricating semiconductor devices and method of removing a spacer
CN1547766A (zh) 使用高k值电介质的改进硅化物工艺
US20030113941A1 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
CN105092619A (zh) 一种芯片失效分析方法
KR100520538B1 (ko) 반도체 소자의 접합 프로파일 검사를 위한 실리콘 제거용화학용액
US7393787B2 (en) Formation of nitrogen containing dielectric layers having a uniform nitrogen distribution therein using a high temperature chemical treatment
JP2004349377A (ja) 半導体装置及びその製造方法
US6482748B1 (en) Poly gate silicide inspection by back end etching
US7745236B2 (en) Floating gate process methodology
DE112013001289T5 (de) Verfahren zum Testen einer Halbleiter-auf-lsolator-Struktur und Anwenden des Tests auf das Herstellungsverfahren einer solchen Struktur
US5827784A (en) Method for improving contact openings during the manufacture of an integrated circuit
CN101620998A (zh) 形成半导体器件中的硅化物的方法
US6689698B2 (en) Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion
US6955931B1 (en) Method for detecting silicide encroachment of a gate electrode in a semiconductor arrangement
US6573188B1 (en) End point detection method for forming a patterned silicon layer
KR100588890B1 (ko) 반도체 소자의 다결정실리콘 제거를 위한 화학용액
US6313480B1 (en) Structure and method for evaluating an integrated electronic device
CN106960817B (zh) 一种半导体器件以及制备方法、电子装置
KR20060076103A (ko) 반도체 소자의 접합 프로파일 검사를 위한 스테인 처리액및 스테인 처리법
KR100791696B1 (ko) 반도체 소자의 프로파일 모니터링 방법
JPH04162537A (ja) 薄膜トランジスタの製造方法
US20040180482A1 (en) Semiconductor device and manufacturing method thereof
JP2004228528A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee