CN105092619A

CN105092619A - 一种芯片失效分析方法

Info

Publication number: CN105092619A
Application number: CN201410216695.7A
Authority: CN
Inventors: 殷原梓; 高保林; 张菲菲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-05-21
Filing date: 2014-05-21
Publication date: 2015-11-25
Anticipated expiration: 2034-05-21
Also published as: CN105092619B

Abstract

本发明提供一种芯片失效分析方法，通过研磨去除介质层，采用干法刻蚀去除镍硅化层以后，选用加热的强碱溶液腐蚀掺杂多晶硅层，由于强碱具有较强的腐蚀选择比，比较容易腐蚀掉N型掺杂的多晶硅区域，而对P型掺杂的多晶硅区域几乎没有影响，如果芯片中存在N型掺杂离子扩散到P型掺杂多晶硅区域的扩散缺陷，扩散缺陷就会被强碱腐蚀掉，在原本应该保留下来的P型掺杂多晶硅区域就会出现侵蚀小坑，根据P型掺杂区域内是否形成有侵蚀小坑就可以判断芯片中是否存在有扩散缺陷。该分析方法操作简单，成功率较高，可以快速准确地检测到芯片中存在的扩散缺陷，进而能够及时准确的找到芯片失效的原因。

Description

一种芯片失效分析方法

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种芯片失效分析方法。

背景技术

目前，SRAM(StaticRandomAccessMmemory，静态随机存储器)结构中每个字节通常包含有6个晶体管：4个NMOS(N-Mental-Oxide-Semiconductor，N型金属-氧化物-半导体)晶体管和2个PMOS(P-Mental-Oxide-Semiconductor，P型金属-氧化物-半导体)晶体管。SRAM结构中的多晶硅层被分割成若干个相互独立的区域，为了实现共反相门功能，SRAM中存在有PMOS的有源区与相邻的NMOS的有源区位于同一多晶硅层区域的结构，每个字节中包含有两个上述结构。

在NMOS和PMOS的制备过程中，为了平衡N型掺杂离子和P型掺杂离子的比例，通常会对NMOS多晶硅区域进行一道预掺杂的工艺，而后分别在NMOS和PMOS对应区域多晶硅层中的LDD(LightlyDopedDrain，轻掺杂漏区)和S/D(Source/Drain，源漏区)进行离子注入，而一旦离子注入出现偏差或后续的退火工艺温度不稳定，N型掺杂离子就会通过多晶硅层向P型多晶硅区域扩散，进而形成缺陷，如图1a和图1b，其中图1a为具有扩散缺陷的失效芯片的俯视图，图1b为图1a沿AA’方向的截面图。由图1b可知，掺杂多晶硅层13位于被浅沟槽隔离结构11隔离成若干个有源区12的衬底10上，被分割成若干个N型掺杂多晶硅区域131、N型掺杂多晶硅区域131和P型掺杂多晶硅区域132共享的多晶硅区域133，在掺杂多晶硅层13上形成有镍硅化层14，所述镍硅化层14上方有含有接触孔16的介质层15，在N型掺杂多晶硅区域131和P型掺杂多晶硅区域132共享的多晶硅区域133，存在有掺杂缺陷17。需要说明的是，为了很好的显示出芯片的结构，图1a中的镍硅化层和介质层并未示出。这种扩散缺陷在工艺中非常常见，特别是对缩减器件而言，在诸如55nm、45nm、32nm和28nm等先进的节点工艺中尤为突出。

当PMOS中存在该扩散缺陷的时候，其阈值电压Vt就会增加，而饱和电流Idsat则会减小，进而导致缺陷所在字节的失效。而目前，采用传统的测试分析手段均不能准确地检测到该类缺陷的存在，例如，使用SEM平面样品检测的方法，并不能发现该扩散缺陷；使用FIB截面检测，也不能检测到该扩散缺陷；使用TEM高分辨率分析，找不到相应的晶粒缺陷；而使用EDX图谱分析时，又由于扩散缺陷区域的扩散浓度太小而不能确定其存在。由此可知，现有技术采用的方法成功率很低，不能得到准确的数据。

鉴于此，寻找一种新的失效分析方法以解决上述技术问题非常必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片失效分析方法，用于解决现有技术中由于芯片中位于同一多晶硅区域的P型掺杂和N型掺杂存在扩散缺陷，而现有技术方法在分析过程中成功率很低，不能得到准确的数据，检测不到所述扩散缺陷，进而不能及时准确的找到芯片失效的原因的问题。

为实现上述目的及其他相关目的，本发明提供一种芯片失效分析方法，所述芯片失效分析方法至少包括以下步骤：

1)提供一待分析测试的样品，所述样品包括：衬底、位于所述衬底内的浅沟槽隔离结构、位于所述衬底内、被所述浅沟槽隔离结构隔离成的有源区、位于所述衬底上的掺杂多晶硅层，所述掺杂多晶硅层被分割成若干个N型掺杂多晶硅区域、N型掺杂多晶硅区域和P型掺杂多晶硅区域共享的多晶硅区域、位于所述掺杂多晶硅层上的镍硅化层、位于所述镍硅化层上的含有接触孔的介质层；

2)将所述样品进行研磨以去除所述含有接触孔的介质层；

3)去除所述镍硅化层；

4)使用强碱溶液腐蚀所述掺杂多晶硅层；刻蚀掉所述N型掺杂多晶硅区域和P型掺杂多晶硅区域共享的多晶硅区域中的N型掺杂区域；

5)将步骤4)之后得到的样品进行SEM观察，根据在所述N型掺杂多晶硅区域和P型掺杂多晶硅区域共享的多晶硅区域中的P型掺杂区域内是否形成有侵蚀小坑判断是否有扩散缺陷。

优选地，步骤3)中采用干法刻蚀工艺去除所述镍硅化层，刻蚀时间为0.5～1.5分钟；刻蚀所用气体为CHF₃和Ar，所述CHF₃和Ar的体积比为2:3；干法刻蚀过程中电离刻蚀气体形成电浆的功率为90～110W。

优选地，在步骤3)之后，步骤4)之前还包括一对步骤3)之后得到的样品进行超声波清洗的步骤。

优选地，对所述步骤3)之后得到的样品进行超声波清洗的时间为0.5～2分钟。

优选地，步骤4)中所述强碱溶液为NaOH溶液或KOH溶液。

优选地，步骤4)中所述强碱溶液为加热至80～100℃的NaOH溶液或KOH溶液。

优选地，步骤4)中使用强碱溶液腐蚀所述掺杂多晶硅层的时间为1.5～3分钟。

如上所述，本发明的芯片失效分析方法，具有以下有益效果：通过研磨去除介质层，采用干法刻蚀去除镍硅化层以后，选用加热的强碱溶液腐蚀掺杂多晶硅层，由于强碱具有较强的腐蚀选择比，比较容易腐蚀掉N型掺杂的多晶硅区域，而对P型掺杂的多晶硅区域几乎没有影响，如果芯片中存在N型掺杂离子扩散到P型掺杂多晶硅区域的扩散缺陷，扩散缺陷就会被强碱腐蚀掉，在原本应该保留下来的P型掺杂多晶硅区域就会出现侵蚀小坑，根据P型掺杂区域内是否形成有侵蚀小坑就可以判断芯片中是否存在有扩散缺陷。该分析方法操作简单，可以快速准确地检测到芯片中存在的扩散缺陷，成功率较高，进而能够及时准确的找到芯片失效的原因。

附图说明

图1a显示为现有技术中的具有扩散缺陷的失效芯片的俯视图。

图1b显示为图1a沿AA’方向的截面图。

图2显示为本发明的芯片失效分析方法的流程图

图3a-3d显示为本发明的芯片失效分析方法在各步骤中的结构示意图。

图3e显示为本发明的芯片失效分析方法的具有扩散缺陷的失效芯片的SEM示意图。

元件标号说明

10、20衬底

11、21浅沟槽隔离结构

12、22有源区

13、23掺杂多晶硅层

131、231N型掺杂多晶硅区域

132、232P型掺杂多晶硅区域

133、233N型掺杂多晶硅区域和P型掺杂多晶硅区域共享的多晶硅区域

14、24镍硅化层

15、25介质层

16、26接触孔

17、27扩散缺陷

28侵蚀小坑

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图3e，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2至图3e所示，本发明提供一种芯片失效分析方法，所述方法至少包括：

1)提供一待分析测试的样品，所述样品包括：衬底20、位于所述衬底20内的浅沟槽隔离结构21、位于所述衬底20内、被所述浅沟槽隔离结构21隔离成的有源区22、位于所述衬底20上的掺杂多晶硅层23，所述掺杂多晶硅层23被分割成若干个N型掺杂多晶硅区域231、N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233、位于所述掺杂多晶硅层23上的镍硅化层24、位于所述镍硅化层24上的含有接触孔26的介质层25；

2)将所述样品进行研磨以去除所述含有接触孔26的介质层25；

3)去除所述镍硅化层24；

4)使用强碱溶液腐蚀所述掺杂多晶硅层23；所述强碱溶液刻蚀掉所述N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233中的N型掺杂区域231，而又不损伤P型掺杂多晶硅区域232；

5)将步骤4)之后得到的样品进行SEM观察，根据在所述N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233中的P型掺杂区域232内是否形成有侵蚀小坑28判断是否有扩散缺陷27。

在步骤1)中，请参阅图2的S1步骤及图3a，提供一待分析测试的样品，所述样品包括：衬底20、位于所述衬底20内的浅沟槽隔离结构21、位于所述衬底20内、被所述浅沟槽隔离结构21隔离成的有源区22、位于所述衬底21上的掺杂多晶硅层23，所述掺杂多晶硅层23被分割成若干个N型掺杂多晶硅区域231、N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233、位于所述掺杂多晶硅层23上的镍硅化层24、位于所述镍硅化层24上的含有接触孔26的介质层25。

具体的，所述样品可以是整片芯片，也可以是芯片的一部分。所述样品中，存在至少一个位于N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233内的掺杂缺陷27。

在步骤2)中，请参阅图2的S2步骤及图3b，将所述样品进行研磨以去除所述含有接触孔26的介质层25。具体的，对所述样品进行的研磨为正面研磨，即从最上层的介质层25向衬底20的方向进行研磨。

具体的，所述研磨的方式可以为机械研磨，也可以是人工研磨。由于介质层25的厚度较小，为了便于控制，优选地，本实施例中采用人工研磨。

具体的，研磨的时候选用钻石砂纸进行研磨，且所述钻石砂纸是从大号到小号选用，即先选用大号钻石砂纸再用小号钻石砂纸，这样有利于控制研磨的厚度。

具体的，所述钻石砂纸是从表面粗糙度较大到粗糙度较小选用，这样是研磨的表面比较平滑而且可以防过研磨。

需要说明的是，由于镍硅化层24相较于掺杂多晶硅层23来说硬度要大很多，因此，本发明中研磨截止层为硬度较大的镍硅化层24，而不是掺杂多晶硅层23，这就使得研磨工艺可控性比较强，能够准确的掌握研磨的截止点。

在步骤3)中，请参阅图2的S3步骤及图3c，去除所述镍硅化层24。具体的，采用干法刻蚀工艺去除所述镍硅化层24。

由于硅可以被F离子氧化，而镍可以被Ar刻蚀掉，故本实施例中，优选地，干法刻蚀工艺中使用的刻蚀气体为CHF₃和Ar，所述CHF₃和Ar的体积比为2:3。

具体的，干法刻蚀去除所述镍硅化层24的过程中，电离所述刻蚀气体形成的电浆的功率为90～110W，刻蚀的时间为0.5～1.5分钟，优选地，本实施例中，刻蚀的时间为1分钟。

需要说明的是，在采用干法刻蚀工艺去除镍硅化层24以后，在样品的表面(即掺杂多晶硅层23表面)会残留一些杂质，为了进一步更好的去除掺杂多晶硅层23表面残留的杂质，可以在步骤4)之前还可以包括一对步骤3)之后得到的样品进行超声波清洗的步骤。

具体的，对所述步骤3)之后得到的样品进行超声波清洗的时间为0.5～2分钟，优选地，本实施例中，进行超声波清洗的时间为1分钟。

在干法刻蚀工艺中使用CHF₃和Ar作为刻蚀气体，可以根据硅可以被F离子氧化，而镍可以被Ar刻蚀掉这一特性，分别将镍硅化层中的硅和镍彻底刻蚀掉。

在步骤3)之后增设对步骤3)之后得到的样品进行超声波清洗的步骤，使得样品表面更加清洁，这就有利于后续步骤中，可以将多晶硅层23完全的腐蚀掉。

在步骤4)中，请参阅图2的S4步骤及图3d，使使用强碱溶液腐蚀所述掺杂多晶硅层23；所述强碱溶液刻蚀掉所述N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233中的N型掺杂区域231，而又不损伤P型掺杂多晶硅区域232。优选地，本实施例中所述强碱溶液可以为NaOH溶液，也可以为KOH溶液。为了提高腐蚀效果，需要预先对腐蚀溶液进行加热处理，优选地，本实施例中所述的强碱溶液为加热至80～100℃的NaOH溶液或KOH溶液。具体的操作过程为：首先将NaOH溶液或KOH溶液放在容器中置于加热装置上加热至80～100℃，然后将步骤3)之后得到的样品浸泡在加热好的NaOH溶液或KOH溶液中，经过一段时间取出即可。

优选地，步骤4)中所述使用强碱溶液腐蚀所述掺杂多晶硅层的时间为1.5～3分钟。

由于使用的腐蚀去除掺杂多晶硅层23的强碱溶液具有较强的腐蚀选择性，其为腐蚀N型掺杂多晶硅而又不损伤P型掺杂多晶硅的溶液，所以在腐蚀掺杂多晶硅层23的时候，如果N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233内存在N型掺杂离子扩散到P型掺杂多晶硅区域的扩散缺陷27，扩散缺陷27就会被强碱溶液腐蚀掉，在N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233内，原本应该存在P型掺杂的区域出现侵蚀小坑28。

在步骤5)中，请参阅图2的S5步骤，将步骤4)之后得到的样品进行SEM观察，根据在所述N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233中的P型掺杂区域232内是否形成有侵蚀小坑28判断是否有扩散缺陷27。如果需要观察的样品存在扩散缺陷27，用SEM观察的时候，可以在N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233内，原本应该存在P型掺杂的区域发现侵蚀小坑28，根据侵蚀小坑28就可以准确的判断样品是否存在扩散缺陷失效现象。如图3e所示，在N型掺杂多晶硅区域231和P型掺杂多晶硅区域232共享的多晶硅区域233中，其中的N型掺杂多晶硅区域231已经被强酸完全侵蚀掉，同时，在原本应该存在P型掺杂的多晶硅区域被侵蚀出有一个侵蚀小坑28，由此可以判断，在该点存在有由于N型掺杂扩散至P型掺杂多晶硅区域232内而形成的扩散缺陷。

需要说明的是，所述芯片失效分析方法在其他技术节点，如55nm技术节点、45nm技术节点、32nm技术节点和28nm技术节点中同样适用。

综上所述，本发明提供一种芯片失效分析方法，通过研磨去除介质层，采用干法刻蚀去除镍硅化层以后，选用加热的强碱溶液腐蚀掺杂多晶硅层，由于强碱具有较强的腐蚀选择比，比较容易腐蚀掉N型掺杂的多晶硅区域，而对P型掺杂的多晶硅区域几乎没有影响，如果芯片中存在N型掺杂离子扩散到P型掺杂多晶硅区域的扩散缺陷，扩散缺陷就会被强碱腐蚀掉，在原本应该保留下来的P型掺杂多晶硅区域就会出现侵蚀小坑，根据P型掺杂区域内是否形成有侵蚀小坑就可以判断芯片中是否存在有扩散缺陷。该分析方法操作简单，可以快速准确地检测到芯片中存在的扩散缺陷，成功率较高，进而能够及时准确的找到芯片失效的原因。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种芯片失效分析方法，其特征在于，至少包括以下步骤：

2)将所述样品进行研磨以去除所述含有接触孔的介质层；

3)去除所述镍硅化层；

4)使用强碱溶液腐蚀所述掺杂多晶硅层；所述强碱溶液刻蚀掉所述N型掺杂多晶硅区域和P型掺杂多晶硅区域共享的多晶硅区域中的N型掺杂区域，而又不损伤P型掺杂多晶硅区域；

2.根据权利要求1所述的芯片失效分析方法，其特征在于：步骤3)中采用干法刻蚀工艺去除所述镍硅化层，刻蚀时间为0.5～1.5分钟；刻蚀所用气体为CHF₃和Ar，所述CHF₃和Ar的体积比为2:3；干法刻蚀过程中电离刻蚀气体形成电浆的功率为90～110W。

3.根据权利要求1所述的芯片失效分析方法，其特征在于：在步骤3)之后，步骤4)之前还包括一对步骤3)之后得到的样品进行超声波清洗的步骤。

4.根据权利要求3所述的芯片失效分析方法，其特征在于：对所述步骤3)之后得到的样品进行超声波清洗的时间为0.5～2分钟。

5.根据权利要求1所述的芯片失效分析方法，其特征在于：步骤4)中所述强碱溶液为NaOH溶液或KOH溶液。

6.根据权利要求5所述的芯片失效分析方法，其特征在于：步骤4)中所述强碱溶液为加热至80～100℃的NaOH溶液或KOH溶液。

7.根据权利要求1所述的芯片失效分析方法，其特征在于：步骤4)中使用强碱溶液腐蚀所述掺杂多晶硅层的时间为1.5～3分钟。