KR100519535B1 - 데이터 센싱 회로 - Google Patents

데이터 센싱 회로 Download PDF

Info

Publication number
KR100519535B1
KR100519535B1 KR10-2000-0077704A KR20000077704A KR100519535B1 KR 100519535 B1 KR100519535 B1 KR 100519535B1 KR 20000077704 A KR20000077704 A KR 20000077704A KR 100519535 B1 KR100519535 B1 KR 100519535B1
Authority
KR
South Korea
Prior art keywords
memory cell
bit line
current
type mos
change
Prior art date
Application number
KR10-2000-0077704A
Other languages
English (en)
Other versions
KR20020048263A (ko
Inventor
오세은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0077704A priority Critical patent/KR100519535B1/ko
Publication of KR20020048263A publication Critical patent/KR20020048263A/ko
Application granted granted Critical
Publication of KR100519535B1 publication Critical patent/KR100519535B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 데이터 센싱 회로에 관한 것으로, 선택된 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량과 기준 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량을 감지 및 비교하기 위한 센스앰프와, 선택된 메모리 셀에 접속된 비트라인에 동작전원의 변화에 따른 보상 전류를 공급하기 위한 독출마진 보상회로를 포함하여 이루어진다.

Description

데이터 센싱 회로 {Data sensing circuit}
본 발명은 데이터 센싱 회로에 관한 것으로, 특히, 동작전원의 레벨이 변화되어도 안정된 독출 마진(Read margin)을 갖는 플래쉬 메모리 소자의 데이터 센싱 회로에 관한 것이다.
일반적으로 플래쉬 메모리 소자는 워드라인과 비트라인간에 다수의 메모리 셀이 매트릭스 방식으로 접속된 메모리 셀 어레이와, 메모리 셀 어레이의 각 메모리 셀에 정보를 저장하거나 저장된 정보를 독출하기 위한 여러 가지의 주변 회로로 이루어진다.
메모리 셀에 정보를 저장하기 위해서는 워드라인과 비트라인을 통해 해당 메모리 셀의 게이트와 드레인에 프로그램 바이어스 전압을 각각 인가하여 문턱전압이 일정 레벨 이상으로 상승되도록 하며, 저장된 정보를 독출하기 위해서는 워드라인과 비트라인을 통해 해당 메모리 셀의 게이트와 드레인에 독출 바이어스 전압을 각각 인가한 상태에서 비트라인을 통해 흐르는 전류의 량을 센싱 회로를 이용하여 감지한다.
이러한 데이터 센싱 회로는 메모리 셀의 비트라인을 통해 흐르는 전류의 량과 기준(Reference) 메모리 셀의 비트라인을 통해 흐르는 전류의 량이 센스앰프(Sense amplifier)를 통해 감지 및 비교되도록 구성되며, 센스앰프의 로드(Load) 전류의 비율은 1 : 1로 유지되도록 하여 동작전원의 변화에 의해 야기되는 전류의 변화(dIM 및 dIR)가 선택된 비트라인과 기준 비트라인의 로드들에 로드 전류의 비율 1 : 1로 영향을 미치도록 하므로써 동작전원의 변화에 따른 독출 마진의 변화가 발생되지 않도록 한다.
독출시 센스앰프가 높은 독출마진을 갖도록 하기 위해서는 기준 메모리 셀의 문턱전압이 프로그램된 메모리 셀이 가지는 문턱전압과 소거된 메모리 셀이 가지는 문턱전압의 중간 레벨로 유지되어야 한다.
그러나 이렇게 설정된 기준 메모리 셀의 문턱전압은 낮은 동작전원에서 비트라인 센싱에 필요한 셀 전류를 확보하기에는 높은 값이기 때문에 기준 메모리 셀의 문턱전압을 감소시켜 센싱에 필요한 셀 전류를 확보하는 대신 센스앰프의 로드 전류의 비율을 1 : N(N은 2 이상의 정수)으로 설정하게 되는데, 이 경우 로드 전류의 비율이 센싱하려는 전류(IM 및 IR)에 대해서만 적용되어야 하나, 동작전원의 변화에 의한 셀전류의 변화량(dIM 및 dIR)에도 영향을 미쳐 독출 마진이 감소된다. 도 3의 선(A)는 동작전원의 변화에 따른 게이트 전압의 변화로 인한 독출마진의 변화를 나타낸다.
따라서 본 발명은 센스앰프의 로드 전류의 비율의 차이에 의한 전류의 변화가 보상되도록 센싱하려는 전류에 대해서는 로드 전류의 비율이 1 : N으로 동작하게 하면서 동작전원의 변화에 의해 발생되는 전류의 변화량에 대해서는 로드 전류의 비율이 1 : 1로 동작하도록 하므로써 상기한 단점을 해소할 수 있는 데이터 센싱 회로를 제공하는 데 그 목적이 있다.
본 발명에 따른 데이터 센싱 회로는 선택된 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량과 기준 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량을 감지 및 비교하기 위한 센스앰프와, 선택된 메모리 셀에 접속된 비트라인에 동작전원의 변화에 따른 보상 전류를 공급하기 위한 독출마진 보상회로를 포함하여 이루어진다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 데이터 센싱 회로를 설명하기 위한 회로도이다.
비트라인(BL)에는 독출하고자 하는 메모리 셀(MC)이 접속되고, 비트라인(BLB)에는 기준 메모리 셀(RC)이 접속된다. 상기 비트라인(BL 및 BLB)과 메모리 셀(MC 및 RC)의 접속은 컬럼 어드레스 디코더(도시않됨)로부터 출력되는 어드레스 신호(YSEL 및 RSEL)에 의해 동작되는 스위칭 수단(S1 및 S2)을 통해 이루어진다.
또한, 상기 비트라인(BL)에는 동작전원(Vcc)의 변화에 따른 메모리 셀(MC)의 비트라인(BL)을 통해 흐르는 전류의 변화를 보상하기 위한 독출마진 보상회로(2)가 접속되는데, 상기 독출마진 보상회로(2)는 동작전원(Vcc)을 각각 공급받는 P형 MOS 트랜지스터(P0 및 P1)로 이루어진 전류미러(3)와, 상기 전류미러(3)의 제 1 출력인 노드(K1) 및 접지간에 접속된 메모리 셀(C)로 이루어지며, 상기 전류미러(3)의 제 2 출력인 제 2 노드(K2)는 상기 비트라인(BL)에 접속된다.
한편, 상기와 같이 이루어진 센싱 회로의 각 비트라인(BL 및 BLB)에는 바이어스 회로(3)에 의해 동작되는 N형 MOS 트랜지스터(N1 및 N2)가 직렬 접속되며, 상기 노드(K1) 및 메모리 셀(C)간에도 바이어스 회로(4)에 의해 동작되는 N형 MOS 트랜지스터(N3)가 직렬 접속된다.
상기 어드레스 신호(YSEL 및 RSEL)의 입력에 따라 상기 메모리 셀(MC 및 RC)이 상기 비트라인(BL 및 BLB)에 접속되면 상기 비트라인(BL 및 BLB)에 동작전원(Vcc)이 인가되는 한편, 메모리 셀(MC)과 기준 메모리 셀(RC)의 콘트롤 게이트에는 게이트 전압(VG)이 인가되는데, 이때, 상기 비트라인(BL 및 BLB)을 통해 흐르는 전류가 상기 센스앰프(1)에 의해 감지 및 비교된다.
상기와 같이 본 발명은 독출마진 보상회로(2)가 구비된 센싱 회로를 제공한다.
센싱하려는 전류 즉, 메모리 셀(MC)과 기준 메모리 셀(RC)을 통해 흐르는 전류(IM 및 IR)에 대해서는 로드 전류의 비율(즉, 상기 비트라인(BL 및 BLB)을 통하여 상기 메모리 셀(MC 및 RC)에 흐르는 전류들의 비율)이 1 : N으로 동작하면서 동작전원의 변화에 의해 발생되는 전류의 변화량(dIM 및 dIR)에 대해서는 로드 전류의 비율이 1 : 1로 동작하게 하기 위해서는 선택된 비트라인에 추가전류(I1)를 (N-1)/N*dIR만큼 공급하면 된다.
종래의 센싱 회로에서 동작전원의 변화가 발생될 경우 선택된 메모리 셀에 접속된 비트라인의 전류(IM)와 기준 메모리 셀에 접속된 비트라인의 전류(IR)는 각각 IM+dIM 및 IR+dIR이 되었다. 따라서 로드 전류의 비율이 1 : N인 경우 비트라인 전류(IM)와 비트라인 전류(IR)는 로드 전류의 비율을 1 : 1/N로, 전류의 변화량(dIM 및 dIR)도 로드 전류의 비율을 1 : 1/N로 발생시킨다.
그러나 본 발명은 독출마진 보상회로(2)에 의해 전류의 변화량(dIM 및 dIR)에 의해 발생되는 로드 전류의 비율이 1 : 1로 되도록 하여 (N-1)/N*dIR만큼의 추가 전류(I1)가 선택된 비트라인(BL)을 통해 흐르도록 한다.
상기 독출마진 보상회로(2)의 메모리 셀(C)을 통해 흐르는 전류가 전류의 변화량(dIR)과 같을 경우 상기 트랜지스터(P0)를 통해 흐르는 전류(I0)는 전류의 변화량(dIR)과 같아지므로 트랜지스터(P0)와 트랜지스터(P1)의 크기를 조절하면 추가 전류(I1)를 (N-1)/N*dIR로 설정할 수 있다.
여기서, 상기 트랜지스터(P0 및 P1)의 크기(폭: W0, W1, 길이: L0, L1)는 다음과 같이 결정된다.
전류(I1)=(N-1)/N*dIR이고, 전류(I0)=dIR이므로 I1/I0=(N-1)/N이 되고, 따라서 L0=L1이라 할 경우 W1/W0=(N-1)/N으로 결정된다.
또한, 상기 독출마진 보상회로(2)의 메모리 셀(C)을 통해 흐르는 전류가 전류의 변화량(dIR)이 되도록 하기 위해서는 메모리 셀(C)의 문턱전압(Vt)을 도 2와 같이 설정한다. 즉, 기준 메모리 셀(RC)과 전류(IR)만큼의 차를 갖도록 문턱전압(Vt)을 설정한다.
본 발명의 실시예에 따르면 상기 독출마진 보상회로(2)는 상기와 같이 동작전원(Vcc)과 센스앰프(1)의 입력단자 사이에 병렬로 연결되지만, 필요에 따라 상기 센스앰프(1)의 입력단자 및 메모리 셀(MC)사이에 병렬로 연결될 수 있다.
참고적으로, 도 3은 본 발명에 따른 센싱 회로를 이용하는 경우 독출시 독출마진이 일정하게 유지되는 효과를 도시하는데, 선(B)는 본 발명이 적용된 경우이며, 선(C) 및 선(D)는 각각 프로그램 검증시와 소거 검증시의 문턱전압을 도시한다.
상술한 바와 같이 본 발명은 센스앰프의 로드 전류의 비율의 차이에 의한 전류의 변화가 보상되도록 선택된 비트라인에 보상회로를 연결한다. 따라서 센싱하려는 전류에 대해서는 로드 전류의 비율이 1 : N으로 동작하게 하면서 동작전원의 변화에 의해 발생되는 전류의 변화량에 대해서는 로드 전류의 비율이 1 : 1로 동작되어 독출 동작시 동작전원의 변화가 발생되더라도 일정한 독출마진이 유지되고, 이에 따라 소자의 신뢰성이 향상된다.
도 1은 본 발명에 따른 데이터 센싱 회로를 설명하기 위한 회로도.
도 2는 게이트 전압의 변화에 따른 드레인 전류의 변화를 설명하기 위한 그래프도.
도 3은 동작전원의 변화에 따른 독출마진의 변화를 도시한 그래프도.
<도면의 주요 부분에 대한 부호의 설명>
1: 센스앰프 2: 독출마진 보상회로
3: 전류미러 4: 바이어스 회로

Claims (5)

  1. 선택된 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량과 기준 메모리 셀에 접속된 비트라인을 통해 흐르는 전류의 량을 감지 및 비교하기 위한 센스앰프와,
    상기 선택된 메모리 셀에 접속된 비트라인에 동작전원의 변화에 따른 보상 전류를 공급하기 위한 독출마진 보상회로를 포함하여 이루어진 것을 특징으로 하는 데이터 센싱 회로.
  2. 제 1 항에 있어서,
    상기 독출마진 보상회로는 동작전원을 각각 공급받으며, 전류미러로 동작되도록 구성된 제 1 및 제 2 P형 MOS 트랜지스터와,
    상기 제 1 P형 MOS 트랜지스터에 접속되며, 바이어스 회로에 의해 동작되는 N형 MOS 트랜지스터와,
    상기 N형 MOS 트랜지스터 및 접지간에 접속된 메모리 셀을 포함하여 이루어진 것을 특징으로 하는 데이터 센싱 회로.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 P형 MOS 트랜지스터의 크기(폭)은 트랜지스터의 길이가 같은 경우 하기의 수학식 1에 의해 결정되는 것을 특징으로 하는 데이터 센싱 회로.
    [수학식 1]
    W1/W0=(N-1)/N
    여기서, N은 2 이상의 정수, W0는 상기 제1 P형 MOS 트랜지스터의 폭, W1은 상기 제2 P형 MOS 트랜지스터의 폭
  4. 제 1 항에 있어서,
    상기 독출마진 보상회로는 동작전원 및 상기 선택된 메모리 셀에 접속된 비트라인에 연결된 센스앰프의 입력단자간에 병렬 접속된 것을 특징으로 하는 데이터 센싱 회로.
  5. 제 1 항에 있어서,
    상기 독출마진 보상회로는 상기 선택된 메모리 셀에 접속된 비트라인에 연결된 센스앰프의 입력단자 및 상기 선택된 메모리 셀간에 병렬 접속된 것을 특징으로 하는 데이터 센싱 회로.
KR10-2000-0077704A 2000-12-18 2000-12-18 데이터 센싱 회로 KR100519535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077704A KR100519535B1 (ko) 2000-12-18 2000-12-18 데이터 센싱 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077704A KR100519535B1 (ko) 2000-12-18 2000-12-18 데이터 센싱 회로

Publications (2)

Publication Number Publication Date
KR20020048263A KR20020048263A (ko) 2002-06-22
KR100519535B1 true KR100519535B1 (ko) 2005-10-05

Family

ID=27682723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077704A KR100519535B1 (ko) 2000-12-18 2000-12-18 데이터 센싱 회로

Country Status (1)

Country Link
KR (1) KR100519535B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990076161A (ko) * 1998-03-28 1999-10-15 김영환 플래쉬 메모리 장치의 센스 앰프 회로
KR20000044913A (ko) * 1998-12-30 2000-07-15 김영환 센스앰프 회로
US6147896A (en) * 1998-11-26 2000-11-14 Electronics And Telecommunications Research Institute Nonvolatile ferroelectric memory using selective reference cell
KR20010011483A (ko) * 1999-07-28 2001-02-15 윤종용 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990076161A (ko) * 1998-03-28 1999-10-15 김영환 플래쉬 메모리 장치의 센스 앰프 회로
US6147896A (en) * 1998-11-26 2000-11-14 Electronics And Telecommunications Research Institute Nonvolatile ferroelectric memory using selective reference cell
KR20000044913A (ko) * 1998-12-30 2000-07-15 김영환 센스앰프 회로
KR20010011483A (ko) * 1999-07-28 2001-02-15 윤종용 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법

Also Published As

Publication number Publication date
KR20020048263A (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
KR100681225B1 (ko) 정확한 내부기준전압을 발생하는 반도체 메모리 장치
US6490199B2 (en) Sense amplifier circuit for a flash memory device
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
US8354864B2 (en) Sense amplifier for low voltage high speed sensing
US6788601B2 (en) Semiconductor memory device and current mirror circuit
US6370063B2 (en) Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
US6532174B2 (en) Semiconductor memory device having high speed data read operation
US6094394A (en) Sense amplifier for non-volatile memory devices
JPH11273360A (ja) 強誘電体記憶装置
JPH11219589A (ja) スタティック型半導体記憶装置
US7072236B2 (en) Semiconductor memory device with pre-sense circuits and a differential sense amplifier
KR960003965B1 (ko) 변화할 수 있는 전원전압하에 데이타를 정확하게 판독할 수 있는 반도체 메모리장치
US5940322A (en) Constant voltage generating circuit with improved line voltage control
US4542485A (en) Semiconductor integrated circuit
US7609555B2 (en) Sensing circuit for flash memory device operating at low power supply voltage
US6466488B2 (en) Reduction of data dependent power supply noise when sensing the state of a memory cell
US6134147A (en) Non-volatile semiconductor memory device
EP0377840B1 (en) Nonvolatile semiconductor memory device having reference potential generating circuit
US6775186B1 (en) Low voltage sensing circuit for non-volatile memory device
US5808934A (en) Integrated logic circuit and EEPROM
KR100519535B1 (ko) 데이터 센싱 회로
KR100224134B1 (ko) 비휘발성 반도체 메모리장치 및 그 데이터 기입 방법
KR20040005076A (ko) 데이터 센싱 회로
JPWO2007125590A1 (ja) 半導体装置およびその制御方法
KR100386620B1 (ko) 에스램(ｓｒａｍ)의 전원 전압 제어 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001218

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030129

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001218

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050316

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050923

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee