KR100519202B1 - ＳｉＧｅ 막을 가지는 반도체 기판을 개선하는 방법 및 이방법을 이용하여 제조된 반도체 장치 - Google Patents
ＳｉＧｅ 막을 가지는 반도체 기판을 개선하는 방법 및 이방법을 이용하여 제조된 반도체 장치 Download PDFInfo
- Publication number
- KR100519202B1 KR100519202B1 KR10-2003-0057651A KR20030057651A KR100519202B1 KR 100519202 B1 KR100519202 B1 KR 100519202B1 KR 20030057651 A KR20030057651 A KR 20030057651A KR 100519202 B1 KR100519202 B1 KR 100519202B1
- Authority
- KR
- South Korea
- Prior art keywords
- sige
- film
- ion implantation
- hydrogen
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 103
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 97
- 239000001257 hydrogen Substances 0.000 claims abstract description 95
- -1 hydrogen ions Chemical class 0.000 claims abstract description 89
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical group [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000002513 implantation Methods 0.000 claims abstract description 62
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000002347 injection Methods 0.000 claims abstract description 10
- 239000007924 injection Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 268
- 230000003746 surface roughness Effects 0.000 description 31
- 230000000052 comparative effect Effects 0.000 description 29
- 238000002441 X-ray diffraction Methods 0.000 description 21
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 238000000342 Monte Carlo simulation Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000012447 hatching Effects 0.000 description 5
- 229960002050 hydrofluoric acid Drugs 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은,
(1) SiGe막의 Ge 농도 및 SiGe막의 두께에 의존하는 탄성 변형 에너지 USiGe,
(2) Si 또는 SOI 기판에서의 수소 이온 농도의 피크 위치와 SiGe/Si 계면 사이의 거리이며, 수소 이온 주입 에너지 및 SiGe막의 두께에 의존하는 피크 깊이 Rp, 및
(3) 수소 이온들의 주입량
으로 이루어진 3 개의 파라미터들에 의해 개선 조건들의 범위를 미리 제공하는 단계;
개선 조건들의 범위로부터 원하는 개선 조건을 선택하는 단계, 및
수소 이온들의 주입량 및 수소 이온 주입 에너지를 결정하는 단계를 포함하는 수소 이온 주입 및 어닐링을 이용하여, Si 또는 SOI 기판상에 SiGe막을 갖는 반도체 기판을 개선시키는 방법을 제공한다.
Description
본 발명은, Si 또는 SOI 기판 상에 SiGe막을 형성하는 반도체 기판에서, 표면 상태, 결정성 및 격자 왜곡 완화에 관한 품질을 개선한 SiGe막을 갖는 반도체 기판을 개선시키는 방법 및 개선된 품질의 반도체 기판을 이용하여 제조된 반도체 장치에 관한 것이다.
Si 기판상에 Si 의 격자 정수와 상이한 격자 정수를 갖는 왜곡된 SiGe막을 가상 격자 형태로 형성하고, Si 및 SiGe 의 격자 정수들 사이의 불일치에 의해 이 SiGe막 내에 발생되는 왜곡을 미스핏 전위 (misfit dislocation) 의 도입을 통하여 완화시킨 후, 채널 영역들을 통과하는 전자들 및 정공들의 이동도를 개선하도록, 캡층 (cap layer) 으로서 SiGe막상에 상층 Si막 (upper layer Si film) 을 형성하는 것은 공지의 방법이다.
이 상층 Si막은 Si막 보다 더 큰 격자 정수를 갖는 SiGe막에 의해 확장됨으로써, 상층 Si막 내에 왜곡을 발생시키기 때문에, 밴드 구조 (band structure) 를 변경하여 캐리어 이동도를 개선시킨다.
SiGe막에서의 왜곡을 완화시키는 방법으로, SiGe막의 두께를 증대시킴으로써 SiGe막의 탄성 변형 에너지 (elastic strain energy) 를 증대시켜 격자를 완화시키는 방법이 알려져 있다. 예를 들어, Y. J. Mii 등은 Appl. Phys. Lett. 59 (13), 1611 (1991) 의 논문에서, SiGe막에서의 Ge 농도를 점진적으로 증대시킴으로써 약 1 ㎛ 의 농도 경사도 (concentration gradient) 를 갖는 SiGe막을 형성할 수 있고 SiGe막에서의 왜곡을 완화시킬 수 있음을 발표하였다.
또한, Si 기판상에 형성된 얇은 SiGe막에서의 왜곡을 완화시키는 방법으로, 얇은 SiGe막 상에 수소 등의 이온 주입 공정을 수행한 후, 고온에서 어닐링 공정을 수행함으로써, Si 기판 내의 결함층들 (defect layers) 에 형성되는 적층 결함들이 미끄럼 (slippage) 을 야기함에 따라 SiGe/Si 계면에서 미스핏 전위가 발생하는 것이 알려져 있다. 예를 들어, H. Trinkaus 등은 Appl. Phys. Lett. 76 (24), 3552 (2000) 의 논문에서, 수소 이온 주입에 의해 왜곡을 완화시킬 수 있음을 발표하였다.
그러나, SiGe막의 탄성 변형 에너지를 증대시키도록 두꺼운 SiGe막을 형성함으로써 격자 완화를 달성하는 방법에 의하면, SiGe막은 SiGe막의 완전결정을 획득하는데 필요한 임계 막 두께를 초과함으로써 다수의 결함들이 SiGe막에서 발생한다.
또한, 두꺼운 막인 경우, 왜곡이 저절로 완화되면서 그 막은 성장함으로써, 크로스 해칭 (cross hatching) 이라고도 말하는 거칠기 (roughness) 가 SiGe막 표면상에 수십 ㎛ 간격으로 발생하여, 그 막을 반도체 기판으로서 이용할 수가 없게 되므로 CMP 공정 등의 평탄화 공정이 필수적이며, 평탄화 공정이 수행되는 기판상의 SiGe막 표면상에 또 다른 SiGe막을 성장시켜야 한다.
한편, SiGe/Si 계면에 미스핏 전위들을 발생시키도록 수소 이온 주입 공정 및 고온 어닐링 공정을 수행함으로써 얇은 SiGe막에서의 격자 왜곡을 완화시키는 방법에 의하면, 왜곡이 충분히 완화되고 왜곡을 확실히 완화시킬 수 있더라도 결정성이 악화된다. 또한, SiGe막의 표면 상태도 악화된다. 따라서, 이 방법은 반드시 품질 개선을 위한 효율적인 방법은 아니다.
즉, 이온 주입 에너지 및 이온들 (도즈 (dose)) 의 주입량 등의 수소 이온 주입 조건들이 일정하게 유지되는 경우에도, 표면 상태, 결정성, 및 왜곡 완화율은 공정들을 수행하는 SiGe막의 막 조건들에 의존하여 크게 변하기 때문에, 양호한 표면 상태 및 양호한 결정성을 유지하면서 충분한 왜곡 완화율을 획득하기는 어려운 문제가 있다.
여기서, 왜곡 완화율는 다음의 수학식 1 에 따라 구한다.
R 은 SiGe막에서의 격자 왜곡의 완화율를 나타내며, a//(Si) 및 a//(SiGe) 는 각각 완전 격자 완화 상태에서의 Si 및 SiGe 의 (0 0 1) 격자 정수들이고 a//(x) 는 실제로 측정된 SiGe층의 (0 0 1) 격자 정수이다. a//(x) = a//(SiGe) 인 경우, 격자는 완전 완화 상태이며, 완화율는 100 % 이다. a//(x) = a//(Si) 인 경우는 Si 기판과의 완전 격자 정합 상태를 나타내며, 완화율은 0 % 이다.
따라서, 본 발명은, Si 또는 SOI 기판상의 SiGe막의 품질을 개선시킬 수 있는 양호한 조건들을 결정할 수 있도록, Si 또는 SOI 기판상에 형성되는 SiGe막에 대한 충분한 왜곡 완화율, 양호한 결정성 및 양호한 표면 상태의 획득을 위한 수소 이온 주입 조건과 얇은 SiGe막의 막 상태 사이의 관계를 결정하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면,
(1) SiGe막의 Ge 농도 및 SiGe막의 두께에 의존하는 탄성 변형 에너지 USiGe,
(2) Si 또는 SOI 기판에서의 수소 이온 농도의 피크 (peak) 위치와 SiGe/Si 계면 사이의 거리이며, 수소 이온 주입 에너지 및 SiGe막의 두께에 의존하는 피크 깊이 Rp, 및
(3) 수소 이온들의 주입량
으로 이루어진 3 개의 파라미터들에 의해 개선 조건들의 범위를 미리 제공하는 단계;
개선 조건들의 범위로부터 원하는 개선 조건을 선택하는 단계, 및
수소 이온들의 주입량 및 수소 이온 주입 에너지를 결정하는 단계를 포함하는 수소 이온 주입 및 어닐링을 이용하여, Si 또는 SOI 기판상의 SiGe막을 갖는 반도체 기판을 개선시키는 방법을 제공한다.
품질을 개선시키는 본 방법은, 특히, SiGe막의 조건들과 수소 이온 주입용 조건들 사이의 어느 파라미터들이 표면 상태, 결정성 및 왜곡 완화율에 영향을 미치는지를 결정하도록 수행되는 실험적 검토의 결과들은 물론, Si 또는 SOI 기판상에 형성되는 SiGe막의 조건들과 수소 이온 주입 조건들 사이의 관계의 검토 결과를 이용한다.
상술한 문제점들을 해결하기 위한 방법을 검토하는 과정에서, 표면 상태의 품질, 결정성 및 왜곡 완화율을 적당히 개선할 수 있는 파라미터들의 범위들을, 3 개의 파라미터들 : Ge 농도 및 SiGe막의 막 두께로부터 실험적으로 계산되는 탄성 변형 에너지 USiGe; 수소 이온 주입 에너지 및 SiGe막의 막 두께로부터 계산되는 Si 에서의 수소 이온 농도의 피크 위치와 SiGe/Si 계면 사이의 거리인 피크 깊이 Rp; 및 수소 이온들의 주입량을 이용하여 효율적으로 표현할 수 있음을 발견하였다.
따라서, 이들 3 개의 파라미터들을 이용하여 품질을 개선하기 위한 적당한 조건들의 범위를 나타내는 데이터 (예를 들어, 도 1 내지 3 참조) 를 미리 결정하고, 그 범위로부터 원하는 개선 조건을 선택하여, 수소 이온들의 주입량 및 수소 이온 주입 에너지를 결정한다.
이하, 본 발명의 이러한 목적들 및 다른 목적들을 좀더 자세히 설명한다.
그러나, 본 발명의 바람직한 실시형태들을 나타내지만, 상세한 설명 및 구체적인 예들은 예시의 목적으로 나타낸 것으로, 당업자는 이 상세한 설명으로부터 본 발명의 취지 및 범위내의 다양한 변경들 및 변형예들을 명백히 알 수 있다.
상술한 바와 같이, 본 발명은 Si 기판 또는 SOI 기판상에 SiGe막이 형성된 반도체 기판상에 수소 이온 주입 및 어닐링을 수행함으로써, SiGe막의 표면 상태, 결정성 및 격자 왜곡 완화의 품질 개선을 달성한다.
본 발명에 따르면, Si 기판 또는 SOI 기판상에 SiGe막이 형성된 반도체 기판을 이용한다.
Si 기판의 경우, 단결정 Si 기판이 바람직하지만, 헤테로에피택셜 방식 (heteroepitaxial manner) 으로 기판상에서 SiGe막을 성장시킬 수 있으면, 다결정 Si 기판 등의 다른 Si 기판들을 이용할 수도 있다. 또한, SOI 기판의 경우, 에피택셜 방식으로 SOI 기판상의 Si층상에 SiGe막을 성장시킬 수 있으면, 동일한 방식으로 어떠한 SOI 기판도 이용할 수 있다.
SiGe막이 Si상에 형성된 헤테로에피택셜 성장막 (heteroepitaxially grown film) 인 경우, 어떠한 형태의 유닛 (unit) 으로도 SiGe막을 형성할 수도 있는데, 예를 들어, 재료 가스들로서 실란 가스 (silane gas; SiH4) 및 게르만 가스 (germane gas; GeH4) 를 이용하는 저압 화학 기상 증착 (LPCVD) 유닛으로 원하는 Ge 농도 및 원하는 막 두께를 갖는 SiGe막을 형성할 수 있다.
수소 이온 주입은 공지의 이온 주입 유닛을 이용하여 수행한다. 이때, 적어도 수소 이온들 (도즈) 의 주입량 및 수소 이온 주입 에너지는 이온 주입용 파라미터들로 적당히 변경될 수 있다.
수소 이온 주입 후, 어닐링은 질소, 수소 및 아르곤 등의 대기 가스들을 주입할 수 있는 열 처리로 (heat processing furnace) 를 이용하여 수행한다. 바람직한 어닐링 온도는 약 700 내지 900 ℃ 이며, 예를 들어, 약 800 ℃ 에서 어닐링을 수행하는 것이 바람직하다.
또한, 본 발명에 따라 품질이 개선되는 SiGe막의 표면 상태의 결정에 관해서는, 국부적인 박피 (local peeling) 또는 크로스 해칭의 존재에 따라 품질을 결정하기 위하여, Nomarski 현미경을 이용하여 표면을 관찰한다. 또한, 결정성 및 왜곡 완화율의 품질은 X-선 회절 (XRD) 분석을 수행하여 결정한다.
다음으로, 품질 개선을 위한 소정의 적당한 조건들의 범위를 나타내는데 이용되는, 탄성 변형 에너지 및 Si 에서의 수소 이온 농도의 피크 위치와 SiGe/Si 계면 사이의 거리인 피크 깊이 Rp 를 설명한다.
Si 기판과의 완전 격자 정합의 상태에서의 SiGe막 (Ge 농도; x, SiGe막의 두께; h) 은 다음의 수학식 2 에 따라 구해지는 단위 면적당 탄성 변형 에너지 (이하 설명되는 바와 같이, 정규 탄성 변형 에너지) 를 가진다.
여기서, USiGe 는 단위 면적당 SiGe막의 탄성 변형 에너지, 는 SiGe 의 프아송 비율 (Poisson's ratio), E 는 영의 계수 (Young's modulus) 및 ε// 은 (0 0 1) SiGe 격자에서의 왜곡량이다.
여기서, 100 ㎚ 의 막 두께를 갖는 100 % Ge 으로 이루어진 Ge막이 Si 기판과 완전 격자 정합의 상태에 있는 경우, Ge막의 탄성 변형 에너지를 1 이라고 가정하며, 다음 설명의 편의를 위해, SiGe막의 정규 탄성 변형 에너지는 정규화된 탄성 변형 에너지 USiGe 라고 가정한다.
또한, 주입되는 수소 이온들의 피크 농도의 위치와 SiGe/Si 계면 사이의 거리로 정의되는 피크 깊이 Rp 는 SiGe막의 막 두께 및 이온 주입 에너지에 의해 균일하게 결정된다. 예를 들어, 25 KeV 의 이온 주입 에너지를 이용하여 주입시 수소 이온들의 피크 위치는 기판 표면으로부터 250 ㎚ 에 위치하여, SiGe의 막 두께가 200 ㎚ 인 경우, 피크 깊이 Rp 는 SiGe/Se 계면으로부터 50 ㎚ 이다.
양호한 품질 개선 조건들의 범위가 3 개의 파라미터들 : 정규 탄성 변형 에너지 USiGe; 피크 깊이 Rp; 및 수소 이온 주입량을 이용하여 표현될 경우, 그 범위는 이 3 개의 파라미터들 중 2 개의 파라미터는 X 및 Y 좌표축으로 나타내지고 나머지 파라미터는 임의의 복수의 적당한 값들로 고정되는 서브-파라미터 (sub-parameter) 로 사용되는 X-Y 좌표계에 의해 표현될 수 있다. 예를 들어, 정규 탄성 변형 에너지 USiGe 및 피크 깊이 Rp 는 X-Y 좌표를 따라 표현되며, 이온 주입량은 서브-파라미터로서의 적당한 값으로 고정된다.
또한, 양호한 품질 개선 조건들의 범위는 3 개의 파라미터들 : 정규 탄성 변형 에너지 USiGe; 피크 깊이 Rp; 및 이온 주입량을 X-Y-Z 좌표축으로 사용하는 3 차원 좌표계에 의해 표현될 수도 있다.
이하, 양호한 품질 개선 조건들의 범위가 2 차원의 X-Y 좌표에 따라 표현되는 경우를 설명하는데, 여기서, 정규 탄성 변형 에너지 USiGe 는 Y 좌표에 나타내고 피크 깊이 Rp 는 X 좌표에 나타낸다.
이 경우, 탄성 변형 에너지 USiGe 및 피크 깊이 Rp 의 한 쌍의 수치들 (Rp, USiGe) 은 품질 개선 조건 선택 파라미터들이 되며, 이온 주입량은 서브-파라미터가 된다. 이때, 양호한 품질 개선 조건 선택 파라미터의 범위를 모든 수소 이온 주입량 (예를 들어, 2 x 1016 H+/cm2, 3 x 1016 H+/cm
2, 4 x 1016 H+/cm2) 에 대해 실험적으로 구하여, 좌표축으로서 Rp 및 USiGe 를 갖는 Rp-USiGe 그래프를 작성함으로써, 양호한 품질 개선 조건들의 범위 (Rp, USiGe) 를 결정한다.
모든 수소 이온 주입량에 대한 양호한 품질 개선 조건들의 범위 (Rp, USiGe) 는 다음 방법에 따라 실험적으로 구한다.
수소 이온 (도즈) 주입량은 Ge 농도 및 막 두께를 갖는 SiGe막에 대해, 예를 들어, 3 x 1016 H+/cm2 으로 설정하고 정규 탄성 변형 에너지 USiGe
는, 예를 들어, 0.09 이상 0.1 미만의 범위로 하며, 수소 이온 주입 에너지를 변화시켜서, 상이한 피크 깊이들 Rp 를 갖는 복수의 이온 주입들을 수행하고 각 SiGe막들의 왜곡 완화율, 결정성 및 표면 상태를 분석함으로써, 충분한 완화율, 양호한 결정성 및 양호한 표면 상태를 구현하도록 피크 깊이 Rp 를 설정하는 적당한 범위와 관련된 데이터를 획득한다. 이에 따라, 예를 들어, 피크 깊이 Rp 가 33 내지 75 ㎚ 의 범위인 경우에 충분한 완화율, 양호한 결정성 및 양호한 표면 상태를 구현할 수 있음을 확인할 수 있다.
이후, 변화하는 정규 탄성 변형 에너지들 USiGe 및 변화하는 수소 이온들의 주입량에 관한 상술한 바와 동일한 방식으로 데이터를 획득하여, 정규 탄성 변형 에너지 USiGe; 피크 깊이 Rp; 및 이온들의 주입량을 파라미터들로 사용하여 양호한 품질 개선 조건들의 범위를 결정하며, 획득된 USiGe, Rp 및 수소 이온들의 주입량 사이의 관계는 모든 수소 이온 주입량에 대한 양호한 품질 개선 조건들의 범위를 USiGe 및 Rp 좌표축을 따라 도시하여 나타낸다. 이에 따라, 충분한 완화율, 양호한 결정성 및 양호한 표면 상태를 구현할 수 있는 수소 이온 주입 조건들의 범위를 확정한다.
도 1 내지 3 은 상술한 방법에 따라 정의된 양호한 품질 개선 조건들의 범위들을 나타낸 Rp-USiGe 그래프들이다. 도 1 은 서브-파라미터인 수소 이온들의 주입량이 3 x 1016 H+/cm2 인 경우를 나타낸 것이고, 도 2 는 수소 이온들의 주입량이 2 x 1016 H+/cm2 인 경우를 나타낸 것이며, 도 3 는 수소 이온들의 주입량이 4 x 1016
H+/cm2 인 경우를 나타낸 것이다.
"최적 조건" 영역으로서 도시된 영역의 (Rp, USiGe) 은 매우 우수한 표면 상태, 결정성 및 왜곡 완화율을 갖는 SiGe막을 제공하고, "낮은 완화" 영역으로서 도시된 영역의 (Rp, USiGe) 은 매우 우수한 표면 상태, 매우 우수한 결정성 및 낮은 왜곡 완화율을 갖는 막을 제공하며, "표면 거칠기" 영역으로서 도시된 영역의 (Rp, USiGe) 은 왜곡 완화율은 매우 우수하지만 표면 상태는 거친 막을 제공한다.
도면들에서, "◆", "■" 및 "▲" 은 약 30 %, 약 25 % 및 약 20 % 의 Ge 농도를 갖는 SiGe막들을 이용하여 획득된 데이터를 나타내며, 여기서 "% 값" 은 각 데이터 점들의 왜곡 완화율을 나타낸다. 여기서, 이러한 데이터 점들의 일부는 다음의 실시형태들에서 설명되는 데이터이다.
정규 탄성 변형 에너지가 0.266 이상인 경우, 막 두께는 SiGe막의 완전 결정을 획득하기 위한 임계 막 두께를 초과하므로, SiGe막에 많은 결함들이 발생하고 결정성은 악화된다. 또한, SiGe막은 자신의 왜곡을 완화하는 동안 성장하기 때문에, 크로스 해칭이라고도 말하는 수십 ㎛ 간격으로의 거칠기가 막 표면에 발생한다. 따라서, 0.266 을 초과하는 정규 탄성 변형 에너지의 범위는 모든 조건들에서 제외시킨다. 따라서, 본 발명에서, 매우 우수한 품질 개선 조건들을 위한 탄성 변형 에너지 USiGe 의 범위는 0.266 보다 크지 않다.
"최적 조건" 영역과 "낮은 완화" 영역 사이의 계면은 물론, "표면 거칠기" 영역과 "최적 조건" 영역 사이의 계면은 각각 평활한 곡선을 형성한다.
좀더 자세하게는, 수소 이온들의 주입량이 3 x 1016 H+/cm2 인 도 1 의 경우, "표면 거칠기" 영역과 "최적 조건" 영역 사이의 계면은 (25 ㎚, 0.085), (43 ㎚, 0.120), 및 (62 ㎚, 0.200) 을 지나는 곡선을 형성하며, "최적 조건" 영역과 "낮은 완화" 영역 사이의 계면은 (25 ㎚, 0.050), (50 ㎚, 0.063), 및 (75 ㎚, 0.095) 를 지나는 곡선을 형성한다.
또한, 수소 이온들의 주입량이 2 x 1016 H+/cm2 인 도 2 의 경우, "표면 거칠기" 영역과 "최적 조건" 영역 사이의 계면은 (25 ㎚, 0.117), (50 ㎚, 0.170), 및 (60 ㎚, 0.240) 을 지나는 곡선을 형성하며, "최적 조건" 영역과 "낮은 완화" 영역 사이의 계면은 (25 ㎚, 0.082), (50 ㎚, 0.107), 및 (75 ㎚, 0.170) 을 지나는 곡선을 형성한다.
또한, 수소 이온들의 주입량이 4 x 1016 H+/cm2 인 도 3 의 경우, "표면 거칠기" 영역과 "최적 조건" 영역 사이의 계면은 (25 ㎚, 0.046), (50 ㎚, 0.097), 및 (75 ㎚, 0.190) 을 지나는 곡선을 형성하며, "최적 조건" 영역과 "낮은 완화" 영역 사이의 계면은 (25 ㎚, 0.028), (50 ㎚, 0.037), 및 (75 ㎚, 0.067) 를 지나는 곡선을 형성한다.
상술한 데이터에 부가하여, 서브-파라미터인 수소 이온들의 주입량을 다른 값들로 변경함으로써 품질 개선 조건의 선택 자유도를 확대하면서 조건들을 설정할 수 있는 경우에 유사한 Rp-USiGe 그래프들이 획득된다.
다음으로, Rp-USiGe 그래프들을 이용하여 신규한 반도체 기판에 대한 품질 개선을 수행할 때, 수소 이온 주입 조건의 결정을 설명한다.
수소 이온 주입의 조건을 구할 때, 먼저, 수학식 2 에 따라, Ge 농도 및 수소 이온 주입에 의해 품질 개선을 수행하는 SiGe막의 막 두께로부터 정규 탄성 변형 에너지 USiGe 를 계산한다.
그 후, 이온 주입 조건들로 설정된 수소 이온 주입 에너지 및 수소 이온들의 주입량을 잠정적으로 설정한다. 이 잠정적으로 설정된 수소 이온 주입 에너지 및 SiGe막의 막 두께로부터 피크 깊이 Rp 를 계산하여, 계산된 USiGe 및 Rp 로부터 품질 개선 조건 선택 파라미터들 (Rp, USiGe) 을 결정한다.
다음으로, 이러한 품질 개선 조건 선택 파라미터들 (Rp, USiGe) 과 잠정적으로 설정된 이온들의 주입량에 대응하는 Rp-USiGe 그래프의 매우 우수한 품질 개선 조건들을 위한 (Rp, USiGe) 의 범위를 비교하여, 품질 개선 조건 선택 파라미터들 (Rp, USiGe) 이 매우 우수한 품질 개선 조건 선택들의 범위에 존재하는지의 여부를 결정한다.
이 결정에 따라, 그 파라미터들이 매우 우수한 품질 개선 조건들의 영역 내에 있는 경우에는, 수소 이온 주입의 이러한 조건들을 매우 우수한 품질 개선 조건들이라고 결정함으로써, 잠정적으로 설정된 수소 이온 주입 에너지 및 수소 이온들의 주입량을 이온 주입 조건들로 결정한다.
그 파라미터들이 매우 우수한 품질 개선 조건 선택들의 영역 내에 있지 않은 경우에는, 수소 이온 주입의 또 다른 에너지 또는 수소 이온들의 또 다른 주입량을 다시 잠정적으로 설정하고 동일한 절차에 따라 결정을 내린 후, 이온 주입 조건들을 설정하도록 이것을 반복한다.
상술한 바와 같이, 이온 주입 에너지 및 수소 이온들의 주입량으로 이루어진 이온 주입 조건들의 적당한 범위는 Ge 농도 및 SiGe막의 막 두께로 이루어진 SiGe막에 대한 조건들에 따라 결정될 수 있다.
이하, 도면을 참조하여 본 발명을 자세히 설명한다.
실시형태 1
도 4a 내지 4c 는 본 발명의 실시형태 1 에 따른 반도체 기판의 품질을 개선시키는 방법의 단계들을 나타낸 도면들이다.
먼저, Si 기판 (1) 을 준비하였다. 전처리로서 황산 증발 (sulfuric acid boiling) 및 SC-2 세정을 수행하였고 묽은 (5 %) 플루오르산을 이용하여 기판 표면 상의 자연 산화막을 제거하였다. 그 후, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여, Si 기판 (1) 상에 품질을 개선시킬 SiGe막 (2) 가 형성된 반도체 기판을 준비하였다 (도 4a). SiGe막 (2) 의 Ge 농도 및 막 두께는 공지의 막 형성 조건들에 따라 결정하였다. 이 SiGe막 (2) 의 Ge 농도 및 막 두께는 Rp 및 USiGe 계산용으로 이용되었다.
그 후, 수소 이온들 (3) 의 이온 주입을 수행하였다. 이때, 조입 조건들은 실험을 통하여 미리 획득된 각 수소 이온들의 주입량에 대한 Rp-USiGe 그래프를 참조하여 결정하였다 (도 1 내지 3 참조).
즉, 먼저, 이온 주입 조건들로부터, 수소 이온들의 주입량을 잠정적으로 설정 (예를 들어, 잠정적으로 3 x 1016 H+/cm2 로 설정) 하였으며, 수소 이온들의 모든 주입량에 대해 작성된 복수의 Rp-USiGe 그래프로부터, 주입된 수소 이온들의 대응하는 양의 Rp-USiGe 그래프 (그 양이 3 x 1016 H+/cm2 로 잠정적으로 설정된 경우에는 도 1) 를 참조하였다.
Ge 농도 및 품질이 개선되는 SiGe막의 막 두께로부터 수학식 2 에 의하여 정규 탄성 변형 에너지 USiGe 을 계산하고, 상기 USiGe 값에 대응하는 품질 개선 조건들에 대한 적당한 범위내에서의 품질 개선 조건 선택 파라미터들 (Rp, USiGe) 이 Rp-USiGe 그래프로부터 추출하여, 이 Rp 값 및 SiGe막의 막 두께로부터 이온 주입 에너지의 값을 역으로 계산하였다.
여기서, 잠정적으로 설정된 수소 이온들의 주입량의 값이 다른 값으로 변경되고 기준 Rp-USiGe 그래프가 변경되기 때문에, 이온 주입 에너지의 변경을 원할 경우, 동일한 절차에 따라 수소 이온 주입 에너지를 역으로 계산한다.
상술한 바와 같이 설정된 수소 이온들의 주입량 및 수소 이온 주입 에너지를 이온 주입 조건으로 결정하고, 그 주입 조건들에 따라 이온 주입을 수행하였다 (도 4b).
이온 주입이 수행된 반도체 기판을, 질소 대기에서의 노 (furnace) 를 이용하여, 800 ℃ 에서 10 분 동안 어닐링하여, 마이크로캐비티들 (microcavities; 9) 라고도 말하는 미세한 홀들 (holes) 이 Rp 근처에 생성되었다 (도 8 참조). 이러한 미세 홀들에 의해 생성된 적층 결함들은 SiGe/Si 계면에서의 미스핏 전위들을 발생시키는 미끄럼을 야기함으로써, 격자 완화를 달성할 수 있었다 (도 4c).
다음으로, 도 1 내지 3 에 도시된 Rp-USiGe 그래프를 이용하여 품질 개선 조건들의 선택의 타당성을 실험 데이터를 참조하여 설명한다.
먼저, 탄성 변형 에너지와 표면 거칠기 사이의 관계를 살펴본다.
(비교예 1)
전처리로서 황산 증발 및 SC-2 세정을 수행하고 묽은 (5 %) 플루오르산을 이용하여 기판 표면상의 자연 산화막을 제거한 p형 실리콘 (1 0 0) 기판상에 게르만 (GeH4) 및 실란 (SiH4) 재료 가스들로부터의 가상 격자 형태 (virtual lattice form) 및 304 ㎚ 의 막 두께를 갖도록, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여 500 ℃ 에서 24.1 % 의 Ge 농도를 갖는 제 1 SiGe막을 에피택셜 성장시켰다. 여기서, SiGe막의 정규 탄성 변형 에너지는 임계막 두께 이하인 0.177 (즉, 정규 탄성 변형 에너지는 0.266 이하) 이었으며, 도 9 에 도시된 바와 같이, 성장시킨 직후의 SiGe막 표면은 매우 깨끗하였으며, 크로스 해칭이라고도 말하는 표면 거칠기는 관찰되지 않았다.
(비교예 2)
비교예 1 에서와 동일한 전처리 조건들로 500 ℃ 에서 321 ㎚ 의 막 두께를 갖도록, 29.8 % 의 Ge 농도를 갖는 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켰다. 여기서, SiGe막의 정규 탄성 변형 에너지는 임계막 두께를 초과하는 0.285 이었다. 이 경우, 크로스 해칭이라고도 말하는 표면 거칠기가, 도 10 에 도시된 바와 같이, SiGe막을 성장시킨 직후, SiGe막 표면상에서 현저하게 관찰되었다.
상술한 바와 같이, 정규 에너지가 0.266 이상인 경우에는 표면 거칠기가 관찰되었다.
다음으로, 각 영역 : "표면 거칠기"; "최적 조건들"; "낮은 완화" 에서의 품질 개선 조건들을, 이온들의 주입량이 3 x 1016 H+/cm2 인 경우의 Rp-U
SiGe 그래프인 도 1 에 대하여 검토하였다.
(비교예 3)
비교예 1 의 조건들, 즉, SiGe막 상에 표면 거칠기를 야기하지 않는 조건들에 따라 형성된 24.1 % 의 Ge 농도, 304 ㎚ 의 막 두께 및 왜곡을 갖는 SiGe/Si 기판 상에 32 KeV 의 주입 에너지를 이용하여, 7 °의 경사각에서 3 x 1016 H+/cm2
인 수소 이온들의 주입량 (도즈량) 으로 수소 이온 주입을 수행하였다.
SIMS 의 결과에 대응하여 합산되는 Monte Carlo 모의실험에 의하면 (도 11 참조), 이 시점에서의 이온 주입 조건들에 의해 수소 이온들의 피크 깊이 Rp 는 기판 표면으로부터 356 ㎚ 의 위치, 즉, SiGe/Si 계면으로부터 52 ㎚ 떨어진 Si 기판에서의 위치 (356 ㎚ 내지 304 ㎚) 에 존재하는 것을 알 수 있었다 (도 12 참조).
수소 이온들이 주입된 기판은 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링되어, 도 8에 도시된 바와 같이, Rp 근처에 마이크로캐비티들 (9) 가 생성됨으로써, 생성된 적층 결함들은 미끄럼을 야기하여 SiGe/Si 계면에 미스핏 전위들이 발생되었고 격자 완화가 발생되었다.
이때, 도 1 의 Rp-USiGe 그래프에서의 점 (52 ㎚, 0.177) 인 (Rp, USiGe) 은 도 1 의 "최적 조건" 보다는 SiGe/Si 계면에 더 근접한 곳에 위치하는 "표면 거칠기" 영역에 존재한다.
Si 기판으로부터 SiGe막을 국부적으로 박피함으로써 야기되는 표면 거칠기는, 도 13 에 도시된 바와 같이, 왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 때에 현저하게 관찰되었다.
마이크로캐비티들 (9) 은 SiGe/Si 계면에서 현저하게 성장되기 때문에, 그 조건들에서 표면 거칠기가 관찰되었다 (도 19 참조). 상술된 조건들에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면에 대한 XRD 분석에 의하면, 도 16 에 도시된 바와 같이, 비록 SiGe막은 왜곡 완화율이 82.6 % 로 충분히 완화되었지만, SiGe 의 피크는 희미해 매우 악화된 결정성을 나타냈다.
(실시예 1)
다음으로, 비교예들 1 내지 3 에서와 동일한 전처리가 수행된 p형 실리콘 (1 0 0) 기판상에 게르만 (GeH4) 및 실란 (SiH4) 재료 가스들로부터 가상 격자 형태 및 158 ㎚ 의 막 두께를 갖도록, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여 500 ℃ 에서 28.8 % 의 Ge 농도를 갖는 제 1 SiGe막을 에피택셜 성장시켰다.
이때, SiGe막의 정규 탄성 변형 에너지는 임계막 두께 이하인 0.131 이었다 (즉, 정규 탄성 변형 에너지는 0.266 이하). 7 °의 경사각에서 18 KeV 의 주입 에너지를 이용하여, 이 왜곡된 SiGe/Si 기판상에 3 x 1016 H+/cm2 의 수소 이온들의 주입량을 발생시키는 수소 이온 주입을 수행하였다.
상술한 바와 같은 Monte Carlo 모의실험에 따르면, 그 주입 조건들에서의 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 72 ㎚ 떨어진 Si 기판 내에 위치한다(도 12 참조). 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 1 의 Rp-USiGe 그래프에서 "최적 조건" 영역 내에 위치하는 점 (72 ㎚, 0.131) 이다.
도 14 에 도시된 바와 같이, SiGe막 표면상에 표면 거칠기가 관찰되지 않았으며, 왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 그 표면은 매우 평활한 것을 확인할 수 있었다.
도 20 은 이때의 SiGe/Si 계면을 나타낸 것이다. 그 주입 조건들에서는 SiGe/Si 계면 내의 마이크로캐비티들은 현저하게 성장하지 않았다. 상술한 주입 조건들에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하여, SiGe막은 80.1 % 의 완화율로 충분히 완화되었으며, 도 17 에 도시된 바와 같은 양호한 결정성을 갖는 것을 발견하였다.
(비교예 4)
다음으로, 비교예들 1 내지 3 및 실시예 1 에서와 동일한 전처리가 수행된 p형 실리콘 (1 0 0) 기판상에 게르만 (GeH4) 및 실란 (SiH4) 재료 가스들로부터 가상 격자 형태 및 143 ㎚ 의 막 두께를 갖도록, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여 500 ℃ 에서 23.6 % 의 Ge 농도를 갖는 제 1 SiGe막을 에피택셜 성장시켰다.
이때, SiGe막의 정규 탄성 변형 에너지는 임계막 두께 이하인 0.079 였다 (즉, 정규 탄성 변형 에너지는 0.266 이하).
7 °의 경사각에서 21 KeV 의 주입 에너지를 이용하여, 이 왜곡된 SiGe/Si 기판상에 3 x 1016 H+/cm2 의 수소 이온들의 주입량으로 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의하면, 그 주입 조건들에서의 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 114 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조). 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 1 의 Rp-USiGe 그래프에서 "낮은 완화" 영역 내에 위치하는 점 (114 ㎚, 0.079) 이다.
도 15 에 도시된 바와 같이, SiGe막 표면상에 표면 거칠기가 관찰되지 않았으며, 왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 때, 그 표면은 매우 평활한 것을 확인할 수 있었다.
그러나, 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 따른 도 18 에서, SiGe막의 완화율은 단지 8.7 % 인 것으로 나타났다.
이와 같이, 각 영역들: "표면 거칠기"; "최적 조건"; 및 "낮은 완화" 과 격자 왜곡의 완화율, 결정성 및 Rp-USiGe 그래프 (도 1) 의 표면 평활성 사이의 상호관계들을 수소 이온들의 주입량이 3 x 1016 H+/cm2 인 경우에서 확인하였다.
다음으로, 이온들의 주입량이 2 x 1016 H+/cm2 인 경우에서의 Rp-USiGe
그래프인 도 1 에서 각 영역들 : "표면 거칠기"; "최적 조건"; 및 "낮은 완화" 의 품질 개선 조건들을 검토하였다.
(비교예 5)
전처리로서 황산 증발 및 SC-2 세정을 수행하고 묽은 (5 %) 플루오르산을 이용하여 기판 표면상의 자연 산화막을 제거한 p형 실리콘 (1 0 0) 기판상에 게르만 (GeH4) 및 실란 (SiH4) 재료 가스들로부터 가상 격자 형태 및 248 ㎚ 의 막 두께를 갖도록, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여 500 ℃ 에서 28.8 % 의 Ge 농도를 갖는 제 1 SiGe막을 에피택셜 성장시켰다.
여기서, SiGe막의 정규 탄성 변형 에너지는 임계막 두께 이하인 0.206 이었다 (즉, 정규 탄성 변형 에너지는 0.266 이하).
그 후, 주입 에너지는 25 KeV, 도즈량은 2 x 1016 H+/cm2 및 경사각은 7 °인 조건으로, 이 왜곡된 SiG/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의해, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 43 ㎚ 떨어진 Si 기판 내에 위치됨을 알 수 있었다 (도 12 참조).
수소 이온들이 주입된 이 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 2 의 Rp-USiGe 그래프에서 "최적 조건" 영역 보다는 SiGe/Si 계면에 더 가까운 "표면 거칠기" 영역내에 위치하는 점 (43 ㎚, 0.206) 이다.
왜곡을 완화시킨 SiGe막의 표면을 Nomarski 현미경으로 관찰할 경우, SiGe막을 Si 기판으로부터 국부적으로 박피함으로써 야기되는 표면 거칠기가 현저하게 관찰되었다.
상술한 조건에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하면, SiGe막의 완화율은 충분한 완화를 나타내는 85.5 % 였으나 결정성은 매우 악화되었다.
(실시예 2)
비교예 5 에서와 동일한 전처리가 수행된 p형 실리콘 (1 0 0) 기판상에 28.8 % 의 Ge 농도 및 248 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켰다.
주입 에너지는 27 KeV, 수소 이온들 (도즈) 의 주입량은 2 x 1016 H+/cm2 및 경사각은 7 °인 조건에서, 이 왜곡된 SiGe/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 따르면, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 65 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조).
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 2 의 Rp-USiGe 그래프에서 "최적 조건" 영역 내에 위치하는 점 (65 ㎚, 0.206) 이다.
왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 매우 평활한 것을 확인할 수 있었다.
상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하여, SiGe막의 완화율은 충분한 완화를 나타내는 76.8 % 였으며, 결정성은 매우 우수한 것을 발견하였다.
(비교예 6)
다음으로, 기판상에 비교예 5 및 실시예 2 와 유사한 SiGe막을 에피택셜 성장시켜서 왜곡된 SiGe/Si 기판을 형성하였으며, 여기서는 비교예 5 및 실시예 2 와 유사한 전처리를 수행하였으며, 30 KeV 의 주입 에너지, 2 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의하면, 이 주입 조건에서의 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 93 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조).
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 2 의 Rp-USiGe 그래프에서 "낮은 완화" 영역 내에 위치하는 점 (93 ㎚, 0.206) 이다.
왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 매우 평활한 것을 확인할 수 있었다.
상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하면, SiGe막의 완화율은 불충분한 완화를 나타내는 52.1 % 였다.
상술한 바와 같이, 표면 거칠기, 최적 조건 및 낮은 완화의 Rp-USiGe 그래프 (도 2) 의 각 영역들과 격자 왜곡의 완화율, 결정성 및 표면 평활성 사이의 상호관계들을 수소 이온들의 주입량이 2 x 1016 H+/cm2 인 경우에서 확인하였다.
다음으로, 이온들의 주입량이 4 x 1016 H+/cm2 인 경우에서의 Rp-USiGe
그래프인 도 3 에서 "표면 거칠기", "최적 조건" 및 "낮은 완화" 의 각 영역들에서의 품질 개선 조건들을 검토하였다.
(비교예 7)
전처리로서 황산 증발 및 SC-2 세정을 수행하고 묽은 (5 %) 플루오르산을 이용하여 기판 표면상의 자연 산화막을 제거한 p형 실리콘 (1 0 0) 기판상에 게르만 (GeH4) 및 실란 (SiH4) 재료 가스들로부터 가상 격자 형태 및 300 ㎚ 의 막 두께를 갖도록, 저압 화학 기상 증착 (LPCVD) 유닛을 이용하여 500 ℃ 에서 19.4 % 의 Ge 농도를 갖는 제 1 SiGe막을 에피택셜 성장시켰다.
여기서, SiGe막의 정규 탄성 변형 에너지는 임계막 두께 이하인 0.113 이었다 (즉, 정규 탄성 변형 에너지는 0.266 이하).
그 후, 주입 에너지는 28 KeV, 도즈량은 4 x 1016 H+/cm2 및 경사각은 7 °인 조건으로, 이 왜곡된 SiG/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의하면, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 27 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조).
그 후, 수소 이온들이 주입된 이 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 3 의 Rp-USiGe 그래프에서 "최적 조건" 영역 보다는 SiGe/Si 계면에 더 근접한 "표면 거칠기" 영역 내에 위치하는 점 (27 ㎚, 0.113) 이다.
왜곡을 완화시킨 SiGe막의 표면을 Nomarski 현미경으로 관찰할 경우, 현저한 표면 거칠기가 관찰되었으며, 이것은 SiGe막을 Si 기판으로부터 국부적으로 박피함으로써 야기되었다.
상술한 조건에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하면, SiGe막의 완화율은 충분한 완화를 나타내는 85.3 % 였으나 결정성은 매우 악화되었다.
(실시예 3)
다음으로, 기판상에 비교예 7 과 유사한 SiGe막을 에피택셜 성장시켜서 왜곡된 SiGe/Si 기판을 형성하였으며, 여기서는 비교예 7 과 유사한 전처리를 수행하였으며, 33 KeV 의 주입 에너지, 4 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의하면, 이 주입 조건에서의 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 71 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조).
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 3 의 Rp-USiGe 그래프에서 "최적 조건" 영역 내에 위치하는 점 (71 ㎚, 0.113) 이다.
왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 매우 평활한 것을 확인할 수 있었다.
상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하여, SiGe막의 완화율은 충분한 완화를 나타내는 81.3 % 였으며 결정성은 매우 우수한 것을 확인하였다.
(비교예 8)
다음으로, 기판상에 비교예 7 및 실시예 3 과 유사한 SiGe막을 에피택셜 성장시켜서 왜곡된 SiGe/Si 기판을 형성하였으며, 여기서는 비교예 7 및 실시예 3 과 유사한 전처리를 수행하였으며, 37 KeV 의 주입 에너지, 4 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온 주입을 수행하였다.
Monte Carlo 모의실험에 의하면, 이 주입 조건에서의 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 98 ㎚ 떨어진 Si 기판 내에 위치한다 (도 12 참조).
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다.
이때, (Rp, USiGe) 은 도 3 의 Rp-USiGe 그래프에서 "낮은 완화" 영역 내에 위치하는 점 (98 ㎚, 0.113) 이다.
왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 매우 평활한 것을 확인할 수 있었다. 왜곡을 완화시킨 SiGe막의 (2 2 4) 표면의 XRD 분석에 의하면, SiGe막의 완화율은 불충분한 완화를 나타내는 66.5 % 였다.
상술한 바와 같이, 표면 거칠기, 최적 조건 및 낮은 완화의 Rp-USiGe 그래프 (도 3) 의 각 영역들과 격자 왜곡의 완화율, 결정성 및 표면 평활성 사이의 상호관계들을 수소 이온들의 주입량이 4 x 1016 H+/cm2 인 경우에서 확인하였다.
상술한 실시예들 및 비교예들에서는 SiGe막들이 Si 기판들상에 형성된 기판들을 이용하였으나, 표면층들이 단결정 Si막들로 이루어진 SOI 기판들을 Si 기판들을 대신하여 이용하는 경우에도 동일한 결과들을 얻었다. 여기서, 표면층의 Si막은 그 Si 기판 내에 위치하는 Rp 와 SiGe/Si 계면 사이의 거리 이상의 두께를 갖는 것이 필요하며, 특히, Si막은 수소 이온들의 피크 깊이 Rp 보다 약 2 배 더 큰 두께를 갖는 것이 바람직하다.
실시형태 2
도 5a 내지 5c 는 본 발명의 실시형태 2 에 따른 반도체 기판의 품질을 개선시키는 방법의 단계들을 나타낸 도면들이다. 여기서는 표면 보호막의 효과들을 검토하였다.
먼저, 24.6 % 의 Ge 농도 및 143 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 Si 기판 (1) 상에 제 1 SiGe막 (2) 를 가상 격자 형태로 에피택셜 성장시켜, 왜곡된 SiGe/Si 기판을 형성하였다 (도 5a).
이 제 1 SiGe막 상에 20 ㎚ 의 막 두께를 갖도록 산화막 (6) 을 성장시킨 후, 17 KeV 의 주입 에너지, 3 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 수소 이온들 (3) 의 이온 주입을 수행하였다 (도 5b). 이때, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 57 ㎚ 떨어진 Si 기판 내에 위치한다.
수소 이온 주입 후 산화막 (6) 을 플루오르산 (HF) 프로세싱 등과 같은 방법으로 제거한 후, 수소 이온들이 주입된 이 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다 (도 5c).
이때, (Rp, USiGe) 은 도 1 의 "최적 조건" 의 범위 내에 존재한다. 상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (-2 -2 4) 표면의 XRD 분석에 의하여, 도 21 에 도시된 바와 같이, SiGe막의 완화율은 충분한 완화를 나타내는 77.4 % 였으며 결정성은 매우 우수한 것을 발견하였다.
따라서, 이온 주입시에 산화막이 형성됨으로써, SiGe막의 품질이 개선되었으며, 수소 이온 주입시에 SiGe막에 불순물들이 혼합되는 것을 방지할 수 있었다.
여기서, 보호막은 산화막에 제한되지 않으며, 질화물막 또는 산화 질화물막을 이용하여 동일한 효과들을 얻을 수 있다.
실시형태 3
다음으로, 본 발명에 따른 품질 개선 방법에서의 어닐링 프로세싱용 대기 가스의 효과들을 검토하였다.
실시형태 1 및 실시형태 2 에서의 수소 이온 주입 후 어닐링 프로세싱에서, 대기 가스로 N2 를 이용하였으며, 실시형태 3 에서는 N2 대신 Ar 및 H2 를 이용하여 동일한 방식으로 품질 개선을 수행하였다. 이들 가스들의 종류에 따른 완화율 또는 SiGe막의 표면 상태의 차이는 발견되지 않았다. 즉, 어닐링 프로세싱용 대기 가스로 N2, Ar 및 H2 중 어떠한 것도 이용될 수 있음을 발견하였다.
예를 들어, 19.7 % 의 Ge 농도 및 250 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켜 왜곡된 SiGe/Si 기판을 형성하였다. 이 왜곡된 SiGe/Si 기판 (정규 탄성 변형 에너지 : 0.097) 상에 Rp-USiGe 그래프에서의 "최적 조건" 의 범위 내로 수소 이온 주입을 수행하였으며, 이 왜곡된 SiGe/Si 기판을 Ar 대기에서 800 ℃ 로 10 분 동안 어닐링시켰다. 상술한 바와 같이, 왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 도 22 에 도시된 바와 같이, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 평활하였다.
또한, 이 SiGe막의 (-2 -2 4) 표면의 XRD 분석에 의하여, 도 24 에 도시된 바와 같이, SiGe막의 완화율은 충분한 왜곡 완화를 나타내는 81.2 % 였으며 결정성은 매우 우수한 것을 발견하였다.
상술한 바와 동일한 방식으로, 24.1 % 의 Ge 농도 및 304 ㎚ 의 막 두께를 갖도록 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켜 왜곡된 SiGe/Si 기판을 형성하였다. 이 왜곡된 SiGe/Si 기판 (정규 탄성 변형 에너지 : 0.177) 에 최적 조건의 범위 내로 수소 이온들을 주입하였으며, 이 왜곡된 SiGe/Si 기판을 H2 대기에서 800 ℃ 로 10 분 동안 어닐링시켰다. 상술한 바와 같이, 왜곡을 완화시킨 SiGe막 표면을 Nomarski 현미경으로 관찰할 경우, 도 23 에 도시된 바와 같이, 표면 거칠기가 관찰되지 않았으며, SiGe막 표면은 매우 평활하였다.
또한, 이 SiGe막의 (-2 -2 4) 표면의 XRD 분석에 의하여, 도 25 에 도시된 바와 같이, 완화율은 충분한 왜곡 완화를 나타내는 77.9 % 였으며 결정성은 매우 우수한 것을 발견하였다.
실시형태 4
도 6a 내지 6d 는 본 발명의 실시형태 4 에 따른 반도체 기판의 품질을 개선시키는 방법의 단계들을 나타낸 도면들이다. 여기서는 SiGe막 상에 또 다른 반도체 막이 형성되는 경우의 효과들을 검토하였다.
먼저, 28.8 % 의 Ge 농도 및 158 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켜, 왜곡된 SiGe/Si 기판을 형성하였다 (도 6a). 18 KeV 의 주입 에너지, 3 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온들 (3) 의 이온 주입을 수행하였다 (도 6b). 이 이온 주입 조건에서, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 72 ㎚ 떨어진 Si 기판 내에 위치한다.
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다 (도 6c). 이때, (Rp, USiGe) 의 값은 도 1 의 "최적 조건" 의 범위 내에 존재한다. 상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (-2 -2 4) 표면에 대한 XRD 분석에 의하여, 도 17 에 도시된 바와 같이, SiGe막의 완화율은 충분한 완화를 나타내는 80.1 % 였으며 결정성은 매우 우수한 것을 발견하였다.
그 후, 30 % 의 Ge 농도 및 300 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 왜곡을 완화시킨 SiGe막상에 가상 격자 형태의 제 2 SiGe막을 에피택셜 성장시켰다 (도 6d). 이에 따라, 제 1 및 제 2 SiGe막의 총 막 두께는 458 ㎚ 가 되었다.
상술한 바와 같이, 제 2 SiGe막은 왜곡을 완호시킨 SiGe막의 최상에 적층됨으로써, 예를 들어, 높은 소스 전압을 갖는 CMOS 장치에 의해, 공핍층의 확산은, 미스핏 전위들이 존재하여 접합 누설 전류를 방지할 수 있는, 제 1 SiGe막과 Si 기판사이의 계면까지 도달할 수가 있었다.
실시형태 5
도 7a 내지 7d 는 본 발명의 실시형태 5 에 따른 반도체 기판의 품질을 개선시키는 방법의 단계들을 나타낸 도면들이다. 여기서는 SiGe막 상에 Si막이 형성되는 경우의 효과들을 검토하였다.
28.8 % 의 Ge 농도 및 158 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시켜, 왜곡된 SiGe/Si 기판을 형성하였다 (도 7a). 18 KeV 의 주입 에너지, 3 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온들 (3) 의 이온 주입을 수행하였다 (도 7b). 이 이온 주입 조건에서, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 72 ㎚ 떨어진 Si 기판 내에 위치한다.
그 후, 수소 이온들이 주입된 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다 (도 7c). 이때, (Rp, USiGe) 의 값은 도 1 의 "최적 조건" 의 범위 내에 존재한다. 상술한 조건들에 따라 왜곡을 완화시킨 SiGe막의 (-2 -2 4) 표면의 XRD 분석에 의하여, 도 17 에 도시된 바와 같이, SiGe막의 완화율은 충분한 완화를 나타내는 80.1 % 였으며 결정성은 매우 우수한 것을 발견하였다.
그 후, 30 % 의 Ge 농도 및 300 ㎚ 의 막 두께를 갖도록, 500 ℃ 에서왜곡을 완화시킨 SiGe막상에 가상 격자 형태의 제 2 SiGe막을 에피택셜 성장시킨 후, 가상 격자 형태의 또 다른 Si막을 20 ㎚ 의 막 두께를 갖도록 성장시켰다 (도 7d). 제 2 SiGe막상에 형성된 이 Si 박막은 가상 격자 형태로 형성되었기 때문에, 왜곡이 완화되고 Si막의 격자 정수보다 더 큰 격자 정수를 갖는 제 2 SiGe막으로 격자가 확장되어, Si 박막에서의 전자들 및 정공들의 이동도가 증가하였다.
실시형태 6
다음으로, 실시형태 5 와 유사한 Si 박막에 MOS 장치를 형성하여, 그 장치의 기능성을 검토하였다.
먼저, 28.8 % 의 Ge 농도 및 158 ㎚ 의 막 두께를 갖도록 500 ℃ 에서 제 1 SiGe막을 가상 격자 형태로 에피택셜 성장시키고 왜곡된 SiGe/Si 기판을 형성하였으며, 18 KeV 의 주입 에너지, 3 x 1016 H+/cm2 의 수소 이온들 (도즈) 의 주입량 및 7 °의 경사각의 조건으로 이 왜곡된 SiGe/Si 기판상에 수소 이온들의 이온 주입을 수행하였다.
이 이온 주입 조건에서, 수소 이온들의 피크 깊이 Rp 는 SiGe/Si 계면으로부터 72 ㎚ 떨어진 Si 기판 내에 위치한다.
그 후, 수소 이온들이 주입된 이 기판을 N2 대기에서의 노 (furnace) 를 이용하여 800 ℃ 에서 10 분 동안 어닐링시켰다. 이때, (Rp, USiGe) 의 값은 도 1 의 "최적 조건" 의 범위 내에 존재한다. 30 % 의 Ge 농도 및 300 ㎚ 의 막 두께를 갖도록 제 2 SiGe막을 형성하였으며, 가상 격자 형태 및 20 ㎚ 의 막 두께를 갖도록 최상에 Si 를 성장시킴으로써, 왜곡된 Si/SiGe/Si 기판을 형성하였다.
그 후, 왜곡된 Si/SiGe/Si 기판 상에 도 26 에 도시된 구조를 갖는 PMOS 를 형성하였다. 도 26 에서의 Si 기판 (1), SiGe막 (2), 및 Si막 (8) 은 상술한 절차에 따라 형성하였다. 게이트 산화막 (11) 및 게이트 전극 (10) 은 이 기판을 패터닝하여 형성하였으며, 게이트 산화막 (11) 및 게이트 전극 (10) 을 자기-정렬 방식에서의 마스크로서 이용하여 붕소 이온 주입을 수행한 후 열적 확산을 수행함으로써, 소스 (13) 및 드레인 (14) 를 형성하고 측벽들 (12) 를 형성하여 PMOS 를 형성하였다.
왜곡된 Si/SiGe/Si 기판은 "최적 조건" 따라 왜곡을 완화시킨 SiGe막상에 성장시킨 상층 Si 박막을 구비하여, 확장 왜곡 (stretch distortion) 이 상층 Si 박막에 발생하였다. 또한, 왜곡된 Si/SiGe 계면은 평활하고 평평하였다. 따라서, 도 27 에 도시된 바와 같이, Id-Vd 특성은 종래의 Si 기판에서의 PMOS 와 비교하여 증대된 드레인 전류를 나타내며, 도 28 에 도시된 바와 같이, Gm-Vg 특성은 종래의 Si 기판에서의 PMOS 보다 더 큰 Gm 최대값을 나타냈다. 따라서, 캐리어 이동도 (여기서는 홀들) 의 증가를 확인할 수 있었다.
상술한 바와 같이, 본 발명에 따르면, 품질 개선을 위한 적당한 조건들의 소정의 범위는 3 개의 파라미터들 : 탄성 변형 에너지 USiGe; 피크 깊이 Rp; 및 이온들의 주입량을 이용하여 표현할 수 있으므로, 이들 3 개의 파라미터들을 이용하여, Ge 농도 및 SiGe막의 두께 등의 조건들에 의존하는 최적의 수소 이온 주입 조건을 결정하여 매우 우수한 표면 상태, 매우 우수한 결정성 및 충분한 완화율을 가지고 왜곡이 완화된 SiGe막을 형성할 수 있다.
따라서, 왜곡이 완화된 SiGe막 상에 Si 박막을 형성함으로써, 캐리어 이동도가 종래의 Si 기판 보다 더 큰 Si 기판을 형성할 수 있으며, 매우 우수한 반도체 장치를 제조할 수 있다.
도 1 은, 서브-파라미터인 수소 이온들의 주입량이 3 x 1016 H+/cm2 인 경우, 본 발명에 따른 반도체 기판을 개선시키는 방법에 따라 정의된 양호한 품질 개선 조건들의 범위들을 나타낸 Rp-USiGe 그래프.
도 2 는 수소 이온들의 주입량이 2 x 1016 H+/cm2 인 경우, 본 발명의 방법에 따라 정의된 양호한 품질 개선 조건들의 범위들을 나타낸 Rp-USiGe 그래프.
도 3 은 수소 이온들의 주입량이 4 x 1016 H+/cm2 인 경우, 본 발명의 방법에 따라 정의된 양호한 품질 개선 조건들의 범위들을 나타낸 Rp-USiGe 그래프.
도 4a 내지 4c는 본 발명의 실시형태 1 에 따른 반도체 기판을 개선시키는 방법의 단계들을 나타낸 도면.
도 5a 내지 5c는 본 발명의 실시형태 2 에 따른 반도체 기판을 개선시키는 방법의 단계들을 나타낸 도면.
도 6a 내지 6d는 본 발명의 실시형태 4 에 따른 반도체 기판을 개선시키는 방법의 단계들을 나타낸 도면.
도 7a 내지 7d는 본 발명의 실시형태 5 에 따른 반도체 기판을 개선시키는 방법의 단계들을 나타낸 도면.
도 8 은 본 발명의 실시형태 1 에 따른 Rp 근처에 생성된 마이크로캐비티들의 TEM 사진.
도 9 는 본 발명의 비교예 1 로서, 이온 주입을 수행하기 전의 SiGe막 의 표면 상태 (정규 탄성 변형 에너지 USiGe 는 0.266 이하) 의 Nomarski 현미경 사진.
도 10 은 본 발명의 비교예 2 로서, 이온 주입을 수행하기 전의 SiGe막 의 표면 상태 (정규 탄성 변형 에너지 USiGe 는 0.266 초과) 의 Nomarski 현미경 사진.
도 11 은 본 발명의 비교예 3 으로서, 수소 이온들의 피크 깊이 Rp 를 결정하기 위하여, SIMS 데이터와 이온 주입 프로파일 데이터의 Monte Carlo 모의실험 결과들 사이의 비교 데이터에 대한 도면.
도 12 는 본 발명의 비교예 3 으로서, 수소 이온의 피크 깊이 Rp 를 결정하기 위하여, 수소 이온들의 피크 깊이 Rp 와 이온 주입 에너지 사이의 관계를 나타낸 평면도.
도 13 은 본 발명의 비교예 3 으로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하지만 SiGe막의 표면은 거침) 에 대한 Nomarski 현미경 사진의 평면도.
도 14 는 본 발명의 실시예 1 로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 Nomarski 현미경 사진.
도 15 는 본 발명의 비교예 4 로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 불충분하고 그 표면은 평활함) 의 Nomarski 현미경 사진.
도 16 은 본 발명의 비교예 3 으로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하지만 그 표면은 거침) 의 X-선 회절 (XRD) 분석 결과도.
도 17 은 본 발명의 실시예 1 로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 X-선 회절 (XRD) 분석 결과도.
도 18 은 본 발명의 비교예 4 로서, 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 불충분하지만 그 표면은 평활함) 의 X-선 회절 (XRD) 분석 결과도.
도 19 는 본 발명의 비교예 3 으로서, 이온 주입을 수행한 후의 SiGe 막의 단면 (완화율은 충분하지만 그 표면은 거침) 의 SEM 사진.
도 20 은 본 발명의 실시예 1 로서, 이온 주입을 수행한 후의 SiGe 막의 단면 (완화율은 충분하고 그 표면은 평활함) 의 SEM 사진.
도 21 은 본 발명의 실시형태 2 에 따라서, 산화막을 성장시키고 이온 주입을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 X-선 회절 (XRD) 분석 결과도.
도 22 는 본 발명의 실시형태 3 에 따라서, 이온 주입을 수행하고 아르곤 대기에서 어닐링을 수행한 후의 SiGe 막의 표면 상태 (완화율율은 충분하고 그 표면은 평활함) 의 Nomarski 현미경 사진.
도 23 은 본 발명의 실시형태 3 에 따라서, 이온 주입을 수행하고 수소 대기에서 어닐링을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 Nomarski 현미경 사진.
도 24 는 본 발명의 실시형태 3 에 따라서, 이온 주입을 수행하고 아르곤 대기에서 어닐링을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 X-선 회절 (XRD) 분석 결과도.
도 25 는 본 발명의 실시형태 3 에 따라서, 이온 주입을 수행하고 수소 대기에서 어닐링을 수행한 후의 SiGe 막의 표면 상태 (완화율은 충분하고 그 표면은 평활함) 의 X-선 회절 (XRD) 분석 결과도.
도 26 은 본 발명의 실시형태 6 에 따른 Si/SiGe/Si 기판의 상층 상에 형성된 PMOS 의 구성을 나타낸 도면.
도 27 은 도 26 의 PMOS 트랜지스터 및 종래의 Si 기판상에 형성되는 PMOS 에 의해 나타나는 Id-Vd 특성을 나타낸 그래프.
도 28 은 도 26 의 PMOS 트랜지스터 및 종래의 Si 기판상에 형성되는 PMOS 에 의해 나타나는 Gm-Vg 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
1 : Si 기판 2 : SiGe막
3 : 수소 이온 6 : 산화막
7 : 제 2 SiGe막 8 : 상층 Si막
9 : 마이크로캐비티 10 : 게이트 전극
11 : 게이트 산화막 12 : 측벽
13 : 소스 14 : 드레인
Claims (10)
- 수소 이온 주입 및 어닐링을 이용하여 Si 또는 SOI 기판상에 SiGe 막을 구비하는 반도체 기판을 개선하는 방법으로서,상기 수소 이온 주입은,(1) SiGe막의 Ge 농도 및 SiGe막의 두께에 의존하는 탄성 변형 에너지 USiGe,(2) Si 또는 SOI 기판에서의 수소 이온 농도의 피크 위치와 SiGe/Si 계면 사이의 거리이며, 수소 이온 주입 에너지 및 SiGe막의 두께에 의존하는 피크 깊이 Rp, 및(3) 수소 이온들의 주입량으로 이루어진 3 개의 파라미터들에 의해 개선 조건들의 범위를 미리 결정하는 단계;상기 개선 조건들의 범위로부터 원하는 개선 조건을 선택하는 단계; 및수소 이온들의 주입량 및 수소 이온 주입 에너지를 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 1 항에 있어서,상기 탄성 변형 에너지 USiGe 및 피크 깊이 Rp 를 파라미터들로 선택하고 상기 수소 이온들의 양을 서브-파라미터로 선택하며,상기 수소 이온 주입은,Ge 농도 및 SiGe막 두께로부터 상기 탄성 변형 에너지 USiGe 를 계산하는 단계;수소 이온들의 주입량 및 수소 이온 주입 에너지를 잠정적으로 설정하는 단계;SiGe막의 두께 및 잠정적으로 설정된 수소 이온 주입 에너지로부터 피크 깊이 Rp 를 계산하는 단계;상기 계산된 탄성 변형 에너지 USiGe, 상기 계산된 피크 깊이 Rp 및 잠정적으로 설정된 수소 이온들의 주입량이 각각의 미리 설정된 수소 이온들의 주입량에 대하여 소정의 개선 조건들의 범위에 존재하는지의 여부를 결정하는 단계; 및상기 계산된 수소 이온 주입 에너지, 상기 계산된 피크 깊이 Rp 및 잠정적으로 설정된 수소 이온들의 주입량이 개선 조건들의 범위내에 존재하는 경우, 수소 주입 에너지 및 수소 이온들의 주입량을 각각 이온 주입 조건들로서 결정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 1 항에 있어서,상기 탄성 변형 에너지 USiGe 는 정규화된 값 0.266 보다 더 크지 않는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 1 항에 있어서,상기 수소 이온들의 주입량은 2 x 1016 H+/cm2 내지 4 x 1016 H+/cm2 의 범위인 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 2 항에 있어서,상기 미리 설정된 수소 이온들의 주입량이 2 x 1016 H+/cm2, 3 x 1016 H+/cm2, 또는 4 x 1016 H+/cm2 인 경우, 상기 탄성 변형 에너지 파라미터 USiGe 및 상기 피크 깊이 파라미터 Rp 에 의해 상기 개선 조건들의 범위를 결정하는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 1 항에 있어서,Si 산화막, Si 질화물막 또는 Si 산화 질화물막은 SiGe막상의 보호막으로 형성되는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 제 1 항에 있어서,상기 어닐링 프로세스는 질소, 아르곤 또는 수소 대기에서 수행하는 것을 특징으로 하는 반도체 기판을 개선시키는 방법.
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00241010 | 2002-08-21 | ||
| JP2002241010A JP2004079912A (ja) | 2002-08-21 | 2002-08-21 | 半導体基板改質方法およびこの方法を用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040018166A KR20040018166A (ko) | 2004-03-02 |
| KR100519202B1 true KR100519202B1 (ko) | 2005-10-06 |
Family
ID=31185201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0057651A KR100519202B1 (ko) | 2002-08-21 | 2003-08-20 | ＳｉＧｅ 막을 가지는 반도체 기판을 개선하는 방법 및 이방법을 이용하여 제조된 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7348186B2 (ko) |
| EP (1) | EP1391937A3 (ko) |
| JP (1) | JP2004079912A (ko) |
| KR (1) | KR100519202B1 (ko) |
| TW (1) | TWI248118B (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855649B2 (en) * | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| DE10310740A1 (de) * | 2003-03-10 | 2004-09-30 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen |
| US7273818B2 (en) * | 2003-10-20 | 2007-09-25 | Tokyo Electron Limited | Film formation method and apparatus for semiconductor process |
| DE102004031710B4 (de) * | 2004-06-30 | 2007-12-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten |
| DE102004048096A1 (de) * | 2004-09-30 | 2006-04-27 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
| US7273800B2 (en) * | 2004-11-01 | 2007-09-25 | International Business Machines Corporation | Hetero-integrated strained silicon n- and p-MOSFETs |
| JP5141029B2 (ja) * | 2007-02-07 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP5465830B2 (ja) * | 2007-11-27 | 2014-04-09 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
| KR100908653B1 (ko) | 2007-12-21 | 2009-07-21 | 한국지질자원연구원 | 기울임 이온주입에 의한 원자의 깊이방향 균일 분포 방법 |
| KR101259000B1 (ko) * | 2011-07-08 | 2013-04-29 | 단국대학교 산학협력단 | 박막의 물성을 변화시키는 방법 |
| US8859348B2 (en) | 2012-07-09 | 2014-10-14 | International Business Machines Corporation | Strained silicon and strained silicon germanium on insulator |
| JP6539959B2 (ja) * | 2014-08-28 | 2019-07-10 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法 |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| US9570298B1 (en) | 2015-12-09 | 2017-02-14 | International Business Machines Corporation | Localized elastic strain relaxed buffer |
| JP6787268B2 (ja) * | 2017-07-20 | 2020-11-18 | 株式会社Sumco | 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法 |
| CN113109415A (zh) * | 2021-03-26 | 2021-07-13 | 南昌大学 | 一种适用于二次离子质谱分析的多层膜界面位置表征方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5706164A (en) * | 1996-07-17 | 1998-01-06 | Vangaurd International Semiconductor Corporation | Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6583000B1 (en) * | 2002-02-07 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation |
| US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
-
2002
- 2002-08-21 JP JP2002241010A patent/JP2004079912A/ja active Pending
-
2003
- 2003-08-13 US US10/639,647 patent/US7348186B2/en not_active Expired - Fee Related
- 2003-08-15 TW TW092122556A patent/TWI248118B/zh not_active IP Right Cessation
- 2003-08-19 EP EP03018848A patent/EP1391937A3/en not_active Withdrawn
- 2003-08-20 KR KR10-2003-0057651A patent/KR100519202B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040058482A1 (en) | 2004-03-25 |
| US7348186B2 (en) | 2008-03-25 |
| TW200407977A (en) | 2004-05-16 |
| TWI248118B (en) | 2006-01-21 |
| JP2004079912A (ja) | 2004-03-11 |
| EP1391937A3 (en) | 2006-06-14 |
| KR20040018166A (ko) | 2004-03-02 |
| EP1391937A2 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100519202B1 (ko) | ＳｉＧｅ 막을 가지는 반도체 기판을 개선하는 방법 및 이방법을 이용하여 제조된 반도체 장치 | |
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| Bogumilowicz et al. | Chemical vapour etching of Si, SiGe and Ge with HCl; applications to the formation of thin relaxed SiGe buffers and to the revelation of threading dislocations | |
| KR100822918B1 (ko) | 회로 장치와 회로 장치 제조 방법 | |
| US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
| US6709903B2 (en) | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing | |
| US6787793B2 (en) | Strained Si device with first SiGe layer with higher Ge concentration being relaxed to have substantially same lattice constant as second SiGe layer with lower Ge concentration | |
| US7411274B2 (en) | Silicon semiconductor substrate and its manufacturing method | |
| US20080135875A1 (en) | RELAXED LOW-DEFECT SGOI FOR STRAINED Si CMOS APPLICATIONS | |
| JP2004014856A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| US20070196992A1 (en) | In-situ doped silicon germanium and silicon carbide source drain region for strained silicon CMOS transistors | |
| JP2006135319A (ja) | ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法 | |
| US20090130826A1 (en) | Method of Forming a Semiconductor Device Having a Strained Silicon Layer on a Silicon-Germanium Layer | |
| JP3875040B2 (ja) | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 | |
| US6869897B2 (en) | Manufacturing method for semiconductor substrate, and semiconductor device having a strained Si layer | |
| US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
| CN110444473A (zh) | 嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构 | |
| US7202142B2 (en) | Method for producing low defect density strained -Si channel MOSFETS | |
| KR100632460B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2012050157A1 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| JP2009049219A (ja) | 炭化珪素半導体素子の製造方法 | |
| CN116646250A (zh) | 一种碳化硅场效应管的制备方法 | |
| JP2005093797A (ja) | 半導体基板及びその製造方法 | |
| JP2003282471A (ja) | 半導体基板の製造方法 | |
| Regula et al. | Rare Gas Ion Implanted‐Silicon Template for the Growth of Relaxed Si1− xGex/Si (100) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110811 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |