KR100515842B1 - 디스플레이 패널의 어드레스 구동회로 및 그 구동방법 - Google Patents

디스플레이 패널의 어드레스 구동회로 및 그 구동방법 Download PDF

Info

Publication number
KR100515842B1
KR100515842B1 KR10-2003-0058503A KR20030058503A KR100515842B1 KR 100515842 B1 KR100515842 B1 KR 100515842B1 KR 20030058503 A KR20030058503 A KR 20030058503A KR 100515842 B1 KR100515842 B1 KR 100515842B1
Authority
KR
South Korea
Prior art keywords
inductor
switch
node
power
address
Prior art date
Application number
KR10-2003-0058503A
Other languages
English (en)
Other versions
KR20050020496A (ko
Inventor
이준영
이동영
김준형
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0058503A priority Critical patent/KR100515842B1/ko
Publication of KR20050020496A publication Critical patent/KR20050020496A/ko
Application granted granted Critical
Publication of KR100515842B1 publication Critical patent/KR100515842B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 어드레스 구동회로 및 어드레스 구동방법은, 변압기를 이용함으로써 효율적인 어드레스 구동, 어드레스 전력회수, 및 어드레스 전력공급 동작이 가능하다. 이 때, 어드레스 전력회수 동작 및 어드레스 전력공급 동작시에 영전압 스위칭 조건을 형성함으로써 스위칭 손실을 저감할 수 있다. 또한 전력회수부의 1차측에 먼저 전원전압의 1/2의 전압을 인가함으로써, 어드레스 동작시 돌입전류의 발생을 방지할 수 있다. 또한, 전력회수부와 전력공급부의 변압기의 권선비를 조정함으로써, 고속의 어드레스 동작이 가능하게 된다.

Description

디스플레이 패널의 어드레스 구동회로 및 그 구동방법{Address driving circuit of display panel and driving method using the same}
본 발명은, 디스플레이 패널의 구동 회로에 관한 것으로서, 특히 어드레스 전력 회수 회로에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 1을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극 라인들(A1, A2, ... , Am), 유전층(102, 110), Y 전극 라인들(Y1, ... , Yn), X 전극 라인들(X 1, ... , Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘(MgO)층(104)이 마련되어 있다.
어드레스 전극 라인들(A1, A2, ... , Am)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A1, A2, ... , Am)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A1, A2, ... , Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.
X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn )은 어드레스 전극 라인들(A1, A2, ... , Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ... , Xn)과 각 Y 전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.
여기서, 상기 단위 서브-필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브-필드의 디스플레이 유지 시간들에 의하여 원하는 계조가 디스플레이될 수 있다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치를 보여준다.
도 2를 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부(204)를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(202)는 영상 처리부(200)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(A1, A2, ... , Am)에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, S Y, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 도 2에 도시된 어드레스 구동부(206)의 통상적인 일 예를 보여주는 회로도로서, 어드레스 전력회수 회로(206b) 및 어드레스 스위치부(206a)를 포함한다. 도 1 내지 도 3을 참조하면, 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호(SA1, SA2, ... , SAm)를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(A1, A2, ... , Am)에 인가한다. 이 어드레스 구동 회로(206)의 전원 전압(Va) 즉, 선택된 어드레스 전극 라인들에 인가될 선택 어드레스 전압은 전력 회수 회로(206b)의 동작에 의하여 제어된다. 그 이유는, 표시 데이터 신호(SA1, SA2, ... , SAm)의 인가가 종료되는 시간에서 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들을 수집하고, 표시 데이터 신호(SA1, SA2, ... , SAm)의 인가가 시작되는 시간에서 상기 수집된 전하들을 디스플레이 셀들에 인가하기 위함이다. 통상적인 어드레스 전력회수 회로(206b)에서 공진 코일(LPR)의 인덕턴스는 플라즈마 디스플레이 패널(1)의 평균 동작 캐패시턴스에 대하여 공진을 수행할 수 있도록 설정된다.
도 4는 도 2의 장치의 어드레스 구동부(206)에 포함된 통상적인 어드레스 구동 회로(도 3의 206a)를 보여준다.
도 3 및 도 4를 참조하여, 통상적인 전력 회수 동작을 다음과 같이 제1 내지 제4모드로 나누어 단계적으로 설명한다.
먼저 제1모드에서는, 표시 데이터 신호(SA1, SA2, ... , SAm)의 인가가 종료되는 시점(t4)에 있어서, 어드레스 스위치부(206a)에서는 모든 트랜지스터들(F1L, F1U , ... , FmL, FmU)이 턴 오프(turn off)되고, 전력 회수 회로(206b)에서는 제2 스위치(S2)만이 턴 온(turn on)된다. 이에 의하여, 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 스위치부(206a)의 상부 트랜지스터들(F1U, ... , FmU)의 내부 다이오드들, 전원 전압 단자(VPP ), 전력 회수 회로(206b)의 공진 코일(LPR) 및 제2 스위치(S2)를 통하여 충방전용 캐패시터(CPR)에 수집된다. 이 동작은, 전력 회수 회로(206b)의 출력 신호 및 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호(SA1, SA2, ... , SAm )의 전압이 접지 전압(VG)이 될 때까지 진행된다. 여기서, 플라즈마 디스플레이 패널(1)의 디스플레이 셀들에 불필요하게 남아 있는 전하들이 어드레스 스위치부(206a)의 상부 트랜지스터들(F1U, ... , FmU)의 내부 다이오드들 및 공진 코일(LPR )을 통하여 이동하므로, 전력 회수 회로(206b)의 출력 신호 및 선택된 어드레스 전극 라인들에 인가되는 구동 신호의 전압이 접지 전압(VG)까지 저하되는 시간이 상대적으로 길다.
다음에 제2모드에서는, 어드레스 스위치부(206a)의 모든 상부 트랜지스터들(F1U, ... , FmU)이 턴 온되고 전력 회수 회로(206b)의 제4 스위치(S4)만이 턴 온된다. 이에 따라, 전력 회수 회로(206b)의 출력 신호 및 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호(SA1, SA2, ... , SAm)의 전압이 접지 전압(VG)으로서 유지된다.
다음에 제3모드에서는, 어드레스 스위치부(206a)의 선택된 상부 트랜지스터들(F1U, ... , FmU)이 턴 온되고 전력 회수 회로(206b)의 제1 스위치(S1)만이 턴 온된다. 이에 따라, 충방전용 캐패시터(CPR)에 수집되었던 전하들이 제1 스위치(S1), 공진 코일(LPR) 및 어드레스 스위치부(206a)의 전원 전압 단자(VPP)를 통하여 플라즈마 디스플레이 패널(1)의 선택된 디스플레이 셀들에 인가된다.
다음에 제4모드에서는, 어드레스 스위치부(206a)의 선택된 상부 트랜지스터들(F1U, ... , FmU)이 턴 온된 상태를 유지하고, 전력 회수 회로(206b)의 제3 스위치(S3)만이 턴 온된다. 이에 따라, 전력 회수 회로(206b)의 출력 신호 및 선택된 어드레스 전극 라인들에 인가되는 표시 데이터 신호(SA1, SA2, ... , SAm )의 전압이 선택 어드레스 전압(Va)으로서 유지된다.
상기 제1모드 내지 제4모드의 사이클이 반복되어 어드레스 방전이 수행된다.도 3 및 도 4에 도시된 종래의 전력 회수 회로는, 회로를 구성하는 모든 스위치가 이상적인 영전압 스위칭 동작이 불가능하여 스위치의 턴 온시에 스위칭 손실이 매우 커진다. 또한 발광 개시 직후 전력 회수 캐패시터 Cpr가 미리 Va/2 만큼 미리 충전되어 있지 않는 상태에서는 어드레스 방전시 매우 큰 돌입 전류가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 스위칭 손실, 기동시 돌입전류 등을 감소시키고, 고속의 어드레스 동작이 가능한 디스플레이 패널의 어드레스 구동회로 및 그 구동방법을 제공하는 데 있다.
상기한 기술적 과제를 이루기 위한 본 발명은, 주사전극과 어드레스 전극이 교차하여 형성되는 표시셀을 선택하는 디스플레이 패널의 어드레스 구동회로이며, 상기 어드레스 구동회로는 전원단, 접지단, 제1 내지 제3 노드를 포함하고, 상기 제3노드에는 상기 표시셀이 연결되며, 상기 접지단과 상기 제1노드 사이에 연결된 전력저장부; 상기 제1노드에 연결되며, 상기 전원단과 상기 제2노드 사이에 연결되며, 외부로부터 입력되는 제1제어신호에 의하여 스위칭되는 1차측 인덕터로부터 2차측 인덕터에 유도되는 전압에 의하여 상기 표시셀 캐패시터로부터 상기 전력저장부로 전력을 회수하는 전력 회수부; 상기 제1노드에 연결되며, 전력이 회수되어 있는 상기 전력저장부로부터 1차측 인덕터에 인가되는 전압에 의하여 2차측 인덕터에 유도되는 전력을 상기 패널 캐패시터에 공급하는 전력 공급부; 외부 제어신호에 의해 스위칭되며, 상기 전원단과 상기 제2노드 사이에 연결된 전원스위치; 외부 제어신호에 의해 스위칭되며, 상기 제2노드와 상기 접지단 사이에 연결된 접지스위치; 상기 제2노드와 상기 제3노드 사이에 연결된 상부 어드레스 스위치; 및 상기 제3노드와 상기 접지단 사이에 연결된 하부 어드레스 스위치를 구비하는 것을 특징으로 한다.
상기 전력저장부는, 상기 전원단과 상기 제1노드 사이에 연결된 제1캐패시터; 및 상기 제1노드와 상기 접지단 사이에 연결된 제2캐패시터를 구비할 수 있다.
상기 제1노드 전압은, 전원단 전압의 1/2인 것이 바람직하다.
상기 전력 공급부는, 상기 접지단에 애노드가 연결된 라이징 다이오드; 상기 라이징 다이오드의 캐소드에 일단이 연결된 제1인덕터; 상기 제1인덕터의 타단과 상기 제2노드 사이에 연결된 2차측 인덕터와, 상기 제1노드에 일단이 연결된 1차측 인덕터를 구비하는 제1변압기; 상기 제1변압기의 1차측 인덕터의 타단에 애노드가 연결되고, 상기 전원단에 캐소드가 연결된 제1다이오드; 및 외부 제어신호에 의해 스위칭되며, 상기 제1다이오드의 애노드와 접지단 사이에 연결된 라이징스위치를 구비할 수 있다. 상기 제1변압기에 있어서, 상기 1차측 인덕터와 상기 2차측 인덕터의 권선비가 1보다 작은 것이 바람직하다.
상기 전력 회수부는, 상기 전원단에 캐소드가 연결된 폴링다이오드; 상기 폴링다이오드의 애노드에 일단이 연결된 제2인덕터; 상기 제2인덕터의 타단과 상기 제2노드 사이에 연결된 2차측 인덕터와, 상기 제1노드에 일단이 연결된 1차측 인덕터를 구비하는 제2변압기; 상기 제2변압기의 1차측 인덕터의 타단에 캐소드가 연결되고, 상기 접지단에 애노드가 연결된 제2다이오드; 및 외부 제어신호에 의해 스위칭되며, 상기 전원단과 상기 제2다이오드의 캐소드 사이에 연결된 폴링스위치를 구비할 수 있다. 상기 제2변압기에 있어서, 상기 1차측 인덕터와 상기 2차측 인덕터의 권선비가 1보다 작은 것이 바람직하다.
상기 디스플레이 패널의 어드레스 구동회로는, 상기 전원스위치와 상기 전력공급부가 물리적으로 최단거리 배선에 의해 구비되는 제1회로블록; 상기 접지스위치와 상기 전력회수부가 물리적으로 최단거리 배선에 의해 구비되는 제2회로블록; 및 상기 제1회로블록과 상기 제2회로블록 사이에 상기 상부 어드레스 스위치가 연결되도록 구비될 수 있다.
상기한 다른 기술적 과제를 이루기 위한 디스플레이 패널의 어드레스 구동방법은, 상기 디스플레이 패널의 어드레스 구동회로를 구동하여 하나의 표시셀을 선택하는 디스플레이 패널의 어드레스 구동방법이며, (a) 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급하는 단계; (b) 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급한 상태에서, 상기 접지스위치 및 상기 하부 어드레스 스위치를 턴온하는 단계; (c) 상기 전력회수부의 상기 1차측 인덕터에 정전압 공급을 차단하고, 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급하는 단계; (d) 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급한 상태에서, 상기 전원스위치 및 상기 상부 어드레스 스위치를 턴온하는 단계; 및 (e) 상기 전력공급부의 상기 1차측 인덕터에 정전압 공급을 차단하는 단계를 구비하는 것을 특징으로 한다.
상기 어드레스 구동방법에 있어서, 상기 (a) 단계는, 상기 제2노드 전압이 상기 접지단 전압으로 하강하여 상기 접지스위치에 영전압스위칭 조건이 형성될 때까지 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급하고, 상기 (b) 단계는, 상기 접지스위치에 영전압스위칭 조건이 형성된 상태에서, 상기 접지스위치 및 상기 하부 어드레스 스위치를 턴온할 수 있다.
또한 상기 어드레스 구동방법에 있어서, 상기 (c) 단계는, 상기 제2노드 전압이 상기 전원단 전압으로 상승하여 상기 전원스위치에 영전압스위칭 조건이 형성될 때까지 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급하고, 상기 (d) 단계는, 상기 전원스위치에 영전압스위칭 조건이 형성된 상태에서, 상기 전원스위치 및 상기 상부 어드레스 스위치를 턴온할 수 있다.
이하, 본 발명의 바람직한 실시예에 의한 디스플레이 패널의 어드레스 구동회로 및 그 구동방법의 구성과 동작을 첨부한 도면들을 참조하여 상세히 설명한다.
본 발명은, PDP와 같은 디스플레이 패널의 구동회로에 관한 것으로서, 특히 주사전극과 어드레스 전극이 교차하여 형성되는 표시셀을 선택하는 어드레스 구동회로에 관한 것이다.
도 5는 본 발명의 바람직한 일 실시예에 의한 디스플레이 패널의 어드레스 구동회로를 개략적으로 도시한 회로도이다.
도 5의 어드레스 구동회로는, 전원단(Va), 접지단(VG), 제1노드(N1), 제2노드(N2), 제3노드(N3)를 포함하며, 전력저장부(500), 전력회수부(502), 전력공급부(504), 전원스위치(Ya), 접지스위치(Yg), 상부 어드레스 스위치(AU), 하부 어드레스 스위치(AL)를 포함한다.
전력저장부(500)는, 접지단(VG)과 제1노드(N1) 사이에 연결된다.
전력회수부(502)는, 외부로부터 입력되는 제1제어신호에 의하여 스위칭되는 1차측 인덕터(L11)로부터 2차측 인덕터(L12)에 유도되는 전압에 의하여 표시셀 캐패시터(Ca)로부터 전력저장부(500)로 전력을 회수한다.
전력공급부(504)는, 전력이 회수되어 있는 전력저장부(500)로부터 1차측 인덕터(L21)에 인가되는 전압에 의하여 2차측 인덕터(L22)에 유도되는 전력을 표시셀(Ca)에 공급한다.
전원스위치(Ya)는, 외부 제어신호(Sa)에 의해 스위칭되며, 전원단(Va)과 제2노드(N2) 사이에 연결된다. 전원스위치(Ya)가 턴온되면, 제1노드(N1) 전압은 전원단 전압(Va)이 된다.
접지스위치(Yg)는, 외부 제어신호(Sg)에 의해 스위칭되며, 제2노드(N2)와 접지단(VG) 사이에 연결된다. 접지스위치(Yg)가 턴온되면, 제1노드(N1) 전압은 접지단 전압(VG)이 된다.
제3노드(N3)에는 표시셀 캐패시터(Ca)가 연결된다. 상부 어드레스 스위치(AU)는, 제2노드(N2)와 제3노드(N3) 사이에 연결된다. 상부 어드레스 스위치(AU)가 턴온되면, 제2노드(N2)와 표시셀 캐패시터(Ca)가 도통되어, 전력회수부(502)로 전력이 회수되거나, 전력공급부(504)로부터 전력이 공급될 수 있다. 하부 어드레스 스위치(AL)는, 제3노드(N3)와 접지단(VG) 사이에 연결된다. 하부 어드레스 스위치(AL)이 턴온되면, 표시셀 캐패시터(Ca)는 접지단으로 방전된다.
전력저장부(500), 전력회수부(502), 및 전력공급부(504)의 바람직한 실시예를 도면을 참조하여 다음과 같이 설명한다.
전력저장부(500)는, 제1노드(N1)에 연결된 전력회수부(502)를 통하여, 표시셀 캐피시터(Ca)로부터 회수된 전력을 저장한다. 또한, 전력저장부(500)에 저장된 전력은, 제1노드(N1)에 연결된 전력공급부(504)를 통하여, 표시셀 캐패시터(Ca)에 공급된다. 여기서, 전력저장부(500)는, 전원단(Va)과 제1노드(N1) 사이에 연결된 제1캐패시터(C1), 및 제1노드(N1)와 접지단(VG) 사이에 연결된 제2캐패시터에 의해 구비되는 것이 바람직하다. 이 경우, 제1캐패시터(C1)와 제2캐패시터(C2)의 용량에 따라, 제1노드(N1)의 전압이 달라질 수 있다. 여기서, 제1노드(N1) 전압이, 전원단(Va) 전압의 1/2인 것이 바람직하다.
전력회수부(502)의 전원단(Va)으로부터 제1노드(N1)까지는, 전원단(Va), 폴링스위치(Yf), 제2변압기(T2)의 1차측 인덕터(L21), 제1노드(N1) 순서로 연결된다. 제2다이오드(D2)는, 접지단(VG)에 애노드가 연결되고, 폴링스위치(Yf)와 제2변압기(T2)의 1차측 인덕터(L21) 사이에 캐소드가 연결된다. 전력회수부(502)의 제2노드(N2)로부터 전원단(Va)까지는, 제2노드(N2), 제2변압기(T2)의 2차측 인덕터(L22), 제2인덕터(L2), 라이징 다이오드(Dyr) 애소드, 라이징 다이오드(Dyr) 캐노드, 전원다(Va) 순서로 연결된다. 제2변압기(T2)는, 1차측 인덕터(L21)와 2차측 인덕터(L22)의 상호 유도결합에 의해 구비되며, 권수비(ratio of turns)가 n2:1 인 이상변압기에 의해 구비될 수 있다. 전력회수부(502)에서, 폴링스위치(Yf)가 턴온되면, 제2변압기(T2)의 1차측 인덕터(L21)에는 소정 전압으로서, 전원단 전압에서 제1노드 전압을 뺀 값 예컨대 Va/2 의 전압이 걸린다. 폴링스위치(Yf)가 턴오프되면, 제2변압기(T2)는 접지단(VG), 제2다이오드(D2), 1차측 인덕터(L21) 경로에 의하여 리셋된다. 제2변압기(T2)의 1차측 인덕터(L21)에 전압이 걸리면, 2차측 인덕터(L22)에 전압이 유도되며. 상기 2차측 인덕터(L22)에 유도된 전압에 의하여 상부 어드레스 스위치(AU), 제2변압기(T2)의 2차측 인덕터(L22), 제2인덕터(L2), 폴링 다이오드(Df)를 통하여, 표시셀 캐패시터(Ca)로부터 전력이 회수된다. 도 5에 도시된 실시예에서는 결국, 폴링스위치(Yf)가 턴온되면 전력회수부(502)로 표시셀 캐패시터(Ca)의 전력이 회수되며, 폴링스위치(Yf)가 턴오프되면 표시셀 캐패시터(Ca)로부터의 전력회수가 차단된다. 여기서, 제2변압기(T2)의 1차측 인덕터(L21)와 2차측 인덕터(L22)의 권선비(n2)는 1보다 작은 것이 바람직하다. 또한 권선비(n2)가 작을수록, 제2노드(N2) 전압의 하강시간(rising time)의 기울기가 커져서, 고속의 어드레스 구동이 가능해진다.
전력공급부(504)의 제1노드(N1)로부터 접지단(VG)까지는, 제1노드(N1), 제1변압기(T1)의 1차측 인덕터(L11), 라이징 스위치(Yr), 접지단(VG) 순서로 연결된다. 제1다이오드(D1)는, 라이징스위치(Yr)와 제1변압기(T1)의 1차측 인덕터(L11) 사이에 애노드가 연결되고, 전원단(Va)에 캐소드가 연결된다. 전력공급부(504)의 접지단(VG)으로부터 제2노드(N2)까지는, 접지단(VG), 라이징 다이오드(Dyr) 애소드, 라이징 다이오드(Dyr) 캐노드, 제1인덕터(L1), 제1변압기(T1)의 2차측 인덕터(L12), 제2노드(N2) 순서로 연결된다. 제1변압기(T1)는, 1차측 인덕터(L11)와 2차측 인덕터(L12)의 상호 유도결합에 의해 구비되며, 권수비(ratio of turns)가 n1:1 인 이상변압기에 의해 구비될 수 있다. 전력공급부(504)에서, 라이징 스위치(Yr)가 턴온되면, 제1변압기(T1)의 1차측 인덕터(L11)에는 소정 전압 예컨대 Va/2 의 전압이 걸린다. 라이징 스위치(Yr)가 턴오프되면, 제1변압기(T1)는 제1노드(N1), 1차측 인덕터(L11), 제1다이오드(D1) 경로에 의하여 리셋된다. 제1변압기(T1)의 1차측 인덕터(L11)에 전압이 걸리면, 2차측 인덕터(L12)에 전압이 유도되며. 상기 2차측 인덕터(L12)에 유도된 전압에 의하여 라이징 다이오드(Dyr), 제1인덕터(L1), 제1변압기(T1)의 2차측 인덕터(L12), 상부 어드레스 스위치(AU)를 통하여, 표시셀 캐패시터(Ca)로 전력이 공급된다. 도 5에 도시된 실시예에서는 결국, 라이징 스위치(Yr)가 턴온되면 전력공급부(504)로부터 표시셀 캐패시터(Ca)로 전력이 공급되며, 라이징 스위치(Yr)가 턴오프되면 전력공급부(504)로부터 표시셀 캐패시터(Ca)로의 전력공급이 차단된다. 여기서, 제1변압기(T1)의 1차측 인덕터(L11)와 2차측 인덕터(L12)의 권선비(n1)는 1보다 작은 것이 바람직하다. 이로써, 1차측 인덕터(L11)에 인가되는 전압의 절대값(Va/2)보다, 2차측 인덕터(L12)에 유도되는 전압의 절대값이 크게 된다. 또한 권선비(n1)가 작을수록, 제2노드(N2) 전압의 상승시간(rising time)의 기울기가 커져서, 고속의 어드레스 구동이 가능해진다.
도 6은 도 5에 도시된 회로에 구비되는 스위치에 인가되는 제어신호들과, 그 결과로 전력회수 및 전력공급 동작이 이루어지는 과정을 각 소자의 전류, 전압으로 도시한 타이밍도로서, M1 내지 M5의 타이밍 모드가 반복적으로 수행된다.
도 6을 참조하면, M1 모드는, 폴링스위치(Yf)만이 턴온, 나머지 스위치들(Yr, Ya, Yg)은 모두 턴오프된 상태를 나타낸다. M2 모드는, M1 직후에, 폴링스위치(Yf)와 접지스위치(Yg)가 턴온, 나머지 스위치들(Yr, Ya)는 턴오프된 상태를 나타낸다. M3 모드는, M2 직후에, 폴링스위치(Y)라이징스위치(Yr)만이 턴온, 나머지 스위치들(Yf, Ya, Yg)는 턴오프된 상태를 나타낸다. M4 모드는, M3 직후에, 전원스위치(Ya)와 라이징스위치(Yr)이 턴온, 나머지 스위치들(Yf, Yg)는 턴오프된 상태를 나타낸다. M5 모드는, M4 직후에, 전원스위치(Ya)만이 턴온, 나머지 스위치들(Yf, Yr, Yg)는 턴오프된 상태를 나타낸다.
도 7a 내지 도 7e는 도 6에 도시된 제어신호에 의하여, 도 5에 도시된 회로가 전력회수 및 전력공급 동작을 수행하는 과정을 도시한 모식도이다. 도 7a 내지 도 7e은 각각 도 6에 도시된 M1 내지 M5의 모드에 대응한다.
도 7a은 도 6에 도시된 M1에 대응하는 것으로서, 폴링스위치(Yf)만이 턴온, 나머지 스위치들(Yr, Ya, Yg)은 모두 턴오프된 상태의 모식도이다. 폴링 스위치(Yf)만이 턴온되면, 제2변압기(T2)의 1차측 인덕터(L21)에는 Va/2의 전압이 인가되고, 권선비(n2:1)에 따라 제2변압기(T2)의 2차측 인덕터(L22)에는 Va/2n2 의 전압이 인가된다. 이에 따라, 표시셀 캐패시터(Ca)로부터, 상부 어드레스 스위치(AU), 제2변압기(T2)의 2차측 인덕터(L22), 제2인덕터(L2), 폴링 다이오드(Df), 전원단(Va)로 연결되는 경로로 공진전류(IL2)가 흐르게 된다. 공진전류(IL2)가 흐르게 됨에 따라, 표시셀 캐패시터(Ca)는 방전되고, 제2노드(N2) 전압(V1)은 Va에서 접지단 전압(VG)으로 하강한다.
도 7b는 도 6에 도시된 M2에 대응하는 것으로서, M1 직후에, 폴링스위치(Yf)와 접지스위치(Yg)가 턴온, 나머지 스위치들(Yr, Ya)는 턴오프된 상태의 모식도이다. 폴링스위치(Yf)가 턴온된 상태에서, 제2노드(N2)의 전압(V1)이 접지단전압(VG)로 하강하면, 제2인덕터(L2)로 흐르는 공진전류(IL2)는 접지스위치(Yg)의 바디다이오드(body diode), 제2변압기(T2)의 2차측 인덕터(L22), 제2인덕터(L2), 폴링 다이오드(Df), 전원단(Va)로 연결되는 경로로 공진전류(IL2)가 흐르게 된다. 폴링스위치(Yf)가 턴온된 상태에서, 제2변압기(T2)의 1차측 인덕터(L21)에는 Va/2의 전압이 인가되고, 권선비(n2:1)에 따라 제2변압기(T2)의 2차측 인덕터(L22)에는 Va/2n2 의 전압이 인가된다. 따라서, 제2인덕터(L2)에는 도면에 표시된 공진전류(IL2) 방향으로 -(Va-Va/2n2)의 전압이 걸린다. 이 때, 공진전류(IL2)는 -(Va-Va/2n2)/L 의 기울기(di/dt)의 기울기를 가지며, 선형적으로 감소한다. 이 때, 접지스위치(Yg)의 영전압스위칭 조건이 형성되며, 접지스위치(Yg)가 턴온되면 V1은 접지단전압(VG)으로 유지된다.
도 7c는 도 6에 도시된 M3에 대응하는 것으로서, M2 직후에, 폴링스위치(Y)라이징스위치(Yr)만이 턴온, 나머지 스위치들(Yf, Ya, Yg)는 턴오프된 상태의 모식도이다. 라이징스위치(Yr)이 턴온되면, 제1변압기(T1)의 1차측인덕터(L11)에는 Va/2의 전압이 인가되고, 권선비(n1:1)에 따라 제1변압기(T1)의 2차측 인덕터(L12)에는 Va/2n1 의 전압이 인가된다. 이에 따라, 접지단(VG), 라이징다이오드(Dr), 제1인덕터(L1), 제1변압기(T1)의 1차측 인덕터(L11), 상부 어드레스 스위치(AU), 표시셀 캐패시터(Ca)로 연결되는 경로로 공진전류(IL1)가 흐르게 된다. 공진전류(IL1)가 흐르게 됨에 따라, 표시셀 캐패시터(Ca)는 충전되고, 제2노드(N2)의 전압(V1)이 접지단 전압(VG)에서 Va까지 상승한다. 한편, 폴링스위치(Yf)가 턴오프된 상태에서 제1변압기(T2)는, 접지단(VG), 제2다이오드(D2), 제2변압기(T2)의 2차측 인덕터(L22), 제2캐패시터(C2)의 경로로 리셋된다. 결국, 라이징스위치(Yr)만이 턴온됨으로써, 표시셀 캐패시터(Ca)로 전력이 공급된다.
도 7d는 도 6에 도시된 M4에 대응하는 것으로서, M3 직후에, 전원스위치(Ya)와 라이징스위치(Yr)이 턴온, 나머지 스위치들(Yf, Yg)는 턴오프된 상태의 모식도이다. 라이징스위치(Yr)가 턴온된 상태에서, 제2노드(N2)의 전압(V1)이 전원전압(VG)으로 상승하면, 제1인덕터(L1)로 흐르는 공진전류(IL1)는 라이징다이오드(Dr), 제1인덕터(L1), 제1변압기(T1)의 2차측 인덕터(L12), 전원스위치(Ya)의 바디다이오드(body diode), 전원단(Va)로 연결되는 경로로 공진전류(IL1)가 흐르게 된다. 라이징스위치(Yr)가 턴온된 상태에서, 제1변압기(T1)의 1차측 인덕터(L11)에는 Va/2의 전압이 인가되고, 권선비(n1:1)에 따라 제1변압기(T1)의 2차측 인덕터(L12)에는 Va/2n1 의 전압이 인가된다. 따라서, 제1인덕터(L1)에는 도면에 표시된 공진전류(IL1) 방향으로 -(Va-Va/2n1)의 전압이 걸린다. 이 때, 공진전류(IL1)는 -(Va-Va/2n1)/L 의 기울기(di/dt)를 가지며, 선형적으로 감소한다. 이 때, 전원스위치(Ya)의 영전압스위칭 조건이 형성되며, 전원스위치(Ya)가 턴온되면 V1은 전원단전압(Va)으로 유지된다.
도 7e는 도 6에 도시된 M5에 대응하는 것으로서, M4 직후에, 전원스위치(Ya)만이 턴온, 나머지 스위치들(Yf, Yr, Yg)는 턴오프된 상태의 모식도이다. M5에서, 제1변압기(T1)은 제1변압기(T1), 제1다이오드(D1), 전원단(Va) 경로로 리셋된다.
한편, 도 8은 도 5에 도시된 어드레스 구동회로에서, 버퍼 임피더스를 고려하여 회로 배치를 변경한 실시예이다.
도 8을 참조하면, 제1회로블록(800)에는, 전원스위치(Ya)와 전력공급부(604)가 물리적으로 최단거리 배선에 의해 구비된다. 제2회로블록(802)에는, 접지스위치(Yg)와 전력회수부(602)가 물리적으로 최단거리 배선에 의해 구비된다. 또한, 제1회로블록(800)과 제2회로블록(802) 사이에 상부 어드레스 스위치(A1U, ... , A1m), 하부 어드레스 스위치(A1L, ... , AmL), 및 표시셀 캐패시터(Ca1, ... , Cam)가 포함된 제3회로블록(804)이 배치된다.
본 발명은 패널의 전극을 구동하는 방식에 있어서, 켜고자 하는 셀을 미리 선택하는 어드레스기간 후에 그 선택된 셀을 발광시키는 유지기간을 수행하는 표시장치에는 모두 적용 가능하다. 예를 들어, AC형 PDP 뿐만 아니라 DC형 PDP와 아울러, EL(전광) 표시장치, 또는 액정장치와 같이 공간 전하에 의하여 어드레스기간과 유지기간을 순차적으로 수행하여 화면을 표시하는 장치에도 본 발명의 기술적 사상이 그대로 적용될 수 있음은 당업자에게 자명한 것이다.
본 발명의 어드레스 구동방법은, 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동한 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
특히, 디스플레이 패널의 어드레스 구동 방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명의 디스플레이 패널의 어드레스 전력 회수 회로에 의하면, 변압기를 이용함으로써 효율적인 어드레스 전력 회수 회로의 구현이 가능하다. 이 때, 어드레스 전력회수 동작 및 어드레스 전력공급 동작시에 영전압 스위칭 조건을 형성함으로써 스위칭 손실을 저감할 수 있다. 또한 전력회수부의 1차측에 먼저 전원전압의 1/2의 전압을 인가함으로써, 어드레스 동작시 돌입전류의 발생을 방지할 수 있다. 또한, 전력회수부와 전력공급부의 변압기의 권선비를 조정함으로써, 고속의 어드레스 동작이 가능하게 된다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 3은 도 2에 도시된 어드레스 구동부의 통상적인 일 예를 보여주는 회로도이다.
도 4은 도 2의 장치의 어드레스 구동부에 포함된 통상적인 어드레스 스위치부를 보여주는 회로도이다.
도 5는 본 발명의 바람직한 일 실시예에 의한 어드레스 구동회로의 회로도이다.
도 6은 본 발명의 바람직한 일 실시예에 의한 어드레스 구동방법의 타이밍도이다.
도 7a 내지 도 7e는, 도 5 및 도 6에 도시된 본 발명의 어드레스 구동회로의 동작을 설명하기 위한 모식도이다.
도 8는 도 5에 도시된 어드레스 구동회로에서, 버퍼 임피더스를 고려하여 회로 배치를 변경한 실시예이다.

Claims (12)

  1. 주사전극과 어드레스 전극이 교차하여 형성되는 표시셀을 선택하는 어드레스 구동회로에 있어서,
    상기 어드레스 구동회로는 전원단, 접지단, 제1 내지 제3 노드를 포함하고, 상기 제3노드에는 상기 표시셀이 연결되며,
    상기 접지단과 상기 제1노드 사이에 연결된 전력저장부;
    상기 제1노드에 연결되며, 상기 전원단과 상기 제2노드 사이에 연결되며, 외부로부터 입력되는 제1제어신호에 의하여 스위칭되는 1차측 인덕터로부터 2차측 인덕터에 유도되는 전압에 의하여 상기 표시셀 캐패시터로부터 상기 전력저장부로 전력을 회수하는 전력 회수부;
    상기 제1노드에 연결되며, 전력이 회수되어 있는 상기 전력저장부로부터 1차측 인덕터에 인가되는 전압에 의하여 2차측 인덕터에 유도되는 전력을 상기 패널 캐패시터에 공급하는 전력 공급부;
    외부 제어신호에 의해 스위칭되며, 상기 전원단과 상기 제2노드 사이에 연결된 전원스위치;
    외부 제어신호에 의해 스위칭되며, 상기 제2노드와 상기 접지단 사이에 연결된 접지스위치;
    상기 제2노드와 상기 제3노드 사이에 연결된 상부 어드레스 스위치; 및
    상기 제3노드와 상기 접지단 사이에 연결된 하부 어드레스 스위치를 구비하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  2. 제1항에 있어서, 상기 전력저장부는,
    상기 전원단과 상기 제1노드 사이에 연결된 제1캐패시터; 및
    상기 제1노드와 상기 접지단 사이에 연결된 제2캐패시터를 구비하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  3. 제1항 또는 제2항에 있어서,
    상기 제1노드 전압이, 전원단 전압의 1/2인 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  4. 제1항에 있어서, 상기 전력 공급부는,
    상기 접지단에 애노드가 연결된 라이징 다이오드;
    상기 라이징 다이오드의 캐소드에 일단이 연결된 제1인덕터;
    상기 제1인덕터의 타단과 상기 제2노드 사이에 연결된 2차측 인덕터와, 상기 제1노드에 일단이 연결된 1차측 인덕터를 구비하는 제1변압기;
    상기 제1변압기의 1차측 인덕터의 타단에 애노드가 연결되고, 상기 전원단에 캐소드가 연결된 제1다이오드; 및
    외부 제어신호에 의해 스위칭되며, 상기 제1다이오드의 애노드와 접지단 사이에 연결된 제1스위치를 구비하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  5. 제4항에 있어서, 상기 제1변압기에 있어서,
    상기 1차측 인덕터와 상기 2차측 인덕터의 권선비는 1보다 작은 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  6. 제1항에 있어서, 상기 전력 회수부는,
    상기 전원단에 캐소드가 연결된 폴링다이오드;
    상기 폴링다이오드의 애노드에 일단이 연결된 제2인덕터;
    상기 제2인덕터의 타단과 상기 제2노드 사이에 연결된 2차측 인덕터와, 상기 제1노드에 일단이 연결된 1차측 인덕터를 구비하는 제2변압기;
    상기 제2변압기의 1차측 인덕터의 타단에 캐소드가 연결되고, 상기 접지단에 애노드가 연결된 제2다이오드; 및
    외부 제어신호에 의해 스위칭되며, 상기 전원단과 상기 제2다이오드의 캐소드 사이에 연결된 제2스위치를 구비하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  7. 제6항에 있어서, 상기 제2변압기에 있어서,
    상기 1차측 인덕터와 상기 2차측 인덕터의 권선비는 1보다 작은 것을 특징으로 하는 디스플레이 패널의 어드레스 구동회로.
  8. 제1항에 있어서,
    상기 전원스위치와 상기 전력공급부가 물리적으로 최단거리 배선에 의해 구비되는 제1회로블록;
    상기 접지스위치와 상기 전력회수부가 물리적으로 최단거리 배선에 의해 구비되는 제2회로블록; 및
    상기 제1회로블록과 상기 제2회로블록 사이에 상기 상부 어드레스 스위치가 연결되는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동 회로.
  9. 제1항의 회로를 구동하여, 하나의 표시셀을 선택하는 디스플레이 패널의 어드레스 구동방법에 있어서,
    (a) 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급하는 단계;
    (b) 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급한 상태에서, 상기 접지스위치 및 상기 하부 어드레스 스위치를 턴온하는 단계;
    (c) 상기 전력회수부의 상기 1차측 인덕터에 정전압 공급을 차단하고, 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급하는 단계;
    (d) 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급한 상태에서, 상기 전원스위치 및 상기 상부 어드레스 스위치를 턴온하는 단계; 및
    (e) 상기 전력공급부의 상기 1차측 인덕터에 정전압 공급을 차단하는 단계를 구비하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동방법.
  10. 제9항에 있어서,
    상기 (a) 단계는, 상기 제2노드 전압이 상기 접지단 전압으로 하강하여 상기 접지스위치에 영전압스위칭 조건이 형성될 때까지 상기 전력회수부의 상기 1차측 인덕터에 정전압을 공급하고,
    상기 (b) 단계는, 상기 접지스위치에 영전압스위칭 조건이 형성된 상태에서, 상기 접지스위치 및 상기 하부 어드레스 스위치를 턴온하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동방법.
  11. 제9항에 있어서,
    상기 (c) 단계는, 상기 제2노드 전압이 상기 전원단 전압으로 상승하여 상기 전원스위치에 영전압스위칭 조건이 형성될 때까지 상기 전력공급부의 상기 1차측 인덕터에 정전압을 공급하고,
    상기 (d) 단계는, 상기 전원스위치에 영전압스위칭 조건이 형성된 상태에서, 상기 전원스위치 및 상기 상부 어드레스 스위치를 턴온하는 것을 특징으로 하는 디스플레이 패널의 어드레스 구동방법.
  12. 제9항 내지 제11항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2003-0058503A 2003-08-23 2003-08-23 디스플레이 패널의 어드레스 구동회로 및 그 구동방법 KR100515842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0058503A KR100515842B1 (ko) 2003-08-23 2003-08-23 디스플레이 패널의 어드레스 구동회로 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0058503A KR100515842B1 (ko) 2003-08-23 2003-08-23 디스플레이 패널의 어드레스 구동회로 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050020496A KR20050020496A (ko) 2005-03-04
KR100515842B1 true KR100515842B1 (ko) 2005-09-21

Family

ID=37229407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058503A KR100515842B1 (ko) 2003-08-23 2003-08-23 디스플레이 패널의 어드레스 구동회로 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100515842B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488170B (zh) * 2012-04-11 2015-06-11 Sitronix Technology Corp Display the drive circuit of the panel

Also Published As

Publication number Publication date
KR20050020496A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
US6806655B2 (en) Apparatus and method for driving plasma display panel
JP2006209125A (ja) ディスプレイパネルの駆動装置
JP4693625B2 (ja) プラズマ表示装置とその駆動方法
JP2006079086A (ja) プラズマディスプレイ装置及びその駆動方法
US7221334B2 (en) Energy recovery circuit of plasma display panel and driving apparatus of plasma display panel including energy recovery circuit
KR100330032B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100421670B1 (ko) 플라즈마 디스플레이 패널의 구동장치
EP1763010A2 (en) Plasma display apparatus
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR20030046849A (ko) 플라즈마 디스플레이 패널의 구동장치
US7598932B2 (en) Plasma display apparatus and driving method thereof
KR100515842B1 (ko) 디스플레이 패널의 어드레스 구동회로 및 그 구동방법
JP2005128530A (ja) プラズマディスプレイパネルのエネルギー回収装置
US7009582B2 (en) Method and apparatus for driving plasma display panel utilizing asymmetry sustaining
KR100430089B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2006243713A (ja) プラズマディスプレイパネルの駆動装置
KR100492186B1 (ko) 플라즈마 디스플레이 패널
KR20050034026A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100502348B1 (ko) 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로
KR100381267B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법
KR100510189B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치
KR100571211B1 (ko) 플라즈마 표시 패널의 구동 장치
KR100553936B1 (ko) 에너지 회수장치 및 방법
KR100760290B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee