KR100515101B1 - manufacturing method of semiconductor package and its semiconductor package - Google Patents
manufacturing method of semiconductor package and its semiconductor package Download PDFInfo
- Publication number
- KR100515101B1 KR100515101B1 KR10-2003-0003988A KR20030003988A KR100515101B1 KR 100515101 B1 KR100515101 B1 KR 100515101B1 KR 20030003988 A KR20030003988 A KR 20030003988A KR 100515101 B1 KR100515101 B1 KR 100515101B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- semiconductor die
- cavity
- film
- ink layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005538 encapsulation Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000000976 ink Substances 0.000 claims 12
- 238000007790 scraping Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 8
- 238000003825 pressing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010330 laser marking Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
이 발명은 반도체패키지의 제조 방법 및 그 반도체패키지에 관한 것으로, 패키지 워페이지(package warpage), 총두께 제어(total thickness control) 및 마스킹 결함(masking defect)을 해결하여 신뢰성을 향상시킬 수 있도록, 중앙에 상,하 방향으로 캐비티가 관통되어 형성된 회로기판을 제공하는 단계와, 상기 캐비티 내측의 상부에 반도체 다이를 접착시키는 단계와, 상기 반도체 다이와 회로기판을 도전성 와이어로 상호 연결하는 단계와, 상기 반도체 다이, 도전성 와이어 및 캐비티를 봉지재로 덮어 봉지부를 형성하는 단계와, 상기 회로기판의 타면에 다수의 솔더볼을 융착하는 단계와, 상기 회로기판의 상면에 잉크층을 갖는 필름을 접착시키고, 상기 필름을 지그로 압착한 상태에서, 상기 반도체 다이와 대응하는 일정 영역의 필름에 소정 광선을 조사하여, 상기 잉크층이 경화되면서 소정 문자, 문양 또는 기호 등이 형성되는 동시에, 상기 반도체 다이의 일면에 부착되도록 하는 단계와, 상기 회로기판에서 필름을 제거하여, 경화되지 않은 모든 잉크층이 제거되도록 하는 단계로 이루어짐.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package and a semiconductor package thereof. The present invention relates to a package warpage, a total thickness control, and a masking defect, thereby improving reliability. Providing a circuit board having a cavity penetrated in the up and down directions, adhering a semiconductor die to an upper portion of the inside of the cavity, interconnecting the semiconductor die and the circuit board with conductive wires, and Forming an encapsulation part by covering the die, the conductive wire and the cavity with an encapsulant, fusing a plurality of solder balls to the other surface of the circuit board, adhering a film having an ink layer to the upper surface of the circuit board, and In a state of pressing with a jig, a predetermined light beam is irradiated to a film of a predetermined region corresponding to the semiconductor die, As the large layer is cured, predetermined letters, patterns, or symbols are formed, and attached to one surface of the semiconductor die, and the film is removed from the circuit board to remove all uncured ink layers. .
Description
본 발명은 반도체패키지의 제조 방법 및 그 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 패키지 워페이지(package warpage), 총두께 제어(total thickness control) 및 마스킹 결함(masking defect)을 해결하여 신뢰성을 향상시킬 수 있는 반도체패키지의 제조 방법 및 그 반도체패키지에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package and a semiconductor package thereof, and more particularly, to improve reliability by solving package warpage, total thickness control, and masking defects. It relates to a method for producing a semiconductor package that can be made and a semiconductor package thereof.
도1을 참조하면, 종래 반도체패키지(100')의 단면도가 도시되어 있다.1, a cross-sectional view of a conventional semiconductor package 100 'is shown.
도시된 바와 같이 종래의 반도체패키지(100')는 대략 판상의 수지층(112') 중앙에 상,하 방향으로 관통된 캐비티(114')가 형성되고, 상기 캐비티(114')의 외주연으로서 수지층(112') 하면에는 다수의 도전성 배선패턴(116')이 형성되며, 상기 캐비티(114')의 외주연으로서 수지층(112') 상면에는 도전성 플랜(118')이 형성된 회로기판(110')과, 상기 회로기판(110')의 캐비티(114') 내측에 위치되어 있되 하면에는 다수의 본드패드(122')가 형성된 반도체 다이(120')와, 상기 반도체 다이(120')의 본드패드(122')와 회로기판(110')의 하면에 형성된 도전성 배선패턴(116')을 전기적으로 접속시키는 다수의 도전성 와이어(130')와, 상기 반도체 다이(120'), 도전성 와이어(130') 및 캐비티(114')를 덮는 봉지부(140')와, 상기 회로기판(110')의 하면에 형성된 다수의 도전성 배선패턴(116')에 융착된 다수의 솔더볼(150')로 이루어져 있다. 도면중 미설명 부호 119'는 도전성 플랜(118') 및 도전성 배선패턴(116')을 덮는 커버코트이다.As shown in the drawing, a conventional semiconductor package 100 'is formed with a cavity 114' penetrated in an up and down direction in the center of a substantially plate-like resin layer 112 ', as an outer periphery of the cavity 114'. A plurality of conductive wiring patterns 116 'are formed on the bottom surface of the resin layer 112', and a circuit board having a conductive plan 118 'formed on the top surface of the resin layer 112' as an outer circumference of the cavity 114 '. 110 ′, a semiconductor die 120 ′ positioned inside the cavity 114 ′ of the circuit board 110 ′, and having a plurality of bond pads 122 ′ formed thereon, and the semiconductor die 120 ′. A plurality of conductive wires 130 'for electrically connecting the bond pads 122' of the bonding pads 122 'and the conductive wiring patterns 116' formed on the bottom surface of the circuit board 110 ', the semiconductor die 120' and the conductive wires. An encapsulation portion 140 'covering the 130 130' and the cavity 114 'and a plurality of conductive wiring patterns 116' formed on the bottom surface of the circuit board 110 '. It consists of a plurality of solder balls 150 '. In the figure, reference numeral 119 'denotes a cover coat covering the conductive plan 118' and the conductive wiring pattern 116 '.
이러한 반도체패키지는 높은 동작 성능을 발휘하면서도, 표면실장면적이 작고, 두께는 얇기 때문에, 소형, 다기능화된 최신의 전자제품에 널리 이용되고 있다.Such a semiconductor package is widely used in the latest electronic products which have been miniaturized and multifunctional due to its small surface mount area and thin thickness while exhibiting high operating performance.
한편, 이러한 종래의 반도체패키지는 반도체 다이의 백사이드(back side)가 외부로 노출되기 때문에 그곳에 접착제로 마스킹을 만든 후, 레이저 마킹을 수행하게 된다. 이와 같이 마스킹이 필요한 이유는 베어 다이(bare die)의 경우 백사이드에 레이저 마킹을 직접 수행하게 되면, 레이저의 에너지가 반도체 다이에 직접 전달되어 다이의 기능을 파괴할 수 있기 때문이다.On the other hand, since the back side of the conventional semiconductor package is exposed to the outside (side) is made to the mask there with the adhesive, and then laser marking. The reason for this need is that in the case of a bare die, if laser marking is directly performed on the backside, the energy of the laser may be transferred directly to the semiconductor die to destroy the function of the die.
그런데, 종래의 반도체패키지는 회로기판의 중앙에 캐비티가 형성되어 있기 때문에, 워페이지(warpage)가 심하게 발생되며, 이는 반도체패키지의 크기가 커짐에 따라 급격하게 증가하는 특성이 있다. 특히, 이러한 반도체패키지의 워페이지는 마스킹 공정에서 마스킹용 접착제를 프린팅할 때 두께를 불균일하게 만들며, 이는 반도체패키지의 총두께를 두껍게 하고 두께 컨트롤을 어렵게 하는 한 가지 요인이 되고 있다. 또한, 반도체패키지의 워페이지로 인한 마스킹 불량을 방지하기 위해 프린팅 장비에서 백큠 석션(vacuum suction)을 하는데, 이때 워페이지가 심한 반도체패키지의 경우에는 강제로 석션할 때 다이 크랙이나 패키지 크랙이 유발될 수 있다.However, in the conventional semiconductor package, since a cavity is formed in the center of the circuit board, warpage is severely generated, which is rapidly increasing as the size of the semiconductor package increases. In particular, the warpage of the semiconductor package makes the thickness uneven when printing the masking adhesive in the masking process, which is one of the factors that makes the total thickness of the semiconductor package thick and difficult to control the thickness. In addition, vacuum suction is performed on printing equipment to prevent masking defects caused by warpage of semiconductor packages. In case of heavy semiconductor packages, die cracks or package cracks may be caused when forcibly suction Can be.
또한, 종래의 반도체패키지는 반도체 다이를 커버레이 테이프(coverlay tape) 위에 접착시킨 후 공정을 진행하는데, 와이어 본딩 온도, 약 130℃에서 변형없이 안정적인 커버레이 테이프를 사용해야 하므로, 소모품임에도 불구하고 가격이 상당히 비싼 물질을 사용하여 반도체패키지의 가격을 높이는 한가지 요인이 되고 있다.In addition, the conventional semiconductor package proceeds after adhering the semiconductor die on the coverlay tape (coverlay tape), but because the use of a stable coverlay tape without deformation at a wire bonding temperature, about 130 ℃, the price is in spite of the consumables The use of fairly expensive materials is one factor that increases the price of semiconductor packages.
더불어, 종래의 반도체패키지는 몰드 플래시(mold flash)가 회로기판과 커버레이 테이프의 접착력이 약한 부분의 계면을 침투하여 볼랜드나 회로기판을 오염시킴으로써, 불량을 야기시킬 수 있다.In addition, in the conventional semiconductor package, a mold flash penetrates the interface of the portion where the adhesion between the circuit board and the coverlay tape is weak and contaminates the borland or the circuit board, thereby causing a defect.
또한, 종래의 반도체패키지는 커버레이 테이프가 몰드시에도 금형 내측으로 함께 투입되므로, 고온과 클램프(clamp)의 압력으로 인하여 커버레이 테이프의 잔존물(residu)이 회로기판 표면에 남는 문제도 있다.In addition, in the conventional semiconductor package, since the coverlay tape is introduced into the mold even when the mold is molded, a residue of the coverlay tape remains on the circuit board surface due to the high temperature and the pressure of the clamp.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 패키지 워페이지(package warpage), 총두께 제어(total thickness control) 및 마스킹 결함(masking defect)을 해결하여 신뢰성을 향상시킬 수 있는 반도체패키지의 제조 방법 및 그 반도체패키지를 제공하는데 있다.Accordingly, the present invention has been made to solve the conventional problems as described above to improve the reliability by solving the package warpage (package warpage), total thickness control and masking defects (masking defect) A method of manufacturing a semiconductor package and a semiconductor package thereof.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 중앙에 상,하 방향으로 캐비티가 관통되어 형성된 회로기판을 제공하는 단계와, 상기 캐비티 내측의 상부에 반도체 다이를 접착시키는 단계와, 상기 반도체 다이와 회로기판을 도전성 와이어로 상호 연결하는 단계와, 상기 반도체 다이, 도전성 와이어 및 캐비티를 봉지재로 덮어 봉지부를 형성하는 단계와, 상기 회로기판의 타면에 다수의 솔더볼을 융착하는 단계와, 상기 회로기판의 상면에 잉크층을 갖는 필름을 접착시키고, 상기 필름을 지그로 압착한 상태에서, 상기 반도체 다이와 대응하는 일정 영역의 필름에 소정 광선을 조사하여, 상기 잉크층이 경화되면서 소정 문자, 문양 또는 기호 등이 형성되는 동시에, 상기 반도체 다이의 일면에 부착되도록 하는 단계와, 상기 회로기판에서 필름을 제거하여, 경화되지 않은 모든 잉크층이 제거되도록 하는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, there is provided a method of manufacturing a semiconductor package according to the present invention, the method comprising: providing a circuit board through which a cavity is penetrated in a vertical direction at a center thereof; and bonding a semiconductor die to an upper portion of the inside of the cavity; Interconnecting the semiconductor die and the circuit board with conductive wires, forming an encapsulation part by covering the semiconductor die, the conductive wire and the cavity with an encapsulant, and fusing a plurality of solder balls on the other surface of the circuit board; And bonding a film having an ink layer on the upper surface of the circuit board, and compressing the film with a jig, irradiating a predetermined light beam to a film of a predetermined region corresponding to the semiconductor die, and curing the ink layer as a predetermined character. Forming a pattern, a symbol, or the like, and attaching it to one surface of the semiconductor die; Removing the film from the substrate, characterized in that consisting of the step of removing all the uncured ink layer.
상기 광선은 레이저 빔 또는 자외선중 어느 하나일 수 있다.The light beam may be either a laser beam or ultraviolet light.
상기 잉크층은 열경화성 잉크 또는 자외선 경화성 잉크중 선택된 어느 하나일 수 있다.The ink layer may be any one selected from a thermosetting ink or an ultraviolet curable ink.
상기 지그에는 광선이 통과할 수 있도록 소정 문자, 문양 또는 기호 형태로 개구가 형성될 수 있다.The jig may have an opening formed in a predetermined letter, pattern, or symbol so that the light beam can pass therethrough.
상기 회로기판은 다수의 반도체패키지가 형성될 수 있도록 스트립 형태일 수 있다.The circuit board may have a strip shape to form a plurality of semiconductor packages.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 일면 일정 영역에 잉크층이 형성된 필름을 제공하는 단계와, 중앙에 상,하 방향으로 캐비티가 형성된 회로기판을 준비하고, 상기 캐비티를 막도록 잉크층을 갖는 필름을 접착시키는 단계와, 상기 캐비티 내측의 잉크층에 반도체 다이를 접착시키는 단계와, 상기 반도체 다이와 회로기판을 도전성 와이어로 상호 연결하는 단계와, 상기 반도체 다이, 도전성 와이어 및 캐비티를 봉지재로 덮어 봉지부를 형성하고, 상기 필름을 제거하는 단계와, 상기 회로기판의 타면에 다수의 솔더볼을 융착하고, 외부로 노출된 잉크층의 표면을 레이저로 깍아내어 소정 문자, 문양 또는 기호를 마킹하는 단계로 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a semiconductor package according to the present invention comprises the steps of providing a film having an ink layer formed in a predetermined region on one surface, and preparing a circuit board having a cavity formed in the vertical direction in the center, Adhering a film having an ink layer to block the cavity, adhering a semiconductor die to an ink layer inside the cavity, interconnecting the semiconductor die and the circuit board with conductive wires, the semiconductor die, Covering the conductive wire and the cavity with an encapsulant to form an encapsulation member, removing the film, fusing a plurality of solder balls to the other surface of the circuit board, and cutting out the surface of the ink layer exposed to the outside with a predetermined character. , Characterized in that the step consisting of marking the pattern or symbol.
상기 필름을 제거하는 단계 후에는 포스트 몰드 큐어링(post mold curing) 공정을 진행하여 봉지부뿐만 아니라 잉크층도 완전 경화되어 반도체 다이에 부착되도록 하는 단계가 더 포함될 수 있다.After removing the film, a post mold curing process may be further performed to allow the ink layer as well as the encapsulation to be completely cured and attached to the semiconductor die.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 판상의 수지층 중앙에 상,하 방향으로 관통된 캐비티가 형성되고, 상기 캐비티의 외주연으로서 수지층 하면에는 다수의 도전성 배선패턴이 형성되며, 상기 캐비티의 외주연으로서 수지층 상면에는 도전성 플랜이 형성된 회로기판과, 상기 회로기판의 캐비티 내측으로서, 상기 캐비티의 상부에 위치되고, 하면에는 다수의 본드패드가 형성된 반도체 다이와, 상기 반도체 다이의 본드패드와 회로기판의 하면에 형성된 도전성 배선패턴을 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 반도체 다이, 도전성 와이어 및 캐비티를 덮는 봉지부와, 상기 회로기판의 하면에 형성된 다수의 도전성 배선패턴에 융착된 다수의 솔더볼과, 상기 반도체 다이의 상면에 소정 문자, 문양 또는 기호 형태로 접착된 잉크층을 포함하여 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, the semiconductor package according to the present invention is formed with a cavity penetrating in an up and down direction in the center of a substantially plate-shaped resin layer, and a plurality of conductive wiring patterns are formed on the bottom surface of the resin layer as the outer periphery of the cavity. A circuit board having a conductive plan formed on an upper surface of the resin layer as an outer periphery of the cavity, a semiconductor die formed on the upper side of the cavity as a cavity inside the circuit board, and having a plurality of bond pads formed on the bottom surface thereof; A plurality of conductive wires electrically connecting the bond pads of the semiconductor die to the conductive wiring patterns formed on the lower surface of the circuit board, an encapsulation portion covering the semiconductor die, the conductive wire and the cavity, and a plurality of conductive wires formed on the lower surface of the circuit board. A plurality of solder balls fused to a wiring pattern, and predetermined characters, patterns on the upper surface of the semiconductor die It is characterized by consisting of, including an ink layer bonded to a symbol shape.
상기 잉크층은 상기 반도체 다이의 상면에서 음각 또는 양각 형태로 형성될 수 있다.The ink layer may be formed in an engraved or embossed shape on an upper surface of the semiconductor die.
상기와 같이 하여 본 발명에 의한 반도체패키지의 제조 방법 및 그 반도체패키지는 제조 공정중 잉크층을 갖는 필름을 회로기판에 부착한 후 레이저로 잉크층을 경화하여 양각 형태로 마킹하거나 또는 잉크층을 경화시킨 후 레이저로 잉크층을 깍아내어 음각 형태로 마킹함으로써, 패키지 워페이지(package warpage)시에도 마킹을 용이하게 수행하고, 총두께 제어(total thickness control)가 용이하며, 더불어 마스킹 공정이 필요없음으로써, 마스킹 결함(masking defect)을 해결하게 되는 장점이 있다.As described above, the method for manufacturing a semiconductor package according to the present invention and the semiconductor package attach the film having the ink layer to the circuit board during the manufacturing process, and then harden the ink layer with a laser to mark the embossed form or harden the ink layer. After cutting the ink layer with a laser and marking in an intaglio form, the marking is easily performed even during package warpage, the total thickness control is easy, and the masking process is unnecessary. This has the advantage of solving masking defects.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도2를 참조하면, 본 발명에 의한 반도체패키지의 제조 방법이 도시되어 있다.Referring to Fig. 2, a method of manufacturing a semiconductor package according to the present invention is shown.
도시된 바와 같이 본 발명에 의한 반도체패키지의 제조 방법은 회로기판 제공 단계(S1), 반도체 다이 안착 단계(S2), 와이어 본딩 단계(S3), 봉지부 형성 단계(S4), 솔더볼 융착 단계(S5), 필름 접착 단계(S6),마킹 단계(S7) 및 필름 제거 단계(8)로 이루어져 있다.As shown, the method of manufacturing a semiconductor package according to the present invention includes a circuit board providing step (S1), a semiconductor die mounting step (S2), a wire bonding step (S3), an encapsulation part forming step (S4), and a solder ball fusion step (S5). ), The film bonding step (S6), the marking step (S7) and the film removing step (8).
먼저, 상기 회로기판 준비 단계(S1)에서는 중앙에 상,하 방향으로 캐비티가 관통되어 형성된 회로기판을 제공한다.First, in the circuit board preparation step (S1), a circuit board is formed in which a cavity penetrates in the center in an up and down direction.
이어서, 상기 반도체 다이 안착 단계(S2)에서는 상기 회로기판의 캐비티 내측으로서 상부에 반도체 다이를 안착시킨다.Subsequently, in the semiconductor die seating step (S2), the semiconductor die is seated on the upper side as the cavity inside the circuit board.
이어서, 상기 와이어 본딩 단계(S3)에서는 상기 반도체 다이와 회로기판을 도전성 와이어를 이용하여 상호 전기적으로 연결한다.Subsequently, in the wire bonding step S3, the semiconductor die and the circuit board are electrically connected to each other using conductive wires.
이어서, 상기 봉지부 형성 단계(S4)에서는 상기 캐비티, 반도체 다이 및 도전성 와이어를 봉지재로 봉지하여 소정 형태의 봉지부를 형성한다.Subsequently, in the encapsulation forming step S4, the cavity, the semiconductor die, and the conductive wire are encapsulated with an encapsulant to form an encapsulation part having a predetermined shape.
이어서, 상기 솔더볼 융착 단계(S5)에서는 회로기판의 일면에 다수의 솔더볼을 융착하여, 반도체패키지가 외부 장치에 실장가능하도록 한다.Subsequently, in the solder ball fusion step S5, a plurality of solder balls are fused to one surface of a circuit board, so that the semiconductor package can be mounted on an external device.
이어서, 상기 필름 접착 단계(S6)에서는 상기 회로기판의 일면에 잉크층을 갖는 필름을 접착한다. 이때, 잉크층은 상기 반도체 다이의 일면에 접착되도록 한다.Subsequently, in the film bonding step S6, a film having an ink layer is adhered to one surface of the circuit board. In this case, the ink layer is bonded to one surface of the semiconductor die.
이어서, 마킹 단계(S7)에서는 상기 회로기판의 필름을 지그로 압착한 상태에서, 상기 반도체 다이와 대응하는 일정 영역의 필름에 소정 광선을 조사하여, 상기 잉크층이 경화되면서 소정 문자, 문양 또는 기호 등이 형성되는 동시에, 상기 반도체 다이의 일면에 부착 및 고정되도록 한다.Subsequently, in the marking step S7, the film of the circuit board is pressed with a jig, and a predetermined ray of light is irradiated to a film of a predetermined region corresponding to the semiconductor die, so that the ink layer is cured, and a predetermined letter, pattern or symbol is used. Is formed and is attached and fixed to one surface of the semiconductor die.
이어서, 상기 필름 제거 단계(8)에서는 상기 회로기판에서 필름을 제거하여, 경화되지 않은 모든 잉크층이 모두 제거되도록 한다.Subsequently, in the film removing step 8, the film is removed from the circuit board so that all uncured ink layers are removed.
도3a를 참조하면, 도2에 도시된 반도체패키지의 제조 방법중 마킹 방법의 일례가 도시되어 있다.Referring to FIG. 3A, an example of a marking method of the semiconductor package manufacturing method illustrated in FIG. 2 is illustrated.
도시된 바와 같이 회로기판(310)의 상면에는 잉크층(361)을 갖는 필름(360)이 접착되어 있고, 상기 필름(360)의 상부에는 개구(210)가 형성된 지그(200)가 압착되어 있다. 즉, 지그(200)가 상기 필름(360)을 회로기판(310)에 압착하는 동시에, 개구(210)는 상기 회로기판(310)의 캐비티 폭과 유사하게 형성되어 있다. As shown, a film 360 having an ink layer 361 is adhered to an upper surface of the circuit board 310, and a jig 200 having an opening 210 is pressed on the film 360. . That is, the jig 200 compresses the film 360 to the circuit board 310, and the opening 210 is formed to be similar to the cavity width of the circuit board 310.
이러한 상태에서 레이저 빔이 상기 필름(360)에 입사되며, 그러면 상기 잉크층(361)이 경화되면서 소정 문자, 문양 또는 기호 등이 형성되는 동시에, 이것이 상기 반도체 다이의 일면에 부착됨으로써, 마킹공정이 완료된다.In this state, a laser beam is incident on the film 360, and then the ink layer 361 is cured to form a predetermined letter, pattern, or symbol, and is attached to one surface of the semiconductor die, thereby marking the marking process. Is done.
물론, 이러한 마킹 공정후에는 경화되지 않은 잉크층(361) 및 필름(360)을 상기 회로기판(310)에서 제거한다.Of course, after the marking process, the uncured ink layer 361 and the film 360 are removed from the circuit board 310.
도3b를 참조하면, 상술한 제조 공정에 의해 형성된 반도체패키지(300)의 단면도가 도시되어 있다.Referring to FIG. 3B, a cross-sectional view of a semiconductor package 300 formed by the above-described manufacturing process is shown.
도시된 바와 같이 본 발명에 의한 반도체패키지(300)는 캐비티(314)가 형성된 회로기판(310), 상기 회로기판(310)의 캐비티(314) 내측에 위치된 반도체 다이(320), 상기 반도체 다이(320)와 회로기판(310)을 전기적으로 연결하는 다수의 도전성 와이어(330), 상기 반도체 다이(320), 도전성 와이어(330) 및 캐비티(314)를 덮는 봉지부(340), 회로기판(310)의 일면에 융착된 다수의 솔더볼(350), 상기 반도체 다이(320)의 일면에 형성된 잉크층(361)으로 이루어져 있다.As shown, the semiconductor package 300 according to the present invention includes a circuit board 310 having a cavity 314, a semiconductor die 320 located inside the cavity 314 of the circuit board 310, and the semiconductor die 300. A plurality of conductive wires 330 electrically connecting the 320 and the circuit board 310, the encapsulation portion 340 to cover the semiconductor die 320, the conductive wire 330, and the cavity 314, and the circuit board ( A plurality of solder balls 350 fused to one surface of the 310, and an ink layer 361 formed on one surface of the semiconductor die 320.
먼저, 상기 회로기판(310)(310)은 대략 판상의 수지층(312) 중앙에 상,하 방향으로 관통된 캐비티(314)가 형성되고, 상기 캐비티(314)의 외주연으로서 수지층(312) 하면에는 다수의 도전성 배선배턴(316)이 형성되며, 상기 캐비티(314)의 외주연으로서 수지층(312) 상면에는 도전성 플랜(318)이 형성되어 있다. 도면중 미설명 부호 ##은 도전성 배선배턴(316) 및 도전성 플랜(318)을 덮는 커버코트(319)이다.First, the circuit boards 310 and 310 are formed in the center of the plate-shaped resin layer 312, the cavity 314 penetrating in the up and down direction is formed, and the resin layer 312 as the outer periphery of the cavity 314. A plurality of conductive wiring battens 316 are formed on the lower surface thereof, and a conductive plan 318 is formed on the upper surface of the resin layer 312 as the outer periphery of the cavity 314. In the figure, reference numeral ## denotes a cover coat 319 covering the conductive wiring baton 316 and the conductive plan 318.
상기 반도체 다이(320)는 상기 회로기판(310)의 캐비티(314) 내측으로서, 상기 캐비티(314)의 상부에 위치되고, 하면에는 다수의 본드패드(322)가 형성되어 있다.The semiconductor die 320 is located inside the cavity 314 of the circuit board 310, and is positioned above the cavity 314, and a plurality of bond pads 322 are formed on a bottom surface thereof.
상기 다수의 도전성 와이어(330)는 상기 반도체 다이(320)의 본드패드(322)와 회로기판(310)의 하면에 형성된 도전성 배선배턴(316)을 전기적으로 접속시키고 있으며, 이는 골드와이어(330) 또는 알루미늄 와이어(330) 등이 가능하다.The plurality of conductive wires 330 electrically connect the bond pad 322 of the semiconductor die 320 and the conductive wiring baton 316 formed on the bottom surface of the circuit board 310, which is a gold wire 330. Alternatively, aluminum wire 330 may be used.
상기 봉지부(340)는 상기 반도체 다이(320), 도전성 와이어(330) 및 캐비티(314)를 에폭시 몰딩 컴파운드 또는 액상 봉지재로 봉지하여 형성되어 있다.The encapsulation part 340 is formed by encapsulating the semiconductor die 320, the conductive wire 330, and the cavity 314 with an epoxy molding compound or a liquid encapsulant.
상기 다수의 솔더볼(350)은 상기 회로기판(310)의 하면에 형성된 다수의 도전성 배선배턴(316)에 융착되어, 차후 외부 장치에 실장되는 역할을 한다.The plurality of solder balls 350 are fused to the plurality of conductive wiring baits 316 formed on the bottom surface of the circuit board 310 to serve to be mounted on an external device.
상기 잉크층(361)은 상기 반도체 다이(320)의 상면에 소정 문자, 문양 또는 기호 형태로 접착되어 있으며, 상기 문자, 문양 또는 기호는 양각 형태로 되어 있다.The ink layer 361 is attached to the upper surface of the semiconductor die 320 in the form of a predetermined letter, pattern or symbol, and the letter, pattern or symbol is embossed.
도4를 참조하면, 도2에 도시된 마킹 방법의 다른예가 도시되어 있다.4, another example of the marking method shown in FIG. 2 is shown.
도시된 바와 같이 본 발명은 회로기판(410)이 다수의 반도체패키지(400)가 형성될 수 있도록 스트립 형태로 형성될 수 있으며, 이때에는 지그(200)도 상기 스트립 형태의 회로기판(410)과 유사하게 형성됨이 바람직하다. 또한, 상기 지그(200)에는 광선이 통과할 수 있도록 소정 문자, 문양 또는 기호 형태로 개구(210)가 형성될 수 있으며, 이때 상기 광선은 자외선을 이용하고, 잉크층(461)은 자외선 경화성인 것을 이용함이 바람직하다. 물론, 광원으로서 레이저를 이용할 수 있고, 또한 잉크층(461)으로서 열경화성인 것도 이용 가능하다.As shown in the present invention, the circuit board 410 may be formed in a strip shape such that a plurality of semiconductor packages 400 may be formed. In this case, the jig 200 may also have a shape of the circuit board 410. It is preferably formed similarly. In addition, the jig 200 may have an opening 210 formed in a predetermined letter, pattern, or symbol so that light beams can pass through, wherein the light beams use ultraviolet rays, and the ink layer 461 is ultraviolet curable. It is preferable to use one. Of course, a laser can be used as the light source, and a thermosetting one can also be used as the ink layer 461.
도5a 내지 도5f를 참조하면, 본 발명에 의한 다른 반도체패키지의 제조 방법이 도시되어 있다.5A to 5F, a method of manufacturing another semiconductor package according to the present invention is shown.
도시된 바와 같이 본 발명에 의한 반도체패키지의 제조 방법은 필름(660) 제공 단계, 회로기판(610)에 필름(660)을 접착하는 단계, 반도체 다이(620) 접착 단계, 와이어(630) 본딩 단계, 봉지부(640) 형성 단계, 및 마킹 단계로 이루어져 있다.As shown, the method of manufacturing a semiconductor package according to the present invention includes providing a film 660, bonding the film 660 to the circuit board 610, bonding the semiconductor die 620, and bonding the wire 630. , Encapsulation 640 is formed, and a marking step.
먼저 도5a에 도시된 바와 같이, 상기 필름(660) 제공 단계에서는 일면 일정 영역에 잉크층(661)이 형성된 필름(660)을 제공한다.First, as shown in FIG. 5A, in the providing of the film 660, the film 660 having the ink layer 661 formed on a predetermined area of one surface is provided.
이어서, 도5b에 도시된 바와 같이, 상기 회로기판(610)에 필름(660)을 접착하는 단계에서는 중앙에 상,하 방향으로 캐비티(614)가 형성된 회로기판(610)을 준비하고, 상기 캐비티(614)를 막도록 잉크층(661)을 갖는 필름(660)을 접착시킨다.Subsequently, as shown in FIG. 5B, in the step of attaching the film 660 to the circuit board 610, a circuit board 610 having a cavity 614 formed in an up and down direction at the center thereof is prepared, and the cavity The film 660 having the ink layer 661 is bonded to block the 614.
이어서, 도5c에 도시된 바와 같이, 상기 반도체 다이(620) 접착 단계는 상기 캐비티(614) 내측의 잉크층(661)에 반도체 다이(620)를 접착시킨다.Subsequently, as shown in FIG. 5C, the attaching of the semiconductor die 620 attaches the semiconductor die 620 to the ink layer 661 inside the cavity 614.
이어서, 도5d에 도시된 바와 같이, 상기 와이어(630) 본딩 단계는 상기 반도체 다이(620)와 회로기판(610)을 도전성 와이어(630)로 상호 연결한다.Subsequently, as illustrated in FIG. 5D, the bonding of the wire 630 may interconnect the semiconductor die 620 and the circuit board 610 with conductive wires 630.
이어서, 도5e에 도시된 바와 같이, 상기 봉지부(640) 형성 단계는 상기 반도체 다이(620), 도전성 와이어(630) 및 캐비티(614)를 봉지재로 덮어 봉지부(640)를 형성하고, 상기 필름(660)을 제거한다.Subsequently, as shown in FIG. 5E, the forming of the encapsulation 640 may include forming the encapsulation 640 by covering the semiconductor die 620, the conductive wire 630, and the cavity 614 with an encapsulant. The film 660 is removed.
이어서, 도5f에 도시된 바와 같이, 상기 마킹 단계는 상기 회로기판(610)의 타면에 다수의 솔더볼(650)을 융착하고, 외부로 노출된 잉크층(661)의 표면을 레이저로 깍아내어 소정 문자, 문양 또는 기호를 마킹한다. 여기서 상기 잉크층(661)에는 음각 형태로 각종 문자, 문양 또는 기호 등이 형성된다. 물론, 상기 잉크층(661)에는 양각 형태로 마킹이 수행될 수도 있으며, 이를 한정하는 것은 아니다.Subsequently, as shown in FIG. 5F, in the marking step, a plurality of solder balls 650 are fused to the other surface of the circuit board 610, and the surface of the ink layer 661 exposed to the outside is cut by a laser. Mark letters, glyphs or symbols. Here, the ink layer 661 is formed with various characters, patterns, or symbols in an intaglio form. Of course, marking may be performed on the ink layer 661 in an embossed form, but is not limited thereto.
도6을 참조하면, 도5a 내지 도5f에 도시된 방법으로 제조 완료된 반도체패키지(600)가 도시되어 있다.Referring to FIG. 6, a semiconductor package 600 manufactured by the method illustrated in FIGS. 5A to 5F is illustrated.
도시된 바와 같이 본 발명에 의한 반도체패키지(600)는 캐비티(614)가 형성된 회로기판(610), 상기 회로기판(610)의 캐비티(614) 내측에 위치된 반도체 다이(620), 상기 반도체 다이(620)와 회로기판(610)을 전기적으로 연결하는 다수의 도전성 와이어(630), 상기 반도체 다이(620), 도전성 와이어(630) 및 캐비티(614)를 덮는 봉지부(640), 회로기판(610)의 일면에 융착된 다수의 솔더볼(650), 상기 반도체 다이(620)의 일면에 형성된 잉크층(661)으로 이루어져 있다.As illustrated, the semiconductor package 600 according to the present invention includes a circuit board 610 having a cavity 614, a semiconductor die 620 located inside the cavity 614 of the circuit board 610, and the semiconductor die. A plurality of conductive wires 630 electrically connecting the 620 and the circuit board 610, the encapsulation part 640 to cover the semiconductor die 620, the conductive wire 630 and the cavity 614, and the circuit board ( A plurality of solder balls 650 fused to one surface of the 610, and an ink layer 661 formed on one surface of the semiconductor die 620.
먼저, 상기 회로기판(610)은 대략 판상의 수지층(612) 중앙에 상,하 방향으로 관통된 캐비티(614)가 형성되고, 상기 캐비티(614)의 외주연으로서 수지층(612) 하면에는 다수의 도전성 배선배턴(616)이 형성되며, 상기 캐비티(614)의 외주연으로서 수지층(612) 상면에는 도전성 플랜(618)이 형성되어 있다. 도면중 미설명 부호 619는 도전성 배선배턴(616) 및 도전성 플랜(618)을 덮는 커버코트이다.First, the circuit board 610 is formed with a cavity 614 penetrating in an up and down direction at the center of a substantially plate-like resin layer 612, and is formed on the bottom surface of the resin layer 612 as an outer periphery of the cavity 614. A plurality of conductive wiring battens 616 are formed, and a conductive plan 618 is formed on the upper surface of the resin layer 612 as the outer circumference of the cavity 614. Reference numeral 619 in the figure denotes a cover coat covering the conductive wiring baton 616 and the conductive plan 618.
상기 반도체 다이(620)는 상기 회로기판(610)의 캐비티(614) 내측으로서, 상기 캐비티(614)의 상부에 위치되고, 하면에는 다수의 본드패드(622)가 형성되어 있다. 더불어, 상기 반도체 다이(620)의 상면에는 일정 두께의 접착층(625)이 형성되어 있다.The semiconductor die 620 is located inside the cavity 614 of the circuit board 610, and is positioned above the cavity 614, and a plurality of bond pads 622 are formed on a bottom surface thereof. In addition, an adhesive layer 625 having a predetermined thickness is formed on an upper surface of the semiconductor die 620.
상기 다수의 도전성 와이어(630)는 상기 반도체 다이(620)의 본드패드(622)와 회로기판(610)의 하면에 형성된 도전성 배선배턴(616)을 전기적으로 접속시키고 있으며, 이는 골드와이어 또는 알루미늄 와이어 등이 가능하다.The plurality of conductive wires 630 electrically connect the bond pad 622 of the semiconductor die 620 and the conductive wiring batten 616 formed on the lower surface of the circuit board 610, which is a gold wire or an aluminum wire. Etc. are possible.
상기 봉지부(640)는 상기 반도체 다이(620), 도전성 와이어(630) 및 캐비티(614)를 에폭시 몰딩 컴파운드 또는 액상 봉지재로 봉지하여 형성되어 있다.The encapsulation part 640 is formed by encapsulating the semiconductor die 620, the conductive wire 630, and the cavity 614 with an epoxy molding compound or a liquid encapsulant.
상기 다수의 솔더볼(650)은 상기 회로기판(610)의 하면에 형성된 다수의 도전성 배선배턴(616)에 융착되어, 차후 외부 장치에 실장되는 역할을 한다.The plurality of solder balls 650 are fused to the plurality of conductive wiring baits 616 formed on the bottom surface of the circuit board 610 and serve to be mounted on an external device in the future.
상기 잉크층(661)은 상기 반도체 다이(620)의 상면에 형성된 접착층(625) 위에 소정 문자, 문양 또는 기호 형태로 형성되어 있으며, 이는 음각 형태로 되어 있다.The ink layer 661 is formed in a predetermined letter, pattern, or symbol form on the adhesive layer 625 formed on the upper surface of the semiconductor die 620, which is in an intaglio form.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 본 발명은 이것으로만 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, the present invention has been described with reference to the above embodiments, but the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지의 제조 방법 및 그 반도체패키지는 제조 공정중 잉크층을 갖는 필름을 회로기판에 부착한 후 레이저로 잉크층을 경화하여 양각 형태로 마킹하거나 또는 잉크층을 경화시킨 후 레이저로 잉크층을 깍아내어 음각 형태로 마킹함으로써, 패키지 워페이지(package warpage)시에도 마킹을 용이하게 수행하고, 총두께 제어(total thickness control)가 용이하며, 더불어 마스킹 공정이 필요없음으로써, 마스킹 결함(masking defect)을 해결하게 되는 효과가 있다. Therefore, the method for manufacturing a semiconductor package and the semiconductor package according to the present invention attach the film having the ink layer to the circuit board during the manufacturing process, and then harden the ink layer with a laser to mark the embossed form or harden the ink layer. By engraving the ink layer with a laser and marking it in an engraved shape, the marking is easily performed even during package warpage, the total thickness control is easy, and the masking process is not required, This has the effect of resolving masking defects.
도1은 종래의 반도체패키지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor package.
도2는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.2 is an explanatory view showing a method of manufacturing a semiconductor package according to the present invention.
도3a는 도2에 도시된 마킹 방법의 일례를 도시한 단면도이고, 도3b는 그 결과에 의해 형성된 반도체패키지를 도시한 단면도이다.FIG. 3A is a cross-sectional view showing an example of the marking method shown in FIG. 2, and FIG. 3B is a cross-sectional view showing the semiconductor package formed as a result.
도4는 도2에 도시된 마킹 방법의 다른예를 도시한 단면도이다.4 is a cross-sectional view showing another example of the marking method shown in FIG.
도5a 내지 도5f는 본 발명에 의한 다른 반도체패키지의 제조 방법을 도시한 단면도이다.5A to 5F are sectional views showing the manufacturing method of another semiconductor package according to the present invention.
도6은 본 발명에 의한 반도체패키지를 도시한 단면도이다.6 is a cross-sectional view showing a semiconductor package according to the present invention.
-도면중 주요부호에 대한 설명-Explanation of major symbols in drawings
300, 600; 본 발명에 의한 반도체패키지300, 600; Semiconductor package according to the present invention
310; 회로기판 312; 수지층310; Circuit board 312; Resin layer
314; 캐비티 316; 도전성 배선패턴314; Cavity 316; Conductive Wiring Pattern
318; 도전성 플랜 319; 커버코트318; Conductive plan 319; Cover coat
320; 반도체 다이 322; 본드패드320; Semiconductor die 322; Bond pad
330; 도전성 와이어 340; 봉지부330; Conductive wire 340; Encapsulation
350; 솔더볼 361; 잉크층350; Solder ball 361; Ink layer
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003988A KR100515101B1 (en) | 2003-01-21 | 2003-01-21 | manufacturing method of semiconductor package and its semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003988A KR100515101B1 (en) | 2003-01-21 | 2003-01-21 | manufacturing method of semiconductor package and its semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040067039A KR20040067039A (en) | 2004-07-30 |
| KR100515101B1 true KR100515101B1 (en) | 2005-09-14 |
Family
ID=37356633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0003988A KR100515101B1 (en) | 2003-01-21 | 2003-01-21 | manufacturing method of semiconductor package and its semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100515101B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11810865B2 (en) | 2020-11-23 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor package with marking pattern |
-
2003
- 2003-01-21 KR KR10-2003-0003988A patent/KR100515101B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11810865B2 (en) | 2020-11-23 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor package with marking pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040067039A (en) | 2004-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| KR100699316B1 (en) | Optical sensor module | |
| JP3170199B2 (en) | Semiconductor device, method of manufacturing the same, and substrate frame | |
| US20110001245A1 (en) | Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof | |
| US8030753B2 (en) | Semiconductor device and method for making the same | |
| KR19990068199A (en) | Package for semiconductor device having frame-shaped mold part and fabricating method thereof | |
| JP3542297B2 (en) | Semiconductor device package and method of manufacturing the same | |
| KR101674537B1 (en) | Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same | |
| US6242280B1 (en) | Method of interconnecting an electronic device | |
| KR101155693B1 (en) | Method of manufacturing mounting board with reflector | |
| KR100515101B1 (en) | manufacturing method of semiconductor package and its semiconductor package | |
| JP2007035779A (en) | Leadless hollow package and its manufacturing method | |
| US5984699A (en) | Method of fabricating a semiconductor device | |
| CN111863737B (en) | Embedded device packaging substrate and manufacturing method thereof | |
| JP4914406B2 (en) | Hollow package for mounting semiconductor devices | |
| KR100293177B1 (en) | A flex ball grid array substrate and a method of fabricating thereof | |
| JP5092424B2 (en) | Lead frame and manufacturing method thereof | |
| JP3398580B2 (en) | Semiconductor device manufacturing method and substrate frame | |
| WO2000021135A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003037125A (en) | Method for manufacturing circuit device | |
| JPH077033A (en) | Manufacture of semiconductor packaging device | |
| JP2007281396A (en) | Light emitting device, and its fabrication method | |
| JPH03177034A (en) | Connection of electronic component | |
| JP3408395B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120903 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130904 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140904 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150903 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170904 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180904 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 15 |