KR100511915B1 - 폴리싱 웨이퍼 세정방법 - Google Patents

폴리싱 웨이퍼 세정방법 Download PDF

Info

Publication number
KR100511915B1
KR100511915B1 KR10-2003-0030872A KR20030030872A KR100511915B1 KR 100511915 B1 KR100511915 B1 KR 100511915B1 KR 20030030872 A KR20030030872 A KR 20030030872A KR 100511915 B1 KR100511915 B1 KR 100511915B1
Authority
KR
South Korea
Prior art keywords
polishing
wafer
silicon wafer
oxide film
silicon
Prior art date
Application number
KR10-2003-0030872A
Other languages
English (en)
Other versions
KR20040098485A (ko
Inventor
고정근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0030872A priority Critical patent/KR100511915B1/ko
Publication of KR20040098485A publication Critical patent/KR20040098485A/ko
Application granted granted Critical
Publication of KR100511915B1 publication Critical patent/KR100511915B1/ko

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04HBUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/003Access covers or locks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 폴리싱 웨이퍼 세정방법은, 실리콘웨이퍼 제조공정중 폴리싱 공정을 진행함에 있어서, 실리콘 웨이퍼를 폴리싱하는 단계; 상기 폴리싱을 진행한후 폴리싱장비에서 실리콘웨이퍼를 연마진행시 웨이퍼를 지지해 주는 폴리싱블록과 블록에 왁스로 고정되어 있는 웨이퍼를 분리하는 디마운팅 단계; 및 상기 디마운팅단계에서 분리된 웨이퍼를 세정조에서 세정공정을 진행하여 웨이퍼의 폴리싱 (polishing)을 소수성에서 친수성으로 변환시키는 단계;를 포함하여 구성되며, 실리콘웨이퍼 제작시에 폴리싱 공정에서 폴리싱을 진행한후 웨이퍼의 소수성 폴리싱을 친수성 폴리싱으로 변환시키는 케미칼에 의한 실리콘산화막을 형성하여 이물질이 웨이퍼 폴리싱에 흡착이 되더라도 쉽게 다음의 세정공정에서 제거될 수 있는 것이다.

Description

폴리싱 웨이퍼 세정방법{Method for cleaning polishing wafer}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체칩 제조시의 기판으로 사용되는 실리콘웨이퍼의 제조공정중 마지막 단계에 해당하는 웨이퍼 폴리싱(polishing)공정후 진행하는 세정방법에 관한 것이다.
일반적으로 실리콘웨이퍼 제작시에 폴리싱 공정(polishing step)은 여러 장을 동시에 진행하는 배치형태의 폴리싱과 웨이퍼 한 장을 장비에서 폴리싱하는 단일 웨이퍼 타입 폴리싱(single wafer type polishing)의 두가지 형태중 한가지로 진행한다. 이중 웨이퍼 여러장을 동시에 폴리싱하는 배치 폴리싱의 경우 단위 시간당 보다 많은 웨이퍼를 폴리싱할 수 있다는 장점 때문에 보다 광범위하게 사용되어 왔다.
배치 폴리싱은 폴리싱 진행시 왁스를 사용하여 폴리싱 블록에 여러 장의 웨이퍼를 부착하는 관계로 반드시 블록에서 웨이퍼를 단계적으로 분리하는 공정이 필수적이고 이때 웨이퍼에 다량의 왁스가 부착된 상태로 작업이 진행된다.
이 왁스는 탄화수소 계열의 유기물로서 폴리싱화된 웨이퍼의 표면에 이물질 형태로 접착되고, 후속 세정공정에서 제거되어야 한다. 폴리싱 단계에서 폴리싱화된 웨이퍼의 표면은 도 1에서와 같이, 소수성 표면으로서 이물질 흡착이 매우 쉽다.
또한, 이렇게 흡착된 이물질은 후속 세정공정에서 제거하기가 쉽지 않다. 특히, 왁스와 같은 이물질이 흡착된 웨이퍼는 후속 세정공정에서 제거하기가 아주 어려우며, 디바이스 제작시에 진행되는 고온의 열처리 공정에 의해 실리콘카바이드 형태의 물질로 변질될 수 있다. 특히 이렇게 변질된 웨이퍼의 이물질은 소자의 산화막의 열화를 유발하며, 모스소자의 게이트산화막의 열화를 유발한다.
기존의 폴리싱방법에서 소수성을 가지고 있는 폴리싱후 웨이퍼의 폴리싱을 블록에서 웨이퍼를 분리하기 전에 반드시 친수성 표면으로 바꾸어 주어야 한다.
기존의 기술은 이러한 폴리싱의 성질을 소수성에서 친수성으로 변화시키는 것을 블럭에서 웨이퍼를 분리하는 디마운팅 장비로 이동하는 동안 약간의 초순수를 이용하여 웨이퍼의 폴리싱에 자연산화막이 형성될 수 있도록 했으나 이것은 충분한 자연산화막을 형성하지 못하고 일부 표면이 소수성으로 남아 있게 되어 초순수조에서 왁스와 같은 이물질이 웨이퍼의 표면에 흡착된 상태로 다음 공정으로 진행되는 단점이 있다. 이러한 이 물질은 위에 기술한 바와 같이 제거하기가 힘들어진다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 실리콘웨이퍼 제작시에 폴리싱 공정에서 폴리싱을 진행한후 웨이퍼의 소수성 폴리싱을 친수성 폴리싱으로 변환시키는 케미칼에 의한 실리콘산화막을 형성하여 이물질이 웨이퍼 폴리싱에 흡착이 되더라도 쉽게 다음의 세정공정에서 제거될 수 있는 폴리싱 웨이퍼의 세정방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 폴리싱 웨이퍼 세정방법은 실리콘웨이퍼 제조공정중 폴리싱 공정을 진행함에 있어서, 상기 실리콘웨이퍼를 왁스에 의해 폴리싱블록에 부착 고정된 상태에서 일면을 폴리싱하는 단계; 상기 실리콘웨이퍼의 폴리싱된 일면에 산화막을 형성하여 상기 폴리싱된 일면을 소수성에서 친수성으로 변환시키는 단계; 상기 실리콘웨이퍼를 상기 폴리싱블록으로 부터 분리하는 디마운팅 단계; 상기 분리된 실리콘웨이퍼를 세정조에서 세정하여 이물질을 제거하는 단계를 포함한다.
삭제
삭제
삭제
(실시예)
이하, 본 발명에 따른 폴리싱 웨이퍼 세정방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3a 및 도 3b는 본 발명에 따른 폴리싱 웨이퍼 세정방법에 있어서, 일정한 전압인가에 의한 전계에 따른 불량확률을 도시한 그래프로서, 도 3a는 일정한 전압인가를 1차로 진행한 경우의 그래프이고, 도 3b는 일정한 전압인가를 2차로 진행한 경우의 그래프이다.
또한, 도 4a 및 도 4b는 본 발명에 따른 폴리싱 웨이퍼 세정방법에 있어서, 불량다이를 비교한 실리콘웨이퍼 평면도로서, 도 4a는 친수성의 실리콘웨이퍼의 경우이고, 도 4b는 소수성의 실리콘웨이퍼의 경우이다.
본 발명은 소수성(hydrophobic)과 친수성(hydrophilic)의 성질을 이용하여 폴리싱이 완료된 상태의 실리콘웨이퍼 표면을 소수성에서 친수성으로 만드는 것이다. 폴리싱이 완료된 소수성 실리콘 표면은 제타 포텐셜(zeta potential)이 + 이고, 왁스 성분은 대부분 C, H, O를 포함하는 것으로서 제타포텐셀이 - 이다.
따라서, 소수성 실리콘 표면에 왁스 성분의 이물질은 쉽게 포획되어 강한 결합을 이룬다. 이러한 상태에서는 후속 세정공정에서 왁스를 완전히 실리콘표면에서 제거할 수 없다. 일반적으로 웨이퍼 디마운팅(demounting)장비 (즉, 블록에서 웨이퍼를 분리하는 장비)에서는 폴리싱이 완료된 웨이퍼를 폴리싱 블록으로 부터 분리해 주고 분리된 웨이퍼가 다음 공정인 왁스 및 웨이퍼 표면 세정공정을 진행하게 되는데, 대부분 이 공정을 진행하면서 왁스와 같은 이물질이 웨이퍼의 표면에 포획되게 된다. 이때, 물론 웨이퍼의 뒷면은 이미 다량의 왁스가 도포되어 있는 상태이다. 실리콘웨이퍼의 뒷면은 친수성 표면을 이루고 있으므로 웨이퍼 뒷면의 왁스는 왁스 세정공정에서 제거된다.
마찬가지로, 웨이퍼의 폴리싱면이 친수성이면 비록 블록 디마운팅 (demounting) 공정에서 왁스 성분이 웨이퍼의 폴리싱에 흡착되더라도 왁스 제거수조에서 쉽게 제거된다.
본 발명은 이러한 원리로 폴리싱(polishing) 작업이 완료되고 폴리싱 블록 제거공정으로 이동하는 동안 웨이퍼의 폴리싱을 소수성에서 친수성으로 변환시키는데 다음과 같은 공정을 추가한다.
폴리싱이 완료된 블록이 디마운팅(de-mounting)장비로 이동되는 인입부에 DI로만 진행하는 린스공정(rinse step)을 DI + H2O2(과산화수소수)를 공급하여 웨이퍼의 표면이 과산화수소수에 의해 산화막이 형성되도록 한다. 이때, 형성된 산화막이 자연산화막 정도의 두께 즉, 15 Å 이하 두께로 형성하는 것이 바람직하다.
필요 이상의 산화막을 형성할 필요가 없으므로 인입부에서 블록이 이동하는 동안 일정부분(미도시)까지 과산화수소가 공급되도록 하고, 그 다음의 DI는 과산화수소수가 공급되지 않도록 하는 것이 필요하다.
그다음, 자연산화막과 같은 산화막 형성이 주안점이므로 인입부에서 일정부분까지 블록이 이동하는 동안 과산화수소를 공급하는 대신 오존수를 공급하거나 다른 계면활성제를 공급하여 폴리싱 면이 친수성이 될 수 있도록 한다. 이때, 상기 과산화수소수를 공급하는 것은 매엽식 폴리싱을 진행하는 장치에도 적용할 수 있다. 즉, 폴리싱 완료단계에서 DI로 폴리싱 표면을 세정하는 동안 과산화수소수 또는 오존수 및 계면활성제를 첨가하여 세정을 진행하므로써 케미칼산화막을 형성할 수 있다. 이 경우에도 물론 산화막의 두께를 일정한 두께로 유지할 필요가 있다.
이어서, 상기 공정을 진행한후 블록을 제거하고 DI 조를 거쳐 왁스 세정공정을 진행한다.
한편, 도 2는 디램소자 제조시에 GOI(gate oxide integrity) 실험에서 BV 불량 및 CCST(constant current stress test) 불량부를 EMMI(emission microscope)로 분석하고, 불량 부위에서 발견된 이물질의 성분을 AES(Auger electron spectroscopy)로 분석한 것이다. 여기서, EMMI는 MOS 캐패시터에 전계를 가하면 산화막의 약한 부분이나 절연파괴(breakdown)이 발생하는 부분이 발광하는 특성을 이용하여 현미경(microscope)을 이용하여 관찰할 수 있는 한 장치를 말한다.
또한, 도 3a 및 도 3b는 GOI 테스트에서 전계(electric field)에 따른 BV 불량률(fail rate)을 나타낸 그래프로서, 도 3a는 1차 제거공정(sweep)시 전계(electric field)에 따른 불량확률을 나타낸 것이고, 도 3b는 2차 제거공정(sweep)시 전계에 따른 불량확률을 나타낸 것이다. 즉, 도 3a 및 도 3b는 위에서 설명한 공정을 적용하여 친수성 표면으로 변화시켜 왁스가 제거된 폴리싱 웨이퍼와 여전히 소수성인 상태에서 후속공정을 진행하여 충분히 왁스 성분이 제거되지 못한 실리콘웨이퍼를 비교한 그래프이다.
또한, 도 4는 친수성표면으로 변화된 웨이퍼와 소수성 표면으로 된 웨이퍼의 불량률을 보여 주기 위한 웨이퍼 평면도로서, (a)는 친수성의 경우이고, (b)는 소수성의 경우이다.
그리고, 도 4에 도시된 바와같이, 친수성 표면으로 변화된 웨이퍼의 불량률이 소수성의 웨이퍼에 비해 양호하게 나타남을 알 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 폴리싱 웨이퍼의 세정방법에 의하면, 폴리싱 공정시 발생하는 이물질, 즉 왁스성분이나 또는 슬러리 등을 폴리싱된 웨이퍼에서 쉽게 제거할 수 있다는 장점을 가지고 있으며, 특히 도 2에서와 같이 폴리싱 면이 소수성에서 친수성으로 변화시키지 못할 경우 디바이스 제조공정에서도 이러한 이물질을 제거하지 못해 발생하는 게이트산화막 핀홀(gate oxide pinhole)과 같은 디바이스 불량률을 감소시켜 준다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1a 및 도 1b 각각은 소수성과 친수성 실리콘웨이퍼의 표면상태를 도시한 개략도,
도 2는 기존의 왁스성분에 의한 게이트산화막 불량 및 불량부분의 이물질 검출을 보여 주는 사진,
도 3a 및 도 3b는 본 발명에 따른 폴리싱 웨이퍼의 세정방법에 있어서, 일정한 전압 인가에 의한 전계에 따른 불량확률을 도시한 그래프로서, 도 3a는 일정한 전압인가를 1차로 진행한 경우의 그래프이고, 도 3b는 일정한 전압인가를 2차로 진행한 경우의 그래프,
도 4a 및 도 4b는 본 발명에 따른 폴리싱 웨이퍼 세정방법에 있어서, 불량다이를 비교한 실리콘웨이퍼 평면도로서, 도 4a는 친수성의 실리콘웨이퍼의 경우이고, 도 4b는 소수성의 실리콘웨이퍼의 경우.
[도면부호의설명]
11 : 실리콘웨이퍼 13 : 자연산화막
A : 불량다이 B : 정상다이

Claims (7)

  1. 실리콘웨이퍼 제조공정중 폴리싱 공정을 진행함에 있어서,
    상기 실리콘웨이퍼를 왁스에 의해 폴리싱블록에 부착 고정된 상태에서 일면을 폴리싱하는 단계;
    상기 실리콘웨이퍼의 폴리싱된 일면에 산화막을 형성하여 상기 폴리싱된 일면을 소수성에서 친수성으로 변환시키는 단계;
    상기 실리콘웨이퍼를 상기 폴리싱블록으로 부터 분리하는 디마운팅 단계;
    상기 분리된 실리콘웨이퍼를 세정조에서 세정하여 이물질을 제거하는 단계를 포함하여 구성되는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  2. 제1항에 있어서, 상기 실리콘웨이퍼를 배치(batch) 타입의 폴리셔 또는 매엽식 폴리셔를 사용하여 폴리싱하는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  3. 제1항에 있어서, 상기 산화막을 초순수(DI water)에 과산화수소수(H2O2)를 첨가한 용액으로 린스하여 형성하는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  4. 제1항에 있어서, 상기 산화막을 과산화수소수 대신에 오존수로 린스하여 형성하는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  5. 제1항에 있어서, 상기 산화막을 과산화수소수 대신에 계면활성제를 첨가한 용액으로 린스하여 형성하는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 산화막을 15Å 이하의 두께로 형성하는 것을 특징으로 하는 폴리싱 웨이퍼 세정방법.
  7. 삭제
KR10-2003-0030872A 2003-05-15 2003-05-15 폴리싱 웨이퍼 세정방법 KR100511915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0030872A KR100511915B1 (ko) 2003-05-15 2003-05-15 폴리싱 웨이퍼 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0030872A KR100511915B1 (ko) 2003-05-15 2003-05-15 폴리싱 웨이퍼 세정방법

Publications (2)

Publication Number Publication Date
KR20040098485A KR20040098485A (ko) 2004-11-20
KR100511915B1 true KR100511915B1 (ko) 2005-09-02

Family

ID=37376377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0030872A KR100511915B1 (ko) 2003-05-15 2003-05-15 폴리싱 웨이퍼 세정방법

Country Status (1)

Country Link
KR (1) KR100511915B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146000B1 (ko) * 2008-12-04 2012-05-16 실트로닉 아게 반도체 웨이퍼의 세정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146000B1 (ko) * 2008-12-04 2012-05-16 실트로닉 아게 반도체 웨이퍼의 세정 방법
US10121649B2 (en) 2008-12-04 2018-11-06 Siltronic Ag Cleaning method of semiconductor wafer

Also Published As

Publication number Publication date
KR20040098485A (ko) 2004-11-20

Similar Documents

Publication Publication Date Title
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
JP4509488B2 (ja) 貼り合わせ基板の製造方法
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
KR100970069B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
KR100936778B1 (ko) 웨이퍼 본딩방법
US6695683B2 (en) Semiconductor device washing apparatus and a method of washing a semiconductor device
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
JP2012500480A (ja) バリア層除去方法及び装置
CN109326501B (zh) 一种半导体晶圆最终抛光后的清洗方法
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP4414433B2 (ja) SiC薄膜におけるエピ前表面処理方法
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
JP2006303089A (ja) シリコン基板の洗浄方法
US8741066B2 (en) Method for cleaning substrates utilizing surface passivation and/or oxide layer growth to protect from pitting
KR100511915B1 (ko) 폴리싱 웨이퍼 세정방법
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
KR20050022292A (ko) 반도체장치의 제조방법
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
US20080153183A1 (en) Floating gate process methodology
US20050045202A1 (en) Method for wafer surface cleaning using hydroxyl radicals in deionized water
JP2021082828A (ja) 基板の表面の金属汚染物を減少させるための方法
EP3029730B1 (en) Bonded wafer manufacturing method
JPH11191543A (ja) シリコンウエーハの保管用水及び保管する方法
JPH11345792A (ja) 半導体装置および半導体基板の研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee