KR100511600B1 - 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 - Google Patents
웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 Download PDFInfo
- Publication number
- KR100511600B1 KR100511600B1 KR10-2003-0042299A KR20030042299A KR100511600B1 KR 100511600 B1 KR100511600 B1 KR 100511600B1 KR 20030042299 A KR20030042299 A KR 20030042299A KR 100511600 B1 KR100511600 B1 KR 100511600B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- patterning
- reticle
- aligner
- rotation system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한 웨이퍼의 외주영역 패터닝 방법에 관한 것으로, 특히 여러가지 공정중에 웨이퍼 중심영역과 외주영역에서 생기는 부하효과로 인하여 발생하는 문제를 최소화하기 위해 레티클 얼라이너(reticle aligner)를 이용하여 웨이퍼의 외주영역을 패터닝하는 방법에 관한 것이다.
본 발명의 웨이퍼 회전 시스템을 구비한 사진장치는 웨이퍼 얼라인용 및 레티클 얼라인용 광을 발생하는 광원; 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너; 상기 회전수단의 회전운동 속도 및 모드를 제어하기 위한 제어시스템; 및 상기 웨이퍼를 얼라인하는 웨이퍼 얼라이너를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한 웨이퍼의 외주영역 패터닝 방법은 반도체 제조공정 중에 발생하는 모든 공정 중에 외주영역을 패터닝시에 사용하는 웨이퍼 회전 시스템을 구비한 사진장치 및 패터닝 방법을 제시하여 웨이퍼의 외주영역에서 발생할 수 있는 부하효과를 모니터링하고, 공정중에 발생할 수 있는 문제점을 개선하여 수율(yield)을 향상시키는 효과가 있다.
Description
본 발명은 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한 웨이퍼의 외주영역 패터닝 방법에 관한 것으로, 특히 여러가지 공정중에 웨이퍼 중심영역과 외주영역에서 생기는 부하효과로 인하여 발생하는 문제를 최소화하기 위해 레티클 얼라이너를 이용하여 웨이퍼의 외주영역을 패터닝하는 방법에 관한 것이다.
종래의 대한민국 공개특허공보 제2002-0066937호에는 웨이퍼 외주영역에 대하여 전용의 레티클을 적용한 반도체 제조방법을 소개하고 있는데, 도면을 통하여 상세히 설명하고자 한다.
먼저, 도 1과 같이 레티클(40)을 이용하여 웨이퍼에 순차적으로 노광광을 조사한다. 다음에, 레티클(40)과 동일한 크기의 더미 레티클(50)을 노광장치에 장착한다. 그리고, 도 1과 같이 더미 레티클(50)을 통해서 도 3의 웨이퍼 외주영역 P에 노광광을 조사한다. 또, 도 2는 웨이퍼에 형성된 칩 형성 영역(60)에 대한 더미 레티클(50)에 의한 더미 샷(dummy shot)(70)의 상대적인 위치관계를 나타낸다. 더미 레티클(50)에는 특별히 패턴은 형성되어 있지 않다. 이 때문에 웨이퍼 외주영역 P에 위치하는 레지스트(20)의 전역에 노광광이 조사되게 된다. 노광광이 조사된 부분은 포지티브형 레지스트(20)이기 때문에 레지스트는 남지 않게 된다. 이것에 의해 현상 처리를 행함으로써 도 3과 같이 레티클(40)의 외주 다이싱(dicing) 라인 패턴 영역에 대응하는 영역 D1 및 웨이퍼 외주영역 P에 대응하는 부분의 레지스트가 제거되어 레지스트 패턴(20a)이 형성된다. 그 레지스트 패턴(20a)을 마스크로 해서 도전층(10)에 식각을 실시함으로써 배선층(10a)을 형성한다. 그 후, 레지스트 패턴(20a)을 제거한다. 다음에, 도 4와 같이 배선층(10a)을 덮도록 한다. 예를 들면, CVD법에 의해 층간 절연막(30)을 형성한다. 이렇게 해서 반도체 장치가 형성된다. 또, 도 1, 도 3 및 도 4는 도 2에 나타내는 단면선 XXIV-XXIV에 대응하는 단면 구조를 공정마다 도시한 것이다. 상기 반도체 장치의 제조방법에 의하면, 웨이퍼 외주영역에 대하여 패턴이 형성되어 있지 않은 더미 레티클을 이용해서 전사하는 것에 의해 최외주에 위치하는 칩 형성 영역(60)보다도 외측의 영역(영역 D1 및 웨이퍼 외주영역 P)에서는 도전층(10)이 남지 않게 된다. 이것에 의해 최외주에 위치하는 칩 형성 영역(60)보다는 외측의 영역에 있어서 마련되는 다이싱에 의해 절단되는 영역에는 도전층(10)은 남겨져 있지 않다. 따라서, 다이싱에 의해 절단되는 영역을 다이싱할 때 도전층(10)의 절단에 의해 발생하는 파티클(particle)이 비산되는 일은 없다. 그 결과, 와이어 본딩(wire bonding)시에 비산한 도전층의 절단시의 파티클에 의해 와이어들이 전기적으로 단락하여 동작 불량을 일으키거나 불량 칩이 발생하는 것을 방지할 수 있다.
그러나, 상기와 같은 종래의 반도체 제조방법은 노출된 웨이퍼의 외주영역은 공정 진행시에 발생하는 부하효과(웨이퍼의 중앙영역과 외주영역에 공정 진행 결과의 차이가 생기는 현상)등에 의해 많은 어려움이 발생한다. 예를 들면, 글로벌 CMP 평탄화를 위해서 리얼 샷 이외에 외주영역에 더미 샷을 추가하여 글로벌 CMP 평탄화를 이루었으나, 이러한 방법으로 더미 샷(dummy shot)을 추가할 경우에 리얼 샷 (real shot)을 스테핑(stepping)하는 시간과 거의 비슷한 시간과 비용이 추가로 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로,웨이퍼의 외주영역에서 레티클 얼라이너를 이용하여 그로스 얼라인(gross align)을 위한 정렬 키 패턴 삽입, 공정의 모니터링을 위한 패턴 삽입 및 화학기계적연마 (Chemical Mechanical Polishing, 이하 CMP) 등을 위해 더미 패턴 삽입 등 반도체 제조공정 중에 발생하는 모든 공정 중에 외주영역에서 패터닝시에 사용하는 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한 패터닝 방법을 제시하는데 본 발명의 목적이 있다.
본 발명의 상기 목적은 웨이퍼 얼라인용 및 레티클 얼라인용 광을 발생하는 광원; 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너; 상기 회전수단의 회전운동 속도 및 모드를 제어하기 위한 제어시스템; 및 상기 웨이퍼를 얼라인하는 웨이퍼 얼라이너를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 도면을 통하여 살펴보기로 한다.
도 5는 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 웨이퍼의 외주영역에 공정패턴을 삽입한 것을 나타낸 도면으로써 웨이퍼의 외주영역의 레티클 얼라이너에 패턴이 삽입된 영역(130)이고, 실제로 패터닝된 칩이 들어있는 웨이퍼의 리얼 샷 영역(140)을 나타낸 것이다.
도 6은 웨이퍼 전체를 커버할 수 있는 광원으로 한번에 노광을 하여 패터닝하는 방법을 나타낸 도면으로써 패터닝 장비에서 웨이퍼가 로딩된 척(150), 노광을 할 웨이퍼(160), 레티클 얼라이너(170), 그리고 광원(180)을 나타낸 것이다.
본 발명의 웨이퍼 회전 시스템을 구비한 사진장치는 웨이퍼 전체를 커버하며, 웨이퍼 얼라인용 및 레티클 얼라인용 광을 발생하는 광원; 위에 패턴이 형성되며 스테퍼로 웨이퍼 위에 투영 노광되는 레티클; 척 위에 로딩되며, 얇은 원판 모양의 웨이퍼; 상기 레티클을 얼라인하며, 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너; 상기 회전수단의 회전운동 속도 및 모드를 제어하기 위한 제어시스템 및 상기 웨이퍼를 얼라인하는 웨이퍼 얼라이너를 포함하여 이루어져 있다. 그리고, 상기 제어시스템은 기억장치, 연산장치 및 동작명령 수행장치를 포함하며, 상기 웨이퍼 얼라이너는 회전수단을 구비하여 상기 레티클 얼라이너에 구비된 회전수단이 회전할 때 상기 웨이퍼 얼라이너에 구비된 회전수단도 동시에 웨이퍼를 일정한 속도로 회전하도록 구성할 수 있다.
또한, 본 발명의 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법은 도 7과 같은 방법으로 나타낼 수 있다. 도 7은 웨이퍼를 척에 로딩하는 단계; 웨이퍼 척 또는 레티클 얼라이너를 별개로 또는 동시에 회전하여 웨이퍼를 레티클과 얼라인하는 단계; 및 레티클 얼라이너를 이용하여 웨이퍼의 외주영역을 패터닝하는 단계를 나타낸다, 그리고, 상기 레티클 얼라이너의 회전운동 모드는 제어시스템에 의해 제어한다.
상기 레티클 얼라이너를 이용하여 웨이퍼의 외주영역을 패터닝하는 방법은 크게 3가지가 있다.
첫째, 도 6과 같이 웨이퍼 전체를 커버할 수 있는 레티클에 광원을 노출시켜 패터닝하는 방법이 있다.
둘째, 도 8과 같이 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용한 스캐닝 방법을 이용하여 패터닝하는 방법이 있다.
셋째, 웨이퍼의 외주영역을 분할하여 스테핑 방법을 이용하여 패터닝하는 방법이 있다.
상기 웨이퍼를 정렬하는 웨이퍼 얼라이너는 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시킬 수 있으며, 웨이퍼에 반도체 회로패턴의 사진공정이 상기 첫째 방법 또는 셋째 방법으로 진행되는 동안에는 정지 모드로 있으면서 얼라인을 진행한다. 그러나, 상기 공정이 모두 끝나고 웨이퍼 외주영역의 테스트 패턴이나 더미 패턴의 사진공정이 진행되는 동안에는 일정한 속도로 회전하도록 구성되어 있다. 또한, 상기 장치는 레티클 얼라이너 또는 웨이퍼 얼라이너와 레티클 얼라이너가 함께 웨이퍼를 일정한 속도로 회전시키도록 구성할 수 있다. 따라서, 상기 회전운동 모드를 제어하기 위하여 제어시스템(기억장치, 연산장치, 동작명령 수행장치)이 추가로 부가된다.
상기 방법을 이용하는 경우는 웨이퍼의 외주영역에 그로스 얼라인을 위한 정렬 키 삽입 또는 글로벌 CMP 평탄화를 위한 더미 패턴을 삽입한 경우인 비교적 미세 회로 패턴을 이용하지 않는 경우에 사용할 수 있다. 그리고, 상기 방법으로 레티클 얼라이너 이용시에는 한번의 노광공정을 거치기 때문에 공정시간이 크게 요구되지 않는다.
도 8은 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 패턴시에 스캐닝 방식을 이용한 경우를 평면도로 나타낸 도면이고, 도 9는 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 패턴시에 스캐닝 방식을 이용한 경우를 측면도로 나타낸 도면이다. 즉, 도 8과 같이 광원이 웨이퍼의 외주영역을 회전하며 노광을 하는 경우와 도 9와 같이 광원은 고정되어 있고 웨이퍼가 로딩된 척과 레티클 얼라이너가 회전하는 경우가 있다. 도 8은 척 위에 로딩되며, 얇은 원판 모양의 웨이퍼(190), 레티클 얼라이너의 웨이퍼의 외주영역에 삽입될 패턴(200), 그리고 레티클을 얼라인하며, 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너(210)를 나타낸 것이고, 도 9는 패터닝 장비의 웨이퍼가 로딩된 척(220), 상기 척 위에 로딩되며, 얇은 원판 모양의 웨이퍼(230), 레티클을 얼라인하며, 회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너(240), 그리고 상기 웨이퍼 전체를 커버하며, 웨이퍼 얼라인용 및 레티클 얼라인용 광을 발생하는 광원(250)을 나타낸 것이다.
상기 방법은 미세 회로 패턴을 삽입할 경우에 사용한다. 즉, 웨이퍼의 외주영역에 그로스 정렬을 위한 얼라인 키를 삽입하는 경우, 글로벌 CMP 평탄화를 위한 더미 패턴을 삽입하는 경우 및 공정 모니터링 패턴을 삽입하는 경우에 모두 사용할 수 있다. 공정 모니터링 패턴은 모니터링이 필요한 모든 공정의 패턴을 삽입할 수 있다. 상기 방법을 사용할 경우에 리얼 샷 패터닝과 레티클 얼라인 패터닝 진행순서는 상호 보완적으로 바뀔 수 있다.
따라서, 본 발명의 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한 웨이퍼의 외주영역 패터닝 방법은 반도체 제조공정 중에 발생하는 모든 공정 중에 외주영역을 패터닝시에 사용하는 웨이퍼 회전 시스템을 구비한 사진장치 및 패터닝 방법을 제시하여 웨이퍼의 외주영역에서 발생할 수 있는 부하효과를 모니터링하고, 공정중에 발생할 수 있는 문제점을 개선하여 수율(yield)을 향상시킨다.
도 1은 종래기술의 반도체 장치의 제조방법의 일공정을 나타내는 도 2에 도시한 단면선 XXIV-XXIV에 있어서의 단면도이다.
도 2는 종래기술의 칩 형성 영역과 더미 레티클에 의한 패턴의 위치 관계를 도시한 평면도이다.
도 3은 종래기술의 도 1에 도시한 공정 후에 실행되는 공정을 나타내는 단면도이다.
도 4는 종래기술의 도 3에 도시한 공정 후에 실행되는 공정을 나타내는 단면도이다.
도 5는 본 발명에 의한 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 웨이퍼의 외주영역에 공정패턴을 삽입한 것을 나타낸 도면이다.
도 6은 본 발명에 의한 웨이퍼 전체를 커버할 수 있는 광원으로 한번에 노광을 하여 패터닝하는 방법을 나타낸 도면이다.
도 7은 본 발명에 의한 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법을 나타낸 도면이다.
도 8은 본 발명에 의한 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 패턴시에 스캐닝(scanning) 방법을 이용한 경우를 평면도로 나타낸 도면이다.
도 9는 본 발명에 의한 웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용하여 패턴시에 스캐닝 방법을 이용한 경우를 측면도로 나타낸 도면이다.
Claims (6)
- 웨이퍼 얼라인용 및 레티클 얼라인용 광을 발생하는 광원;회전수단을 구비하여 웨이퍼를 일정한 속도로 회전시키는 레티클 얼라이너;상기 회전수단의 회전운동 속도 및 모드를 제어하기 위한 제어시스템; 및상기 웨이퍼를 얼라인하는 웨이퍼 얼라이너를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치.
- 제 1 항에 있어서,상기 제어시스템은 기억장치, 연산장치 및 동작명령 수행장치를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법.
- 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법에 있어서,웨이퍼를 척에 로딩하는 단계;웨이퍼 척 또는 레티클 얼라이너를 별개로 또는 동시에 회전하여 웨이퍼를 레티클과 얼라인하는 단계; 및웨이퍼 전체를 커버할 수 있는 레티클에 광원을 노출시켜 패터닝하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법.
- 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법에 있어서,웨이퍼를 척에 로딩하는 단계;웨이퍼 척 또는 레티클 얼라이너를 별개로 또는 동시에 회전하여 웨이퍼를 레티클과 얼라인하는 단계; 및웨이퍼의 외주영역에 패턴을 삽입한 레티클 얼라이너를 이용한 스캐닝 방식을 이용하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법.
- 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법에 있어서,웨이퍼를 척에 로딩하는 단계;웨이퍼 척 또는 레티클 얼라이너를 별개로 또는 동시에 회전하여 웨이퍼를 레티클과 얼라인하는 단계; 및웨이퍼의 외주영역을 분할하여 스테핑 방식을 이용하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법.
- 제 3 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,상기 레티클 얼라이너의 회전운동 모드를 제어시스템에 의해 제어하는 것을 특징으로 하는 웨이퍼 회전 시스템을 구비한 사진장치를 이용한 웨이퍼의 외주영역 패터닝 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0042299A KR100511600B1 (ko) | 2003-06-27 | 2003-06-27 | 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0042299A KR100511600B1 (ko) | 2003-06-27 | 2003-06-27 | 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002948A KR20050002948A (ko) | 2005-01-10 |
| KR100511600B1 true KR100511600B1 (ko) | 2005-08-31 |
Family
ID=37218200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0042299A KR100511600B1 (ko) | 2003-06-27 | 2003-06-27 | 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100511600B1 (ko) |
-
2003
- 2003-06-27 KR KR10-2003-0042299A patent/KR100511600B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050002948A (ko) | 2005-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
| KR100429314B1 (ko) | 반도체 집적회로장치의 제조방법 및 멀티칩 모듈의 제조방법 | |
| KR100439388B1 (ko) | 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼 | |
| JPH0464454B2 (ko) | ||
| JP4620189B2 (ja) | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 | |
| JP2005045160A (ja) | 露光方法 | |
| JP2002131884A (ja) | フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法 | |
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| US20050248754A1 (en) | Wafer aligner with WEE (water edge exposure) function | |
| KR100511600B1 (ko) | 웨이퍼 회전 시스템을 구비한 사진장치 및 이를 이용한웨이퍼의 외주영역 패터닝 방법 | |
| TW202105467A (zh) | 使用電性及光學標記之半導體元件的晶粒級唯一認證與編序方法 | |
| JPH0982634A (ja) | 半導体デバイスのパターン形成方法 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| CN100499094C (zh) | 半导体元件 | |
| JP3651344B2 (ja) | 半導体装置の製造方法 | |
| JP3245556B2 (ja) | ミックスアンドマッチ露光方法 | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| US7014957B1 (en) | Interconnect routing using parallel lines and method of manufacture | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JPH03242922A (ja) | ウエハ周辺露光方法及びウエハ周辺露光装置 | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| KR20050028711A (ko) | 웨이퍼 엣지 노광 검사 장치 및 이를 구비한 스피너 설비 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090722 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |