KR100506973B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100506973B1 KR100506973B1 KR10-1999-0003620A KR19990003620A KR100506973B1 KR 100506973 B1 KR100506973 B1 KR 100506973B1 KR 19990003620 A KR19990003620 A KR 19990003620A KR 100506973 B1 KR100506973 B1 KR 100506973B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- teos
- usg
- teos film
- deposited
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체소자의 제조방법을 제시한다. 본 발명은 화학기상증착 장치에서 유전체막으로 사용되는 O3 - TEOS막(또는 USG막) 증착하기 전에 소정의 서셉터 온도를 유지한 상태에서 먼저 오존이 제거된 순수한 TEOS막을 코딩하고나서 O3 - TEOS막(또는 USG막)을 증착한다.
따라서, O3 - TEOS막(또는 USG막) 증착시에 병행하게 되는 NH3 플라즈마 처리 공정을 생략할 수 있다. 또한, O3 - TEOS막(또는 USG막) 증착시에 소수성 폴리머의 흡착을 방해하는 요소가 제거됨으로서 표면 감수성을 개선시킬 수 있어 소자의 생산 수율을 향상시킨다.
Description
본 발명은 반도체소자의 제조방법에 있어서 화학기상증착 장치에서의 유전체막 증착에 관한 것으로, 특히 O3 - TEOS막(또는 USG막(Undoped Silicate Glass)이라 함) 증착시에 표면 감수성을 개선하도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 화학기상증착 장치에서의 유전체막(Dieletric Film)으로는 O3 - TEOS막(또는 USG막)을 사용한다. 이러한 유전체막은 하지막의 의존성이 강하다는 특성이 있다.
특히, O3 - TEOS막의 표면 구성물 중에는 -OH기가 존재하는데 -OH기는 O3 - TEOS막(또는 USG막) 증착을 방해하여 높은 오존 농도에서 중간체로서의 폴리머를 생성시킨다. 이러한 폴리머는 소수성의 말단기를 가지고 있어 TEOS막의 반응에 의해 생성된 H2O가 친수성 표면에 흡착하여 소수성 폴리머의 흡착을 방해하게 된다.
도 1 은 종래 반도체소자의 제조방법을 도시한 플로우차트이다.
먼저, S10 단계에서는 반도체기판 상에 하지막으로 표면 산화막의 역할을 하는 HTO(High Temperature Oxidation : HTO)막을 증착한다.
이어서, S20 단계에서는 챔버내의 서셉터(Susceptor)를 가열시켜 400℃의 온도 상태를 유지한다.
다음, S30 단계에서는 후속 공정의 O3 - TEOS막(또는 USG막)을 증착하기 전에 암모니아(NH3) 분위기에서 플라즈마 처리 공정을 실시한다.
그 후, S40 단계에서는 유전체막으로 사용되는 O3 - TEOS막(또는 USG막)을 상기 하지막 상에 증착한다.
상기와 같은 종래 기술에 따르면 다음과 같은 문제점을 유발시킨다.
유전체막으로 반도체기판의 하지막 상에 O3 - TEOS막(또는 USG막)을 증착하기 전에 소수성 폴리머의 흡착을 방해하는 요소를 제거하기 위해서는 반드시 NH3 플라즈마 처리 공정을 진행하여야 한다.
이는 유전체막으로서 O3 - TEOS막(또는 USG막)을 증착과는 별개로 NH3 플라즈마 처리공정을 진행해야하므로 공정 단계를 복잡하게 한다. 따라서, 소자의 생산 수율을 저하시킨다.
상기한 문제점을 해결하기 위한 본 발명의 목적은 O3 - TEOS막(또는 USG막) 증착시에 병행하게 되는 NH3 플라즈마 처리 공정을 생략하도록 한 반도체소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 O3 - TEOS막(또는 USG막) 증착시에 표면 감수성을 개선하도록 한 반도체소자의 제조방법을 제공하는 데 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은
반도체기판에 하지막을 증착하는 단계;
상기 하지막 상에 순수한 TEOS막을 코팅하는 단계; 및
상기 TEOS막 상에 O3 - TEOS막을 증착하는 단계를 포함한다.
이 때, 상기 TEOS막 및 O3 - TEOS막은 430 ∼ 470℃의 서셉터 온도에서 증착됨이 바람직하다.
상기한 본 발명에 따르면, 화학기상장치에서의 유전체막으로 먼저 순수한 TEOS막을 코팅하고나서 O3 - TEOS막(또는 USG막)을 증착함으로서 O3 - TEOS막(또는 USG막) 증착시에 병행하게 되는 NH3 플라즈마 처리 공정을 생략하도록 하여 유전체막의 표면 감수성을 개선시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세하게 설명하면 다음과 같다.
도 2 는 본 발명에 따른 반도체소자의 제조방법을 도시한 플로우차트이다.
먼저, S50 단계에서는 반도체기판 상에 하지막으로 표면 산화막의 역할을 하는 HTO막을 증착한다.
이어서, S60 단계에서는 갭필(Gap Fill) 및 거칠기(Roughness)를 향상시킬 수 있도록 서셉터(Susceptor)를 가열하여 430℃ ∼ 470℃ 상태로 유지한다. 이 때, 서셉터 온도를 종래 500℃의 서셉터 온도 보다 낮은 상태로 유지함으로서 후속 공정의 O3 - TEOS막(또는 USG막) 증착시에 하지막에 대한 영향을 최소화할 수 있다.
다음, S70 단계에서는 소수성의 말단기 생성을 저지할 수 있도록 먼저 오존을 제거한 순수한 재질의 TEOS막을 하지막 상에 증착한다.
이 때, 순수한 TEOS막이 증착됨으로서 후속 공정의 O3 - TEOS막(또는 USG막) 증착시 소수성 폴리머의 흡착 방해 요소를 제거할 수 있다. 또한, 종래 O3 - TEOS막(또는 USG막)을 증착하기 전에 필수적으로 병행하게 되는 암모니아(NH3) 분위기에서의 플라즈마 처리 공정을 생략할 수 있다.
그 후, S80 단계에서는 순수한 TEOS막이 코딩된 상태에서 O3 - TEOS막(또는 USG막)을 증착함으로서 유전체막의 형성 공정이 완료된다.
상기한 본 발명에 따르면, 유전체막으로 O3 - TEOS막(또는 USG막) 증착시에 먼저 430℃ ∼ 470℃의 서셉터 온도를 유지한 상태에서 먼저 순수한 TEOS막을 코팅하고나서 O3 - TEOS막(또는 USG막)을 증착함으로서 유전체막의 증착시에 병행하게 되는 NH3 플라즈마 처리 공정을 생략할 수 있다.
이상에서와 같이 본 발명에 따르면, 화학기상증착 장치에서 유전체막으로 사용되는 O3 - TEOS막(또는 USG막) 증착하기 전에 430℃ ∼ 470℃의 서셉터 온도를 유지한 상태에서 먼저 오존이 제거된 순수한 재질의 TEOS막을 코딩하고나서 O3 - TEOS막(또는 USG막)을 증착한다.
따라서, O3 - TEOS막(또는 USG막) 증착시에 병행하게 되는 NH3 플라즈마 처리 공정을 생략할 수 있다. 또한, O3 - TEOS막(또는 USG막) 증착시에 소수성 폴리머의 흡착을 방해하는 요소가 제거됨으로서 표면 감수성을 개선시킬 수 있어 소자의 생산 수율을 향상시킨다.
도 1 은 종래 반도체소자의 제조 공정을 도시한 플로우차트
도 2 는 본 발명에 따른 반도체소자의 제조 공정을 도시한 플로우차트
Claims (2)
- 반도체기판에 하지막을 증착하는 단계;상기 하지막 상에 순수한 TEOS막을 코팅하는 단계; 및상기 TEOS막 상에 O3 - TEOS막을 증착하는 단계를 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 TEOS막 및 O3 - TEOS막은 430 ∼ 470℃의 서셉터 온도에서 증착되는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0003620A KR100506973B1 (ko) | 1999-02-03 | 1999-02-03 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0003620A KR100506973B1 (ko) | 1999-02-03 | 1999-02-03 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000055158A KR20000055158A (ko) | 2000-09-05 |
| KR100506973B1 true KR100506973B1 (ko) | 2005-08-09 |
Family
ID=19573264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0003620A KR100506973B1 (ko) | 1999-02-03 | 1999-02-03 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100506973B1 (ko) |
-
1999
- 1999-02-03 KR KR10-1999-0003620A patent/KR100506973B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000055158A (ko) | 2000-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102403102B1 (ko) | 반도체 처리 장치 | |
| US10204782B2 (en) | Combined anneal and selective deposition process | |
| US20010050039A1 (en) | Method of forming a thin film using atomic layer deposition method | |
| KR100624903B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100323874B1 (ko) | 반도체 소자의 알루미늄 산화막 형성 방법 | |
| US9570287B2 (en) | Flowable film curing penetration depth improvement and stress tuning | |
| KR20010046344A (ko) | 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법 | |
| JPH1187341A (ja) | 成膜方法及び成膜装置 | |
| KR20030084125A (ko) | 절연막의 저온 증착법 | |
| US20010039125A1 (en) | Method for making an insulating film | |
| KR100506973B1 (ko) | 반도체소자의 제조방법 | |
| KR0172031B1 (ko) | 반도체장치의 층간 절연막 형성방법 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| CN103943465A (zh) | 氧化硅薄膜制备方法 | |
| KR101082921B1 (ko) | 반도체 소자의 실리콘 산화막 형성 방법 | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
| KR20030064083A (ko) | 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법 | |
| KR100467475B1 (ko) | 반도체장치의캐패시터형성방법 | |
| KR20000003455A (ko) | 반도체 장치의 탄탈륨산화막 캐패시터 제조방법 | |
| KR20030058271A (ko) | 플라즈마를 이용한 원자층 증착방법 | |
| KR20160120511A (ko) | 반도체 소자의 제조방법 | |
| KR100470129B1 (ko) | 계면특성이 우수한 박막 트랜지스터의 제조방법 | |
| KR100414749B1 (ko) | 반도체 소자의 확산방지막 제조방법 | |
| JPH06252133A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |