KR100501191B1

KR100501191B1 - 슬림형 수정발진기

Info

Publication number: KR100501191B1
Application number: KR10-2003-0038140A
Authority: KR
Inventors: 장수봉; 김종태
Original assignee: 삼성전기주식회사
Priority date: 2003-06-13
Filing date: 2003-06-13
Publication date: 2005-07-18
Also published as: KR20040107198A

Abstract

본 발명은 수정발진기에 관한 것으로, 상부면에 회로패턴이 형성되고, 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판; 상기 세라믹기판의 상부면에 하부면이 접착되고, 상부면에 형성된 단자패드들과 상기 세라믹기판의 단자전극들이 복수개이 와이어를 매개로 와이어본딩연결되어 상기 실장공간내에 탑재되는 IC칩; 상기 와이어와 전기적으로 연결되어 상기 IC칩의 상부면에 구비되는 연결수단을 매개로 일단이 연결되어 상기 IC칩상부면에 수평하게 배치되는 수정편및 상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함하여 구성된다.

본 발명에 의하면, IC칩과 수정편을 세라믹기판의 내부공간내 동시에 배치하여 제조공정을 단순화하고, 부품의 소형화를 도모하며, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 한편, 재료비를 절감할 수 있다.

Description

슬림형 수정발진기{A SLIM TYPE CRYSTAL OSCILLATOR}

본 발명은 수정발진기에 관한 것으로, 보다 상세히는 IC칩과 수정편을 세라믹기판의 내부공간내 동시에 배치하여 제조공정을 단순화하고, 부품의 소형화를 도모하며, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 한편, 재료비를 절감할 수 있는 슬림형 수정발진기에 관한 것이다.

일반적으로 수정을 압전진동자(압전부품)로서 채용한 수정발진기는 온도에 따라 써미스터의 저항값이 변화하게 되어 배리캡 다이오드에 가해지는 전압이 변화하고, 이러한 전압의 변화로 인하여 커패시터의 커패시턴스가 변화하게 되어 온도의 변화에 따라서 주파수를 발생시키는 장치이다.

이러한 수정발진기는 소형이면서도 외부 환경 변화에 대해서도 안정된 주파수를 얻을 수 있어 컴퓨터, 통신기기등에서의 문자구성, 색상구성 회로 등에 사용되어지며, 한단계 더 응용된 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등의 제품은 우주공간의 인공위성, 계측기 등에서 모든 신호의 기준이 되는 핵심 부품으로 사용되기도 한다

최근에 정보통신과 디지털기술의 발전으로 높은 주파수 영역에서 사용되고, 빠른 데이터 처리속도 및 새로운 재료, 부품 및 모듈, 기판에 대한 수요가의 요구가 커지고 있는 실정이며, 특히 이동통신 부품의 경우, 소형화, 다중밴드화, 고주파화 추세에 따라 수정발진기의 소형화, 고집적화 및 고주파화한 구조가 요구되고 있다.

이러한 수정발진기는 0.024CC(5.0mm(L)*3.2mm(W)*두께1.5mm(T))가 주류를 이루고 있으나, 부품의 소형화가 가속됨에 따라 길이, 폭 및 두께가 짧고, 좁아지며, 얇아진 0.008CC(3.2mm(L)*2.5mm(W)*1.0mm(T)) 및 0.004CC(2.5mm(L)*2.0mm(W)*0.8mm(T))제품이 주류를 이룰 것이다. 이를 위해서 수정발진기부품의 소형화 및 제조공법의 혁신, 경박단소화가 실현되어야 하는 것이다.

도 1은 일반적인 수정발진기의 사시도이고, 도 2는 일반적인 수정발진기의 단면도이며, 도 3(a)(b)는 일반적인 수정발진기를 구성하는 수정편조립체와 칩조립체의 분해사시도이다.

상기한 종래 수정발진기(100)는 도 1 내지 3에 도시한 바와같이, 발진을 유발시키는 수정편(B)을 포함하는 수정편조립체(110)와 온도보상회로, 온도검지회로가 집적된 IC칩(I)을 포함하는 칩조립체(120)가 상하합형된 이중구조로 이루어짐에 따라 수정편조립체(110)를 구성하는 공정과 칩조립체(120)를 구성하는 공정을 별도의 조립라인에서 수행한 다음, 별도의 조립라인에서 이들을 합체하여 수정발진기(100)를 조립완성하였다.

상기 수정편조립체(110)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(111)과 상기 제 1세라믹층(111)의 테두리를 따라 적층되는 제 2세라믹층(112)으로 이루어진 세라믹기판(113)과, 그 내부에 배치되는 수정편(B)및 상기 수정편(B)이 배치되는 공간을 밀봉하는 덮개(115)로 구성되며, 상기 수정편(B)의 표면에는 일정한 패턴의 전극(116)(117)이 형성되어 있다.

이에 따라, 상기 수정편(B)을 조립하는 공정은 제 1세라믹층(111)의 상부면 일측에 패드(118)를 형성한 다음, 그 상부면에 도포되는 범프(118a)를 매개로 하여 상기 수정편(B)하부면과 상기 제 1세라릭층(111)의 상부면사이에 일정간격을 유지하도록 상기 수정편(B)의 일단부(116a)(117a)를 다이본딩방식으로 고정하고, 상기 수정편(B)이 배치되는 내부공간을 덮개(115)로서 밀봉하였다.

상기 칩조립체(120)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(121)과 그 테두리를 따라 적층되는 제 2,3세라믹층(122)(123)으로 이루어진 세라믹기판(124)과, 상기 제 1세라믹층(121)상에 접착고정되는 IC칩(I)으로 구성된다.

이에 따라, 회로부가 집적된 IC칩(I)을 탑재하는 공정은 상기 제 1,2,3세라믹층(121)(122)(123)의 상하적층시 내측으로 계단모양으로 돌출되는 제 2세라믹층(122)의 돌출부(122a)상에 복수개의 단자전극(125)를 각각 형성하고, 상기 제 1세라믹층(121)의 상부면에 탑재된 IC칩(I)의 각 패드(126a)는 와이어(126)의 일단과 전기적으로 연결되고, 상기 와이어(126)의 타단은 상기 제 2세라믹층(122)의 단자전극(125)과 전기적으로 연결되는 한편, 상기 IC칩(I)이 배치된 내부공간은 에폭시를 충진하여 몰딩한다.

상기와 같이 별도의 조립라인에서 조립완성된 수정편조립체(110)와 칩조립체(120)는 또다른 조립라인에서 칩조립체(120)를 하부부품으로 하고, 상기 수정편조립체(110)를 상부부품으로 하여 상기 칩조립체(120)의 세라믹기판(124)상부면에 솔더패드(127)를 도포하고, 상기 솔더패드(127)를 매개로 하여 상기 수정편조립체(110)의 세라믹기판(113)을 솔더링방식으로 접합한 다음, 상부가 개방된 수정편조립체(110)는 사각판상의 덮개(115)를 올려놓고, 이들의 접합면을 고온의 열원으로서 용착하여 밀봉함으로서, 수정편(B)을 갖는 수정편조립체(110)와 IC칩(I)을 갖는 칩조립체(120)로 이루어진 이중구조의 수정발진기(100)를 조립완성하였다.

그러나, 이러한 종래 수정발진기(100)는 수정편조립체(110)와 칩조립체(120)를 서로 다른 라인에서 각각 제조하여 최종조립라인에서 상하이중구조로 최종조립해야만 하기 때문에, 하나의 제품을 완성하는데 조립라인이 길어지고, 조립공정이 매우 복잡하였다.

또한, 세라믹소재로 이루어진 다층 세라믹기판(113)(124)이 상하 중복되어 사용되기 때문에, 재료비가 증가되어 가격경쟁력을 저하시키고, 조립완성된 제품의 형성높이가 높아 단말기와 같은 최종제품의 소형화에 맞추어 소형화 설계하는데 한계가 있었다.

그리고, 부피가 작은 수정편조립체(110)와 칩조립체(120)의 상하조립시 이들을 서로 틀어짐없이 정확하게 접착하는데 공정상 많은 어려움이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 수정편과 IC칩을 하나의 내부공간에 동시에 내장하여 완제품의 소형화설계가 가능해지고, 세라믹소재의 중복사용을 억제하여 제조비용을 절감하고, 소형화에 관계없이 안정된 부품특성을 얻을 수 있는 슬림형 수정발진기를 제공하고자 한다.

상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,

상부면에 회로패턴이 형성되고, 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판;

상기 세라믹기판의 상부면에 하부면이 접착되고, 상부면에 형성된 단자패드들과 상기 세라믹기판의 단자전극들이 복수개이 와이어를 매개로 와이어본딩연결되어 상기 실장공간내에 탑재되는 IC칩;

상기 와이어와 전기적으로 연결되어 상기 IC칩의 상부면에 구비되는 연결수단을 매개로 일단이 연결되어 상기 IC칩상부면에 수평하게 배치되는 수정편및

상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함함을 특징으로 하는 슬림형 수정발진기를 마련함에 의한다.

바람직하게는 상기 세라믹기판은 외부면에 복수개의 외부단자가 형성된 제 1세라믹층과 그 외측테두리을 따라 적층되는 적어도 2개이상의 제 2세라믹층으로 구성된다.

바람직하게는 상기 세라믹기판의 단자전극은 상기 세라믹기판의 실장공간으로 노출되는 좌우한쌍의 계단형 돌출부에 형성되고, 상기 돌출부는 상기 수정편의 전후양단과 서로 대응하는 세라믹기판의 내부 양측면에 돌출형성된다.

바람직하게는 상기 와이어는 상기 IC칩과 메인기판사이에서 데이터를 전송하는 전송용 와이어와 상기 수정편에 전원을 입력하는 입력용 와이어및 온도보상된 주파수가 출력되는 출력용 와이어로 구성된다.

바람직하게는 상기 연결수단은 상기 와이어의 일단이 와이어본딩되는 단자패드에 올려져 상기 수정편의 단자전극과 대응 접착되는 도전성 접착제이다.

보다 바람직하게는 상기 도전성 접착제가 올려지는 단자패드는 나머지 단자패드보다 길게 형성된다.

바람직하게는 상기 연결수단은 상기 와이어의 일단이 와이어본딩되는 단자패드와 전기적으로 연결되어 상기 IC칩의 상부면에 분리형성되는 적어도 2개이상의 분리패드와, 그 상부면에 올려져 상기 수정편의 단자전극과 대응 접착되는 도전성 접착제이다.

보다 바람직하게는 상기 도전성 접착제가 올려지는 분리패드는 상기 IC칩을 경유하는 연결전극을 매개로 상기 단자패드와 전기적으로 연결된다.

보다 바람직하게는 상기 분리패드는 상기 수정편에 전원을 입력하는 입력용 패드부재및 온도보상된 주파수가 출력되는 출력용 패드부재로 구성된다.

보다 바람직하게는 상기 분리패드는 상기 단자패드로부터 인접하는 IC칩의 상부면에 형성된다.

보다 바람직하게는 상기 분리패드는 상기 단자패드가 형성되지 않은 길이변 근방에 해당하는 IC칩의 상부면에 형성된다.

바람직하게는 상기 연결수단은 상기 IC칩의 상부면으로 노출되고, 상기 와이어와 전기적으로 연결되는 적어도 2개이상의 리드부와 그 상단에 올려져 상기 수정편의 단자전극과 대응접착되는 도전성 접착제이다.

보다 바람직하게는 상기 리드부는 상기 수정편에 전원을 입력하는 입력용 리드부재와 온도보상된 주파수가 출력되는 출력용 리드부재로 구성된다.

또한, 본 발명은,

상기 세라믹기판의 상부면에 형성된 단자전극들과 하부면에 형성된 단자패드들이 복수개의 금속범프를 매개로 플립칩본딩연결되어 상기 실장공간내에 탑재되는 IC칩;

상기 IC칩의 내부단자와 일단이 전기적으로 연결되어 상기 IC칩의 상부면으로 타단이 노출되는 연결수단을 매개로 일단이 연결되어 상기 IC칩상부면에 수평하게 배치되는 수정편및

바람직하게는 상기 세라믹기판의 단자전극은 상기 IC칩의 하부면에 형성된 단자패드들과 일대일 대응하도록 상기 세라믹기판의 상부면에 형성된다.

바람직하게는 상기 연결수단은 상기 IC칩의 상부면으로 노출되고, 상기 IC칩의 내부단자와 전기적으로 연결되는 적어도 2개이상의 리드부와 그 상단면에 올려져 상기 수정편의 단자전극과 대응접착되는 도전성 접착제이다.

이하, 본 발명에 대하여 보다 상세히 설명한다.

도 4(a)는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 분해사시도이고, 도 4(b)는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 단면도이다.

본 발명의 수정발진기(1)는 도 4(a)(b)에 도시한 바와같이, 하나로 패키지화되는 세라믹기판(10)내에 IC칩(20)과 수정편(30)을 동시에 실장하여 부품의 경박단소를 가능하게 하고, 부품특성의 저하를 방지하는 한편, 재료비를 절감할 수 있는 것으로서, 이러한 수정발진기(1)는 세라믹기판(10), IC칩(20), 수정편(30)및 덮개(40)로 구성된다.

그리고, 본 발명에 의해 구성되는 수정발진기(1)의 구조는 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등에 선택적으로 적용가능한 것으로 이해되어야 한다.

즉, 상기 세라믹기판(10)은 상기 IC칩(20)이 상부면에 와이어본딩(wire-bonding)및 플립칩(flip-chip)실장되는 오목한 실장공간(P)을 형성하도록 세라믹층(11)(12)(13)(14)이 복수개 적층된다.

이러한 세라믹기판(10)은 상부면에 회로패턴이 인쇄되고, 외부면에는 미도시된 메인기판과 전기적으로 연결될 수 있도록 복수개의 외부단자(19)가 형성된 제 1세라믹층(11)과 그 외측테두리를 따라 적층되는 적어도 2개이상의 제 2세라믹층(12)(13)(14)으로 이루어져 있다.

상기 제 1,2세라믹층(11)(12)(13)(14)이 세라믹소재로 구성됨에 따라 그린시트(Green Sheet)상태로 상하접합되어 약 1350℃에서 소성되는 과정을 거치면서 서로 일체로 접합되어지며, 상기 제 2세라믹층(12)(13)(14)은 상하적층시 상기 IC칩(20)과 수정편(30)을 동시에 내부수용할 수 있는 충분한 실장공간(P)을 형성할 수 있도록 사각틀형상으로 구비된다.

또한, 상기 세라믹기판(10)의 좌우양측 장변측 외부면에는 회로가 내장된 IC칩(20)에 데이터를 외부로부터 입력할 수 있도록 전극부가 도포된 복수개의 접촉단자(17)가 비어홀타입으로 형성되어 있다.

그리고, 상기 세라믹기판(10)의 실장공간(P)에 탑재되는 IC칩(20)은 상기 세라믹기판(10)을 구성하는 최하층 제 1세라믹층(11)의 상부면과 하부면이 접착제(29)를 매개로 하여 접착고정되어 탑재되고, 상부면에 형성된 단자패드들(21)(21a)(21b)들은 상기 세라믹기판(10)의 내측면인 단변측에 돌출형성된 돌출부(16)의 단자전극(15)들과 복수개의 와이어(25)(25a)(25b)를 매개로 하여 와이어본딩연결됨으로서 상기 실장공간(P)내에 탑재된다.

여기서, 상기 세라믹기판(10)의 단자전극(15)들은 상기 세라믹기판(10)의 실장공간(P)으로 노출되는 좌우한쌍의 계단형 돌출부(16)에 각각 형성되고, 상기 돌출부(16)는 상기 수정편(30)의 양단과 서로 대응하는 세라믹기판(10)의 내부 양측면인 단변측에 돌출형성되는 턱부이다.

그리고, 상기 와이어(25)(25a)(25b)는 상기 IC칩(20)과 메인기판사이에서 데이터를 전송하는 전송용 와이어(25)와 상기 수정편(30)의 발진을 위해서 이에 전원을 입력하는 입력용 와이어(25a)및 온도보상된 주파수가 출력되는 출력용 와이어(25b)로 구성된다.

또한, 상기 와이어(25)(25a)(25b)중 그 일부와 상기 수정편(30)을 서로 전기적으로 연결하는 연결수단(26)은 상기 와이어를 구성하는 입력, 출력용 와이어(25a)(25b)의 일단이 와이어본딩되는 단자패드(21a)(21b)상에 올려져 상기 수정편(30)의 하부면에 일정패턴으로 인쇄된 전극의 단부인 단자전극(39)과 대응 접착되는 도전성 접착제(26a)로 구성된다.

여기서, 상기 도전성 접착제(26a)가 올려지는 단자패드(21a)(21b)는 나머지 단자패드(21)의 길이보다 길게 형성되는 것이 바람직하다.

그리고, 상기 수정편(30)은 상기 IC칩(20)의 상부면과 일정간격을 두고 길이방향으로 평행하게 배치되며, 상기 수정편(30)과 IC칩(10)간의 간격(G1)은 상기 단자패드(21a)(21b)와 상기 수정편(30)의 각 단자전극(39)사이에 배치되는 접착제(26a)에 의해서 규제된다.

또한, 상기 덮개(40)는 상기 수정편(30)과 IC칩(30)이 실장된 실장공간(P)을 밀봉할 수 있도록 상기 세라믹기판(10)을 구성하는 최상층의 제 2세라믹층(14)의 상부면에 납땜방식으로 기밀하게 밀봉되며, 이러한 덮개(40)는 최상층의 제 2세라믹층(14)과 더불어 세라믹소재로 구성될 수도 있으며, 철-니켈 합금 또는 코바(kovar)와 같은 금속소재로도 구성될 수 있다.

도 5(a)는 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 분해사시도이고, 도 5(b)는 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 단면도로서, 본 발명의 수정발진기(1a)는 오목한 실장공간(P)을 형성하도록 복수개의 세라믹층(11)(12)(13)(14)이 적층되는 세라믹기판(10)과, 상기 세라믹기판(10)의 단자전극(15)과 복수개의 와이어(25)(25a)(25b)를 매개로 하여 상부면에 형성된 단자패드(21)들이 와이어본딩연결되어 상기 실장공간(P)내에 탑재되는 IC칩(20)과, 상기 와이어(25)와 전기적으로 연결되어 상기 IC칩(20)의 상부면에 구비되는 연결수단(26)을 매개로 하여 상기 IC칩(20)상부면에 수평하게 배치되는 수정편(30)및 상기 실장공간(P)을 외부공기와 완전히 차단하는 덮개(40)로 구성된다.

여기서, 상기 연결수단(26)은 상기 와이어(25)(25a)(25b)의 일단이 와이어본딩되는 복수개의 단자패드(21)중 일부와 전기적으로 연결되어 상기 IC칩(30)의 상부면에 분리형성되는 적어도 2개이상의 분리패드(21c)(21d)와, 그 상부면에 올려져 상기 수정편(30)의 단자전극(39)과 대응 접착되는 도전성 접착제(39a)로 구성된다.

그리고, 상기 도전성 접착제(39a)가 올려지는 분리패드(21c)(21d)는 상기 IC칩(20)을 경유하는 연결전극(29a)(29b)을 매개로 하여 전원을 입력하고, 주파수를 출력하는 기능을 수행하는 단자패드(21)와 전기적으로 각각 연결된다.

이러한 분리패드(21c)(21d)는 상기 수정편(30)에 전원을 입력하는 입력용 패드부재및 온도보상된 주파수가 출력되는 출력용 패드부재로 구성된다.

또한, 상기 분리패드(21c)(21d)는 상기 단자패드(21)로부터 인접하는 IC칩(20)의 상부면에 형성될수 도 있으며, 상기 단자패드(21)가 형성되지 않은 나머지 길이변 근방의 IC칩(20)의 상부면에 형성될 수 도 있다.

이에 따라, 상기 단자패드(21)로부터 인접하는 IC칩(20)의 상부면에 형성된 분리패드(21c)(21d)와 도전성 접착제(39a)로 수정편(30)이 접착되면, 고정단과 자유단은 각각 상기 IC칩(20)의 단변측 단자패드(21)와 서로 대응되도록 배치되며, 상기 단자패드(21)가 형성되지 않은 나머지 길이변 근방의 IC칩(20)의 상부면에 형성된 분리패드(21c)(21d)와 도전전 접착제(39a)로 수정편(30)이 접착되면, 고정단과 자유단은 각각 상기 IC칩(20)의 단자패드(21)가 형성되지 않은 양측 장변과 서로 대응배치된다.

그리고, 상기 수정편(30)은 상기 IC칩(20)의 상부면과 일정간격을 두고 길이방향으로 평행하게 배치되어야 하는바, 상기 수정편(30)과 IC칩(10)간의 간격(G2)은 상기 분리패드(21c)(21d)의 형성높이와 그 상단에 올려지는 도전성 접착제(39a)에 의해서 규제된다.

도 6(a)는 본 발명에 따른 슬림형 수정발진기의 제 3실시예를 도시한 분해사시도이고, 도 6(b)는 본 발명에 따른 슬림형 수정발진기의 제 3실시예를 도시한 단면도로서, 본 발명의 수정발진기(1b)는 오목한 실장공간(P)을 형성하도록 복수개의 세라믹층(11)(12)(13)(14)이 적층되는 세라믹기판(10)과, 상기 세라믹기판(10)의 단자전극(15)과 복수개의 와이어(25)를 매개로 하여 상부면에 형성된 단자패드(21)들이 와이어본딩연결되어 상기 실장공간(P)내에 탑재되는 IC칩(20)과, 상기 와이어(25)와 전기적으로 연결되어 상기 IC칩(20)의 상부면에 구비되는 연결수단(26)을 매개로 하여 상기 IC칩(20)상부면에 수평하게 배치되는 수정편(30)및 상기 실장공간(P)을 외부공기와 완전히 차단하는 덮개(40)로 구성된다.

여기서, 상기 연결수단(26)은 상기 IC칩(20)의 상부면에 도포된 보호층의 일부를 절개하거나 식각하여 외부로 노출시킨 노출부(22a)에 적어도 2개이상 구비되는 리드부(26b)와, 그 상단면에 올려져 상기 수정편(30)의 하부면에 형성된 단자전극(39)과 대응접착되는 도전성 접착제(39b)로 이루어진다.

이러한 노출부(22a)는 상기 수정편(30)의 고정단과 대응하는 IC칩(20)의 일측 상부면을 일정깊이로 벗겨냄으로서 상기 IC칩(20)에 내장된 회로부의 내부단자를 외부로 노출시킨다.

상기 리드부(26b)는 상기 노출부(22a)를 통하여 외부로 노출되는 내부단자와 전기적으로 연결되어 상기 수정편(30)에 전원을 입력하는 입력용 리드부재와 온도보상된 주파수가 출력되는 출력용 리드부재로 구성된다.

그리고, 상기 수정편(30)은 상기 IC칩(20)의 상부면과 일정간격을 두고 길이방향으로 평행하게 배치되어야 하는바, 상기 수정편(30)과 IC칩(10)간의 간격(G3)은 상기 노출부(22a)에 구비되는 리드부(26b)의 형성높이와 그 상단에 올려지는 도전성 접착제(39b)에 의해서 규제된다.

도 7(a)는 본 발명에 따른 슬림형 수정발진기의 제 4실시예를 도시한 분해사시도이고, 도 7(b)는 본 발명에 따른 슬림형 수정발진기의 제 4실시예를 도시한 단면도이다.

본 발명의 수정발진기(1c)는 도 7(a)(b)에 도시한 바와같이, 세라믹기판(10), IC칩(20), 수정편(30)및 덮개(40)로 구성되는바, 상기 세라믹기판(10)은 상부면에 회로패턴이 형성되고, 오목한 실장공간(P)을 형성하도록 복수개의 세라믹층(11)(12)(13)(14)이 복수개 적층된 기판부재이다.

이러한 세라믹기판(10)은 외부면에 복수개의 외부단자가 형성된 제 1세라믹층(11)과 그 외측테두리를 따라 적층되는 적어도 2개이상의 제 2세라믹층(12)(13)(14)으로 구성된다.

그리고, 상기 IC칩(20)은 그 하부면에 형성된 단자패드(27)들이 상기 세라믹기판(10)을 구성하는 제 1세라믹층(11)의 상부면에 형성된 회로패턴의 단자전극(11a)들과 복수개의 금속범프(27a)를 매개로 플립칩본딩연결됨으로서 상기 실장공간(P)내에 탑재되는 전자부품이다.

상기 세라믹기판(10)의 각 단자전극(11a)은 상기 IC칩(20)의 하부면에 형성된 단자패드(27)들과 일대일 대응하도록 상기 세라믹기판(10)을 구성하는 제 1세라믹층(11)의 상부면에 형성된다.

또한, 상기 IC칩(20)상부면에 수평하게 배치되는 수정편(30)은 상기 IC칩(20)의 내부단자와 일단이 전기적으로 연결되어 상기 IC칩(20)의 상부면으로 타단이 노출되는 노출부(22b)에 구비되는 연결수단(26)을 매개로 일단이 연결된다.

여기서, 상기 연결수단(26)은 상기 IC칩(20)의 상부면에 형성된 노출부(22b)를 통하여 외부로 노출되는 적어도 2개이상의 리드부(26c)와 그 상단면에 올려져 상기 수정편(30)의 단자전극(39)과 대응접착되는 도전성 접착제(39c)로 구성된다.

이러한 노출부(22b)는 상기 수정편(30)의 고정단과 대응하는 IC칩(20)의 일측 상부면을 일정깊이로 벗겨냄으로서 상기 IC칩(20)에 내장된 회로부의 내부단자를 외부로 노출시킨다. 상기 리드부(26c)는 상기 노출부(22b)를 통하여 외부로 노출되는 내부단자와 전기적으로 연결되어 상기 수정편(30)에 전원을 입력하는 입력용 리드부재와 온도보상된 주파수가 출력되는 출력용 리드부재로 구성된다.

그리고, 상기 수정편(30)은 상기 IC칩(20)의 상부면과 일정간격을 두고 길이방향으로 평행하게 배치되어야 하는바, 상기 수정편(30)과 IC칩(10)간의 간격(G4)은 상기 노출부(22b)에 구비되는 리드부(26c)의 형성높이와 그 상단에 올려지는 도전성 접착제(39c)에 의해서 규제된다.

상기한 구성을 갖는 본 발명의 수정발진기(1)(1a)(1b)(1c)를 구성하기 위해서, 먼저 세라믹기판을 제조하는 작업은 상부면에 회로패턴이 인쇄된 제 1세라믹층(11)을 하부층으로 하여 그 외측테두리를 따라 적어도 2개이상의 제 2세라믹층(12)(13)(14)을 적층한 다음, 1350℃의 고온으로 소성하여 일체화함으로서 메인기판에 탑재될 수 있는 세라믹기판(10)을 구성한다.

이러한 경우, 상기 제 1세라믹층(11)은 도 4(a)(b) 내지 7(a)(b)에 도시한 바와같이, 상부면이 폐쇄된 평판형상이고, 상기 제 2세라믹층(12)(13)(14)은 외측테두리를 제외한 대부분이 타발된 사각틀형상이기 때문에, 상하적층되어 일체화된 제 1,2세라믹층(11)(12)(13)(14)의 내부에는 하부와 측면이 밀폐되고, 상부만이 개방된 일정크기의 실장공간(P)을 형성할 수 있는 것이다.

또한, 상기 세라믹기판(10)의 실장공간(P)에 IC칩(20)을 와이어본딩방식으로 조립하는 수정발진기(1)(1a)(1b)의 경우, 도 4(a)(b) 내지 6(a)(b)에 도시한 바와같이, 단자전극(15)이 형성되는 계단형 돌출부(16)를 갖는 실장공간(P)을 형성하도록 적층되는 제 2세라믹층중 첫번째 제 2세라믹층(12)은 수정편(30)의 선,후단과 대응하는 양변이 그 상측에 적층되는 두번째 제 2세라믹층(13)의 양변보다 내측으로 돌출되도록 타발형성된다.

이에 따라, 상기 첫번째 제 2세라믹층(12)에는 실장공간(P)측으로 돌출되는 계단형 돌출부(16)를 구비하게 되고, 상기 돌출부(16)의 상부면에는 일정간격을 두고 단자전극(15)을 복수개 형성하며, 이들은 상기 실장공간(P)에 배치되는 IC칩(20)의 단자패드(21)(21a)(21b)와 일단이 접속되는 와이어(25)(25a)(25b)의 타단과 각각 와이어본딩된다.

그리고, 상기 세라믹기판(10)의 실장공간(P)내에 IC칩(20)이 와이어본딩된 상태에서, 도 4(a)(b)에 도시한 바와같이,상기 단자패드(21)중 형성길이가 상대적으로 길게 형성된 단자패드(21a)(21b)의 상부면에 도전성 접착제(26a)를 일정높이로 배치한 다음, 하부면에 일정패턴의 전극이 형성된 수정편(30)의 단자전극(39)과 상기 도전성접착제(26a)를 일대일 대응접속시킴으로서, 상기 수정편(30)을 IC칩(20)의 상부면에 대하여 일정간격(G1)을 두고 길이방향으로 평행하게 배치한다.

이러한 경우, 상기 와이어(25a)(25b)를 통하여 입력된 전원은 상기 단자패드(21a)(21b), 도전성 접착제(26a)및 단자전극(39)을 경유하여 상기 수정편(30)으로 인가되고, 내부발진및 보상된 주파수는 세라믹기판(10)의 하부면에 형성된 출력용 외부단자를 통하여 외부로 출력된다.

또한, 상기 IC칩(20)은 세라믹기판(10)의 하부면에 형성된 그라운드용 외부단자와 전원입력용 외부단자와 각각 연결된 단자패드(21)를 통하여 구동전원이 공급되고, 접지가 이루어지게 된다.

그리고, 상기 세라믹기판(10)의 실장공간(P)내에 IC칩(20)이 와이어본딩된 상태에서, 도 5(a)(b)에 도시한 바와같이, 상기 단자패드(21)로부터 분리된 분리패드(21c)(21d)의 상부면에 도전성 접착제(39a)를 일정높이로 올려놓은 다음, 하부면에 일정패턴의 전극이 형성된 수정편(30)의 단자전극(39)과 상기 도전성접착제(39a)를 일대일 대응접속시킴으로서, 상기 수정편(30)을 IC칩(20)의 상부면에 대하여 일정간격(G2)을 두고 길이방향으로 평행하게 배치한다.

이러한 경우, 상기 와이어(25a)(25b)를 통하여 입력된 전원은 연결전극(29a)(29b), 분리패드(21c)(21d), 도전성 접착제(39a)및 단자전극(39)을 경유하여 상기 수정편(30)으로 인가되고, 내부발진및 보상된 주파수는 세라믹기판(10)의 외부면에 구비된 출력용 외부단자를 통하여 외부로 출력된다.

그리고, 상기 세라믹기판(10)의 실장공간(P)내에 IC칩(20)이 와이어본딩된 상태에서, 도 6(a)(b)에 도시한 바와같이, 상기 IC칩(20)의 상부면에 형성된 노출부를 통하여 노출되는 리드부(26b)의 상단부에 도전성 접착제(39b)를 배치한 다음, 하부면에 일정패턴의 전극이 형성된 수정편(30)의 단자전극(39)과 상기 도전성접착제(39b)를 일대일 대응접속시킴으로서, 상기 수정편(30)을 IC칩(20)의 상부면에 대하여 일정간격(G3)을 두고 길이방향으로 평행하게 배치한다.

이러한 경우, 외부전원이 공급되는 와이어(25a)(25b)와 전기적으로 연결된 리드부(26b)를 통하여 입력된 전원은 도전성 접착제(39b), 단자전극(39)을 경유하여 상기 수정편(30)으로 인가되고, 내부발진및 보상된 주파수는 세라믹기판(10)의 외부면에 구비된 출력용 외부단자를 통하여 외부로 출력된다.

한편, 상기 세라믹기판(10)의 실장공간(P)에 IC칩(20)을 플립칩본딩방식으로 조립하는 수정발진기(1c)의 경우, 도 7(a)(b)에 도시한 바와같이, 상기 세라믹기판을 구성하는 제 1세라믹층(11)의 상부면에 형성된 복수개의 단자전극(11a)마다 금속범프(27a)를 올려놓는다.

그리고, 상기 단자전극(11a)의 금속범프(27a)에 맞추어 IC칩(20)의 하부면에 형성된 단자패드(27)를 서로 대응시킨 상태에서, 상기 IC칩(20)을 일정세기의 가압력으로서 직하부로 가압하고, 300℃내외의 열원과 2W 이내로 230msec 동안 초음파를 이용하여 상기 금속범프(27a)를 경화시킴으로서 상기 제 1세라믹층(11)의 상부면에 IC칩(20)을 전기적으로 접속하는 플립칩본딩방식으로 탑재한다.

연속하여, 상기 세라믹기판(10)의 실장공간(P)내에 IC칩(20)이 플립칩본딩방식으로 탑재된 상태에서, 도 7(a)(b)에 도시한 바와같이, 상기 IC칩(20)의 일측단 상부면에 형성된 노출부(22b)에는 하부단이 IC칩(20)의 내부단자와 전기적으로 연결되는 리드부(26c)가 구비되고, 외부로 노출되는 리드부(26c)의 상단부에 도전성 접착제(39c)를 배치한 다음, 하부면에 일정패턴의 전극이 형성된 수정편(30)의 단자전극(39)과 상기 도전성접착제(39c)를 서로 일대일 대응접속시킴으로서, 상기 수정편(30)을 IC칩(20)의 상부면에 대하여 일정간격(G4)을 두고 길이방향으로 평행하게 배치한다.

이러한 경우, 외부전원이 공급되는 단자패드(11a)와 전기적으로 연결된 리드부(26c)를 통하여 입력된 전원은 도전성 접착제(39c)와 단자전극(39)을 경유하여 상기 수정편(30)으로 인가되고, 내부발진및 보상된 주파수는 세라믹기판(10)의 외부면에 구비된 출력용 외부단자를 통하여 외부로 출력된다.

또한, 상기 IC칩(20)과 수정편(30)이 일체로 실장된 실장공간(P)은 상기 세라믹기판(10)의 최상층 제 2세라믹층(14)의 상부면에 하부면 외측테두리가 면접촉되도록 덮개(40)를 올려놓은 상태에서, 그 경계면을 솔더링하거나 초음파 열압착에 의해서 용융시켜 이들을 서로 일체로 접합한다. 이에 따라, IC칩(20)과 수정편(30)이 내부수용되는 실장공간(P)을 외부공기와 완전히 차단되도록 상기 덮개(40)로서 밀봉하여 수정 발진기(1)(1a)(1b)(1c)를 조립 완성할 수 있는 것이다.

상술한 바와같은 본 발명에 의하면, 복수개의 세라믹층으로 이루어진 세라믹기판의 오목한 실장공간에 와이어본딩 또는 플립칩본딩방식으로 IC칩을 탑재하고, 그 상부에 일단부가 전긱적으로 접속되는 수정편을 수평하게 지지함으로서, 종래에 비하여 세라믹층의 층수를 줄여 부품의 효율적인 소형화 설계가 가능해진다.

그리고, 세라믹소재의 중복사용을 억제함으로서 부품의 제조비용을 절감하여 완제품의 가격경쟁력을 향상시키고, 소형화에 관계없이 안정적인 부품특성을 얻어 제품신뢰성을 확보할 수 있는 것이다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.

도 1은 일반적인 수정발진기의 사시도이다.

도 2는 일반적인 수정발진기의 단면도이다.

도 3(a)는 일반적인 수정발진기를 구성하는 수정편조립체의 분해사시도이다.

도 3(b)는 일반적인 수정발진기를 구성하는 칩조립체의 분해사시도이다.

도 4(a)는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 분해사시도이다.

도 4(b)는 본 발명에 따른 슬림형 수정발진기의 제 1실시예를 도시한 단면도이다.

도 5(a)는 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 분해사시도이다.

도 5(b)는 본 발명에 따른 슬림형 수정발진기의 제 2실시예를 도시한 단면도이다.

도 6(a)는 본 발명에 따른 슬림형 수정발진기의 제 3실시예를 도시한 분해사시도이다.

도 6(b)는 본 발명에 따른 슬림형 수정발진기의 제 3실시예를 도시한 단면도이다.

도 7(a)는 본 발명에 따른 슬림형 수정발진기의 제 4실시예를 도시한 분해사시도이다.

도 7(b)는 본 발명에 따른 슬림형 수정발진기의 제 4실시예를 도시한 단면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10 ....... 세라믹기판 11 ...... 제 1세라믹층

12,13,14 ... 제 2세라믹층 15,39 ... 단자전극

16 ....... 돌출부 20 ...... IC칩

21,21a,21b .. . 단자패드 25,25a,25b ... 와이어

26 ....... 연결수단 26a,39a,39b .... 도전성 접착제

27 ....... 금속범프 30 ....... 수정편

40 ....... 덮개 P ...... 실장공간

Claims

상부면에 회로패턴이 형성되고, 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판;

상기 세라믹기판의 상부면에 하부면이 접착되고, 상부면에 형성된 단자패드들과 상기 세라믹기판의 단자전극들이 복수개이 와이어를 매개로 와이어본딩연결되어 상기 실장공간내에 탑재되는 IC칩;

상기 와이어와 전기적으로 연결되어 상기 IC칩의 상부면에 구비되는 연결수단을 매개로 상기 IC칩상부면에 수평하게 배치되는 수정편 및

상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함하고,

상기 세라믹기판은 외부면에 복수개의 외부단자가 형성된 제 1세라믹층과 그 외측테두리를 따라 적층되는 적어도 2개이상의 제 2세라믹층으로 구성됨을 특징으로 하는 슬림형 수정발진기.
삭제
제 1항에 있어서,

상기 세라믹기판의 단자전극은 상기 세라믹기판의 실장공간으로 노출되는 좌우한쌍의 계단형 돌출부에 형성되고, 상기 돌출부는 상기 수정편의 전후양단과 서로 대응하는 세라믹기판의 내부 양측면에 돌출형성됨을 특징으로 하는 슬림형 수정발진기.
제 1항에 있어서,

상기 와이어는 상기 IC칩과 메인기판사이에서 데이터를 전송하는 전송용 와이어부재와 상기 수정편에 전원을 입력하는 입력용 와이어부재및 온도보상된 주파수가 출력되는 출력용 와이어부재로 구성됨을 특징으로 하는 슬림형 수정발진기.
제 1항에 있어서,

상기 연결수단은 상기 와이어의 일단이 와이어본딩되는 단자패드에 올려져 상기 수정편의 단자전극과 대응 접착되는 도전성 접착제임을 특징으로 하는 슬림형 수정발진기.
제 5항에 있어서,

상기 도전성 접착제가 올려지는 단자패드는 나머지 단자패드보다 길게 형성됨을 특징으로 하는 슬림형 수정발진기.
제 1항에 있어서,

상기 연결수단은 상기 와이어의 일단이 와이어본딩되는 단자패드와 전기적으로 연결되어 상기 IC칩의 상부면에 분리형성되는 적어도 2개이상의 분리패드와, 그 상부면에 올려져 상기 수정편의 단자전극과 대응 접착되는 도전성 접착제임을 특징으로 하는 슬림형 수정발진기.
제 7항에 있어서,

상기 도전성 접착제가 올려지는 분리패드는 상기 IC칩을 경유하는 연결전극을 매개로 상기 단자패드와 전기적으로 연결됨을 특징으로 하는 슬립형 수전발진기.
제 7항에 있어서,

상기 분리패드는 상기 수정편에 전원을 입력하는 입력용 패드부재및 온도보상된 주파수가 출력되는 출력용 패드부재로 구성됨을 특징으로 하는 슬림형 수정발진기.
제 7항에 있어서,

상기 분리패드는 상기 단자패드로부터 인접하는 IC칩의 상부면에 형성됨을 특징으로 하는 슬림형 수정발진기.
제 7항에 있어서,

상기 분리패드는 상기 단자패드가 형성되지 않은 길이변 근방에 해당하는 IC칩의 상부면에 형성됨을 특징으로 하는 슬림형 수정발진기.
제 1항에 있어서,

상기 연결수단은 상기 IC칩의 상부면으로 노출되고, 상기 와이어와 전기적으로 연결되는 적어도 2개이상의 리드부와 그 상단에 올려져 상기 수정편의 단자전극과 대응접착되는 도전성 접착제임을 특징으로 하는 슬림형 수정발진기.
제 12항에 있어서,

상기 리드부는 상기 수정편에 전원을 입력하는 입력용 리드부재와 온도보상된 주파수가 출력되는 출력용 리드부재로 구성됨을 특징으로 하는 슬림형 수정발진기.
상부면에 회로패턴이 형성되고, 오목한 실장공간을 형성하도록 세라믹층이 복수개 적층된 세라믹기판;

상기 세라믹기판의 상부면에 형성된 단자전극들과 하부면에 형성된 단자패드들이 복수개의 금속범프를 매개로 플립칩본딩연결되어 상기 실장공간내에 탑재되는 IC칩;

상기 IC칩의 내부단자와 일단이 전기적으로 연결되어 상기 IC칩의 상부면으로 타단이 노출되는 연결수단을 매개로 상기 IC칩상부면에 수평하게 배치되는 수정편 및

상기 수정편과 IC칩이 탑재되는 실장공간을 외부공기와 차단하도록 상기 세라믹기판의 상부를 밀폐하는 덮개를 포함하고,

상기 세라믹기판은 외부면에 복수개의 외부단자가 형성된 제 1세라믹층과 그 외측테두리를 따라 적층되는 적어도 2개이상의 제 2세라믹층으로 구성됨을 특징으로하는 슬림형 수정발진기.
삭제
제 14항에 있어서,

상기 세라믹기판의 단자전극은 상기 IC칩의 하부면에 형성된 단자패드들과 일대일 대응하도록 상기 세라믹기판의 상부면에 형성됨을 특징으로 하는 슬림형 수정발진기.
제 14항에 있어서,

상기 연결수단은 상기 IC칩의 상부면으로 노출되고, 상기 IC칩의 내부단자와 전기적으로 연결되는 적어도 2개이상의 리드부와 그 상단면에 올려져 상기 수정편의 단자전극과 대응접착되는 도전성 접착제임을 특징으로 하는 슬림형 수정발진기.
제 17항에 있어서,

상기 리드부는 상기 수정편에 전원을 입력하는 입력용 리드부재와 온도보상된 주파수가 출력되는 출력용 리드부재로 구성됨을 특징으로 하는 슬림형 수정발진기.