KR100489832B1 - 수정발진기 - Google Patents

Abstract

본 발명은 수정발진기에 관한 것으로, 수정편과 IC칩을 갖는 수정발진기에 있어서, 상기 수정편이 내장되는 수정편조립체; 상기 IC칩이 내장되는 칩조립체;상기 수정편조립체의 외부벽면에 형성된 복수개의 단자요홈마다 도포되는 복수개의 입출력단자; 상기 입출력단자와 일단이 전기적으로 연결되도록 상기 수정편조립체의 하부면에 복수개 형성되는 상부솔더패드; 상기 상부솔더패드와 금속범프를 매개로 접속되도록 상기 상부솔더패드와 일대일 대응되는 칩조립체의 상부면에 형성되고, 상기 IC칩과 전기적으로 연결되는 하부솔더패드를 포함하여 구성된다.

본 발명에 의하면, 칩조립체에 내장된 IC칩에 데이터를 입력하고 IC칩으로부터 조정된 데이터를 출력하는데 사용되는 입출력단자를 수정편조립체에 구비하여 부품의 소형화설계에 관계없이 칩조립체의 외벽두께를 충분히 확보할 수 있다.

Description

수정발진기{A CRYSTAL OSCILLATOR}

본 발명은 칩조립체에 내장된 IC칩에 데이터를 입력하고 IC칩으로부터 조정된 데이터를 출력하는데 사용되는 입출력단자를 수정편조립체에 구비하여 부품의 소형화설계에 관계없이 칩조립체의 외벽두께를 충분히 확보할 수 있도록 개선한 수정발진기에 관한 것이다.

일반적으로 수정을 압전진동자(압전부품)로서 채용한 수정발진기는 온도에 따라 써미스터의 저항값이 변화하게 되어 배리캡 다이오드에 가해지는 전압이 변화하고, 이러한 전압의 변화로 인하여 커패시터의 커패시턴스가 변화하게 되어 온도의 변화에 따라서 주파수를 발생시키는 장치이다.

이러한 수정발진기는 소형이면서도 외부 환경 변화에 대해서도 안정된 주파수를 얻을 수 있어 컴퓨터, 통신기기등에서의 문자구성, 색상구성 회로 등에 사용되어지며, 한단계 더 응용된 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등의 제품은 우주공간의 인공위성, 계측기 등에서 모든 신호의 기준이 되는 핵심 부품으로 사용되기도 한다

최근에 정보통신과 디지털기술의 발전으로 높은 주파수 영역에서 사용되고, 빠른 데이터 처리속도 및 새로운 재료, 부품 및 모듈, 기판에 대한 수요자의 요구가 커지고 있는 실정이며, 특히 이동통신 부품의 경우, 소형화, 다중밴드화, 고주파화 추세에 따라 수정발진기의 소형화, 고집적화 및 고주파화한 구조가 요구되고 있다.

이러한 수정발진기는 0.024CC(5.0mm(L)*3.2mm(W)*두께1.5mm(T))가 주류를 이루고 있으나, 부품의 소형화가 가속됨에 따라 길이, 폭 및 두께가 짧고, 좁아지며, 얇아진 0.008CC(3.2mm(L)*2.5mm(W)*1.0mm(T)) 및 0.004CC(2.5mm(L)*2.0mm(W)*0.8mm(T))제품이 주류를 이룰 것이다. 이를 위해서 수정발진기부품의 소형화 및 제조공법의 혁신, 경박단소화가 실현되어야 하는 것이다.

도 1은 일반적인 수정발진기의 분해사시도이고, 도 2는 일반적인 수정발진기의 종단면도이다.

종래 수정발진기(100)는 도 1과 2에 도시한 바와같이, 발진을 유발시키는 수정편을 포함하는 수정편조립체(110)와 발진회로, 온도보상회로, 전압조정회로및 이이피롬(EEPROM)이나 램(RAM)과 같은 기억부가 집적된 IC칩(I)을 포함하는 칩조립체(120)가 상하합형된 이중구조로 이루어져 있다.

즉, 상기 수정편조립체(110)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(111)과 상기 제 1세라믹층(111)의 테두리를 따라 적층되는 제 2세라믹층(112)으로 이루어진 세라믹기판(113)과, 그 내부에 배치되는 수정편(B)및 상기 수정편(B)이 배치되는 공간을 밀봉하는 덮개(115)로 구성되며, 상기 수정편(B)의 표면에는 일정한 패턴의 전극이 형성되어 있다.

상기 수정편(B)을 조립하는 공정은 제 1세라믹층(111)의 상부면 일측에 패드(118)를 형성한 다음, 그 상부면에 도포되는 범프(118a)를 매개로 하여 상기 수정편(B)하부면과 상기 제 1세라믹층(111)의 상부면사이에 일정간격을 유지하도록 상기 수정편(B)의 일단부를 다이본딩방식으로 고정하고, 상기 수정편(B)이 배치되는 내부공간을 덮개(115)로서 밀봉하였다.

또한, 상기 칩조립체(120)는 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(121)과 그 테두리를 따라 적층되는 제 2,3세라믹층(122)(123)으로 이루어진 세라믹기판(124)과, 상기 제 1세라믹층(121)상에 접착고정되는 IC칩(I)으로 구성된다.

그리고, 상기 세라믹기판(124)의 장변측 좌우양측면에는 상기 IC칩(I)의 내부회로부들과 전기적으로 연결되어 내부로 데이터를 입력하고, 외부로 출력할 수 있도록 입출력단자(128a~128d)가 복수개 형성되어 있다.

다양한 회로부가 집적된 IC칩(I)을 세라믹기판(124)에 탑재하는 공정은 상기 제1세라믹층(121)과 제3세라믹층(123)의 상하적층시 내측으로 계단모양으로 돌출되는 제 2세라믹층(122)의 돌출부(122a)상에 복수개의 본딩패드(125)를 각각 형성하고, 상기 제1세라믹층(121)의 상부면에 탑재된 IC칩(I)의 각 패드(126a)는 와이어(126)의 일단과 전기적으로 연결되고, 상기 와이어(126)의 타단은 상기 본딩패드(125)와 전기적으로 연결되는 한편, 상기 IC칩(I)이 배치된 내부공간은 에폭시(E)를 충진하여 몰딩한다.

상기와 같이 별도의 조립라인에서 조립완성된 수정편조립체(110)와 칩조립체(120)는 또다른 조립라인에서 칩조립체(120)를 하부부품으로 하고, 상기 수정편조립체(110)를 상부부품으로 하여 상기 칩조립체(120)의 세라믹기판(124)상부면에 형성된 솔더패드(127)와 상기 수정편조립체(110)의 세라믹기판(113)하부면에 형성된 패드(117)사이에 개재되는 솔더볼(129)을 매개로 하여 서로 일체로 접합함으로서 수정편(B)을 갖는 수정편조립체(110)와 IC칩(I)을 갖는 칩조립체(120)로 이루어진 이중구조의 수정발진기(100)를 조립완성하였다.

그러나, 이러한 구조를 갖는 수정발진기(100)의 전체부피를 축소하기 위해서, 수정편, 칩조립체(110)(120)의 세라믹기판(113)(124)의 길이, 폭과 더불어 높이를 줄이는 경우, 상기 입출력단자(128a)(128b)(128c)(128d)가 형성되는 세라믹기판(124)의 장변측 외벽(124a)의 두께(W)도 이와 더불어 축소되면서 얇아지게 되는데, 특히 상기 입출력단자(128a~128d)가 구비되는 요홈에 해당하는 장변측 외벽(124a)의 두께(W1)가 상대적으로 보다 더 얇게 형성되기 때문에, 구조적으로 취약한 형태를 갖게 된다.

이러한 상태에서, 상기 입출력단자(128a~128d)를 통하여 데이터를 입출력하기 위해서, 이에 데이터입출력용 프로브(Probe)(200)의 단부를 접촉시킬때 상대적으로 얇은 두께(W1)를 갖는 입출력단자(128a~128d)의 요홈부위가 접촉충격에 의해서 크랙이 발생될 우려가 매우 높고, 이로 인하여 부품의 불량율이 높아지게 되며, 칩조립체(120)의 제작을 불가능하게 한다. 따라서, 이러한 접촉충격을 줄이기 위해서 상기 입출력단자(128a~128d)에 프로브(P)를 접촉시키는 작업을 보다 정밀하고, 신중하게 수행해야만 하였다.

또한, 수정발진기(100)의 부피축소에 관계없이 상기 세라믹기판(124)의 장변측 외벽(124a)의 두께(W)를 구조적으로 충분히 확보하기 위해서는 칩조립체(120)에 구비되는 IC칩(I)의 크기를 축소시켜야만 하는데, 상기 IC칩(I)을 소형화하는데 한계가 있고, 무리한 소형화시 IC칩(I)의 기능이 저하되는 문제점을 초래하였다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 IC칩의 기억부에 데이터를 내부입력하고 IC칩으로부터 조정된 데이터를 외부출력하는데 사용되는 입출력단자를 수정편조립체에 구비하여 부품의 소형화설계에 맞추어 IC칩의 크기를 축소시키지 않으면서 칩조립체의 외벽두께를 충분히 확보할 수 있는 수정발진기를 제공하고자 한다.

상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,

수정편과 IC칩을 갖는 수정발진기에 있어서,

상기 수정편이 내장되는 수정편조립체;

상기 IC칩이 내장되는 칩조립체;

상기 수정편조립체의 외부벽면에 적어도 하나이상 형성되는 단자요홈마다 도포되는 입출력단자;

상기 입출력단자와 일단이 전기적으로 연결되도록 상기 수정편조립체의 하부면에 복수개 형성되는 상부솔더패드;

상기 상부솔더패드와 금속범프를 매개로 접속되도록 상기 상부솔더패드와 일대일 대응되는 칩조립체의 상부면에 형성되고, 상기 IC칩과 전기적으로 연결되는 하부솔더패드를 포함함을 특징으로 하는 수정발진기를 마련함에 의한다.

바람직하게는 상기 입출력단자는 상기 세라막기판의 중심으로부터 연장되는 X축,Y축을 기준으로 하여 좌우상하 대칭구조로 제1세라믹층의 좌우양측 길이변에 각각 한쌍으로 갖추어진다.

보다 바람직하게는 상기 입출력단자는 제1세라믹층의 좌우양측 장변에 각각 한쌍으로 구비된다.

바람직하게는 상기 상부솔더패드는 상기 입출력단자의 일단과 동일한 평면상에서 서로 접속연결된다.

바람직하게는 상기 칩조립체의 하부솔더패드는 수정편조립체의 상부솔더패드와 부분 또는 전체적으로 중첩된다.

이하, 본 발명에 대하여 보다 상세히 설명한다.

도 3는 본 발명에 따른 수정발진기의 분해사시도이고, 도 4(a)는 본 발명에 따른 수정발진기의 수정편조립체를 상부에서 바라본 사시도이며, 도 4(b)는 본 발명에 따른 수정발진기의 IC조립체를 하부에서 바라본 사시도이고, 도 5는 본 발명에 따른 수정발진기의 측면도이다.

본 발명의 수정발진기(1)는 도 3 내지 5에 도시한 바와같이, IC칩(I)의 기억부에 데이터를 입력하고 IC칩(I)의 기억부로부터 조정된 데이터를 출력하는데 사용되는 단자부를 수정편조립체(10)에 형성하여 칩조립체(20)에 갖추어지는 IC칩(I)의 크기를 축소하지 않고 부품을 소형화설계할 수 있는 것으로서, 이러한 수정발진기(1)는 수정편조립체(10), 칩조립체(20), 입출력단자(31a~31d)및 상,하부솔더패드(32a~32d)(33a~33d)로 구성된다.

그리고, 본 발명에 의해 구성되는 수정발진기(1)의 구조는 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO)등에 선택적으로 적용가능한 것으로 이해되어야 한다.

즉, 상기 수정편조립체(10)는 장방형의 수정편(B)이 내부공간에 탑재되도록 일정크기의 오목한 내부공간을 갖는 세라믹기판(13)과 그 상부를 덮는 덮개(14)로 구성된다.

상기 세라믹기판(13)은 회로패턴이 상부면에 인쇄된 제 1세라믹층(11)과, 그 외측 테두리를 따라 상하적층되어 오목한 내부공간을 형성하는 사각틀형상의 제 2세라믹층(12)으로 구성되며, 상기 덮개(14)는 수정편(B)이 수용되는 내부공간을 외부와 완전히 차단하도록 상기 세라믹기판(13)의 상부면에 솔더링방식으로 접합된다.

그리고, 상기 칩조립체(20)는 다양한 회로부가 집적된 IC칩이 탑재되도록 일정크기의 오목한 내부공간을 갖는 세라믹기판(24)으로 구성되는바, 상기 세라믹기판924)은 상부면에 회로패턴이 인쇄된 제 1세라믹층(21)과 그 외측 테두리를 따라 상하적층되어 오목한 내부공간을 형성하는 사각틀형상의 적어도 1개이상의 제 2세라믹층(22)(23)으로 구성된다.

상기 제 2세라믹층(22)에는 내부공간으로 연장되는 돌출부(22a)를 형성하고, 상기 돌출부(22a)에는 복수개의 본딩패드(25)를 형성하고, 이와 대응하는 IC칩(I)의 상부면에는 단자패드(26)를 복수개 형성하며, 상기 본딩패드(25)와 단자패드(26)는 와이어(27)로서 각각 와이어본딩연결된다.

또한, 상기 입출력단자(31a)(31b)(31c)(31d)는 상기 수정편조립체(10)를 구성하는 세라믹기판(13)의 외부벽면에 적어도 하나이상 함몰형성되는 호형단면상의 단자요홈마다 일정두께로 도포되는 단자부이다.

이러한 입출력단자(31a)(31b)(31c)(31d)는 상기 세라막기판(13)의 중심(O)으로부터 연장되는 X축(X),Y축(Y)을 기준으로 하여 좌우상하 대칭구조로 상기 제1세라믹층(11)의 좌우양측 길이변에 각각 한쌍으로 갖추어지는 것이 바람직하다.

여기서, 상기 수정편조립체(10)의 세라믹기판(13)이 단변, 장변으로 이루어진 장방형으로 구성되는 경우, 상기 입출력단자(31a)(31b)(31c)(31d)는 이에 프로브(200)를 접촉시킬때 프로브(200)간의 간격을 충분히 확보할 수 있도록 제 1세라믹층(11)의 좌우양측 단변보다는 길이가 상대적으로 긴 장변(11a)에 각각 한쌍으로 구비되는 것이 좋다.

또한, 상기 상부솔더패드(32a)(32b)(32c)(32d)는 상기 입출력단자(31a)(31b)(31c)(31d)의 일부와 일단이 전기적으로 연결되도록 상기 수정편조립체(10)를 구성하는 세라믹기판(13)의 하부면에 형성되는 패드부재이다.

여기서, 상기 상부솔더패드(32a)(32b)(32c)(32d)는 상기 입출력단자(31a)(31b)(31c)(31d)의 일단과 동일한 평면상에서 서로 접속연결되는 것이 바람직하다.

한편, 상기 하부솔더패드(33a)(33b)(33c)(33d)는 상기 수정편조립체(10)의 세라믹기판(13)하부면에 복수개 구비되는 상부솔더패드(32a)(32b)(32c)(32d)와 각각 금속범프(34)를 매개로 하여 접속되도록 상기 상부솔더패드(32a)(32b)(32c)(32d)와 일대일 대응되는 칩조립체(20)의 상부면에 형성되는 패드부재이다.

그리고, 상기 IC칩(I)과 전기적으로 연결되는 하부솔더패드(33a)(33b)(33c)(33d)는 상기 상부솔더패드(32a)(32b)(32c)(32d)와 부분 또는 전체적으로 중첩되도록 상기 칩조립체(20)의 최상층에 해당하는 제 2세라믹층(23)의 상부면에 구비되며, 이들은 상기 IC칩(I)의 상부면에 갖추어지는 복수개의 단자패드(26)중 외부단자와 연결되는 단자패드를 제외한 나머지 일부와 각각 전기적으로 연결된다.

이에 따라, 상기 프로브(200)의 단부가 접촉되는 입출력단자(31a)(31b)(31c)(31d)는 상기 상부솔더패드(32a)(32b)(32c)(32d)와 하부솔더패드(33a)(33b)(33c)(33d)를 통하여 데이터를 상기 IC칩(I)의 기억부내로 입력하고, 외부로 출력할 수 있도록 전기적으로 연결된다.

그리고, 상기 수정편조립체(10)를 구성하는 세라믹기판(13)의 하부면 네모서리부와 칩조립체(20)를 구성하는 세라믹기판(24)의 상부면 네모서리부에는 각각 상부접합패드(18a)(18b)(18c)(18d)와 이에 대응하는 하부접합패드(28a)(28b)(28c)(28d)가 각각 형성되어 있다.

한편, 상기 수정편조립체(10)와 칩조립체(20)사이에는 상,하부솔더패드(32a)(32b)(32c)(32d)(33a)(33b)(33c)(33d)및 이들 사이에 배치되는 금속범프(34)에 의해서 틈새가 형성되어 상기 칩조립체(20)의 내부공간이 외부환경에 영향을 받을 수 있기 때문에, 상기 칩조립체(20)의 IC칩(I)은 외부와 완전히 차단될 수 있도록 에폭시에 의해서 완전히 몰딩처리하는 것이 바람직하다.

상기한 구성을 갖는 수정발진기(1)는 칩조립체(20)의 세라믹기판(24)에 탑재된 IC칩(I)이 상부로 노출된 상태에서, 그 상부면에 상기 수정편조립체(10)의 세라믹기판(13)을 상하적층하며, 적층된 수정편조립체(10)와 칩조립체(20)는 상기 세라믹기판(13)의 제 1세라믹층(11)에 형성된 상부접합패드(18a)(18b)(18c)(18d)와 또다른 세라믹기판(24)의 최상층 제 2세라믹층(23)에 형성된 하부접합패드(28a)(28b)(28c)(28d)사이마다 배치되는 솔더볼에 의해서 일체로 접합된다.

그리고, 상기 세라믹기판(24)의 하부솔더패드(33a)(33b)(33c)(33d)와 또다른 세라믹기판(13)의 상부솔더패드(32a)(32b)(32c)(32d)사이마다 배치되는 금속범프(34)에 의해서 이들은 서로 전기적으로 접속연결된다.

이러한 경우, 상기 상부솔더패드(32a)(32b)(32c)(32d)에 접속되는 입출력단자(31a)(31b)(31c)(31d)는 상기 IC칩(I)의 상부면에 구비되는 단자패드(26)들과 각각 연결되는 회로구성을 갖는 하부솔더패드(33a)(33b)(33c)(33d)와 전기적으로 연결되고, 상기 단자패드(26)는 상기 IC칩(I)의 내부에 갖추어지는 DIO단자, CS단자, UTIL단자및 SCLK단자와 각각 접속되어 있다.

따라서, 상기 IC칩(I)내에 기억된 데이터는 상기 입출력단자(31a)(31b)(31c)(31d)에 프로브(200)를 접촉시켜 입,출력되고, 조정되는 한편, 조정된 데이터를 모니터링할 수 있는 것이다.

상술한 바와같은 구성을 갖는 본 발명에 의하면, IC칩내에 구비된 기억부에 특성에 맞는 데이터를 입력하고, 외부로 데이터를 출력하는데 사용되는 입출력단자를 수정편조립체에 갖춤으로서 IC칩이 탑재되는 칩조립체의 외벽의 두께를 안정적으로 확보할 수 있기 때문에 IC칩의 소형화 선행개발의 필요없이 초소형 수정발진기를 제조할 수 있는 효과가 얻어진다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.

도 1은 일반적인 수정발진기의 사시도이다.

도 2는 일반적인 수정발진기의 단면도이다.

도 3는 본 발명에 따른 수정발진기의 분해사시도이다.

도 4(a)는 본 발명에 따른 수정발진기의 수정편조립체를 상부에서 바라본 사시도이다.

도 4(b)는 본 발명에 따른 수정발진기의 IC조립체를 하부에서 바라본 사시도이다.

도 5는 본 발명에 따른 수정발진기의 측면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10 ...... 수정편조립체 11,12 ... 제 1,2세라믹층

13 ...... 세라믹기판 14 ...... 덮개

20 ...... 칩조립체 21,22,23 ... 제 1,2세라믹층

24 ...... 세라믹기판 31a,31b,31c,31d ... 입출력단자

32a,32b,32c,32d ... 상부솔더패드 33a,33b,33c,33d ... 하부솔더패드

B ....... 수정편 I ....... IC칩

Claims (5)

1. 수정편과 IC칩을 갖는 수정발진기에 있어서,

   상기 수정편이 내장되는 수정편조립체;

   상기 IC칩이 내장되는 칩조립체;

   상기 수정편조립체의 외부벽면에 적어도 하나이상 형성되는 단자요홈마다 도포되는 입출력단자;

   상기 입출력단자와 일단이 전기적으로 연결되도록 상기 수정편조립체의 하부면에 복수개 형성되는 상부솔더패드;

   상기 상부솔더패드와 금속범프를 매개로 접속되도록 상기 상부솔더패드와 일대일 대응되는 칩조립체의 상부면에 형성되고, 상기 IC칩과 전기적으로 연결되는 하부솔더패드를 포함함을 특징으로 하는 수정발진기.
2. 제 1항에 있어서,

   상기 입출력단자는 상기 세라믹기판의 중심으로부터 연장되는 X축,Y축을 기준으로 하여 좌우상하 대칭구조로 제1세라믹층의 좌우양측 길이변에 각각 한쌍으로 갖추어짐을 특징으로 하는 수정발진기.
3. 제 2항에 있어서,

   상기 입출력단자는 제1세라믹층의 좌우양측 장변에 각각 한쌍으로 구비됨을 특징으로 하는 수정발진기.
4. 제 1항에 있어서,

   상기 상부솔더패드는 상기 입출력단자의 일단과 동일한 평면상에서 서로 접속연결됨을 특징으로 하는 수정발진기.
5. 제 1항에 있어서,

   상기 칩조립체의 하부솔더패드는 수정편조립체의 상부솔더패드와 부분 또는 전체적으로 중첩됨을 특징으로 하는 수정발진기.