KR100496385B1 - 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치 - Google Patents

아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치 Download PDF

Info

Publication number
KR100496385B1
KR100496385B1 KR10-2003-0001726A KR20030001726A KR100496385B1 KR 100496385 B1 KR100496385 B1 KR 100496385B1 KR 20030001726 A KR20030001726 A KR 20030001726A KR 100496385 B1 KR100496385 B1 KR 100496385B1
Authority
KR
South Korea
Prior art keywords
clock
phase difference
received
phase
unit
Prior art date
Application number
KR10-2003-0001726A
Other languages
English (en)
Other versions
KR20040064859A (ko
Inventor
이광호
안종덕
Original Assignee
맥슨씨아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥슨씨아이씨 주식회사 filed Critical 맥슨씨아이씨 주식회사
Priority to KR10-2003-0001726A priority Critical patent/KR100496385B1/ko
Publication of KR20040064859A publication Critical patent/KR20040064859A/ko
Application granted granted Critical
Publication of KR100496385B1 publication Critical patent/KR100496385B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B13/00—Sledges with runners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B2501/00—Manufacturing; Constructional features
    • B62B2501/06—Materials used
    • B62B2501/065—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63B—SHIPS OR OTHER WATERBORNE VESSELS; EQUIPMENT FOR SHIPPING 
    • B63B2231/00—Material used for some parts or elements, or for particular purposes
    • B63B2231/40—Synthetic materials
    • B63B2231/50—Foamed synthetic materials

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치에 관한 것으로, 운용 클럭 생성부에서 출력된 클럭과 예비 클럭 생성부에서 출력된 클럭의 위상차를 추출하여 추출된 위상차 값을 상기 예비 클럭 생성부에서 보상하여 출력하도록 함으로써, 상기 예비 클럭 생성부가 상기 운용 클럭 생성부의 특성에 영향을 받지 않고 원하는 클럭을 발생시킬 수 있는 효과가 있다.
이를 구현하기 위한 본 발명에 의한 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치는, 외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 1 동기신호 수신부; 외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 2 동기신호 수신부; 상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 1 시스템 클럭을 발생하는 운용 클럭 생성부; 상기 제 1 시스템 클럭과의 위상 비교에 의해 위상차가 발생된 값을 보상하여 출력하며, 상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 2 시스템 클럭을 발생하는 예비 클럭 생성부; 및 상기 제 1 및 제 2 시스템 클럭을 수신하여 시스템의 내부로 분배하거나 외부로 출력하는 클럭 분배부를 포함하는 것을 특징으로 한다.

Description

아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치{DUPLEXING CLOCK GENERATOR USING ANALOG/DIGITAL CONVERTER}
본 발명은 아날로그/디지털 변환기(이하, 'A/D 변환기'라 칭함)를 이용한 이중화 위상보상 클럭발생장치에 관한 것으로, 특히 운용 클럭 생성부에서 출력된 클럭과 예비 클럭 생성부에서 출력된 클럭의 위상차를 추출하여 추출된 위상차 값을 상기 예비 클럭 생성부에서 보상하여 출력하도록 함으로써, 상기 예비 클럭 생성부가 상기 운용 클럭 생성부의 특성에 영향을 받지 않도록 구현한 A/D 변환기를 이용한 이중화 위상보상 클럭발생장치에 관한 것이다.
클럭발생장치는 디지털 통신망의 기준이 되는 동기기준클럭을 상위국 또는 전역 위치 시스템(Global Positioning System; GPS) 위성으로부터 수신하여 이에 동기된 클럭을 생성하고 국사내의 동기식 광전송장치 등 각종 디지털 통신장비와 하위국으로 동기신호를 공급하는 디지털 클럭 공급장치이다.
종래의 클럭 발생 장치는 외부로부터 동기기준클럭을 수신하는 동기신호 수신부와, 상기 동기기준클럭에 동기된 동기 클럭을 발생시키는 클럭 생성부와, 상기 동기 클럭을 시스템에 분배하거나 또는 외부로 출력하는 클럭 분배부로 구성된다.
상기 클럭 생성부는 운용중인 클럭 생성부(이하, '운용 클럭 생성부'라 칭함)와 예비 클럭 생성부가 있다.
상기 클럭 생성부를 운용 클럭 생성부와 예비 클럭 생성부로 이중화하는 이유는 상기 운용 클럭 생성부가 제 기능을 하지 못할 경우 상기 예비 클럭 생성부로 대체하여 시스템이 안정적으로 동작하도록 도모하기 위함이다.
그러나, 종래의 이중화된 클럭발생장치는 상기 운용 클럭 생성부에서 발생된 클럭 신호를 상기 예비 클럭 생성부의 입력 신호로 사용할 경우, 만약 상기 운용 클럭 생성부의 클럭 특성이 나쁠 경우에는 상기 예비 클럭 생성부의 클럭 특성에도 나쁜 영향을 주기 때문에 전체 시스템에 좋지 않은 영향을 줄 수 있다.
또한, 상기 예비 클럭 생성부가 상기 운용 클럭 생성부에서 발생된 클럭 신호를 입력 신호(동기원)로 사용하지 않을 경우에는 상기 운용 클럭 생성부와 상기 예비 클럭 생성부 사이에 위상차가 크게 발생한다. 따라서, 상기 운용 클럭 생성부를 상기 예비 클럭 생성부로 전환하여 사용할 경우 전체 시스템이 정상적으로 동작할 수 없는 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위하여 이루어진 것으로, 운용 클럭 생성부에서 출력된 클럭과 예비 클럭 생성부에서 출력된 클럭의 위상차를 추출하여 추출된 위상차 값을 상기 예비 클럭 생성부에서 보상하여 출력하도록 함으로써, 상기 예비 클럭 생성부가 상기 운용 클럭 생성부의 특성에 영향을 받지 않도록 구현한 A/D 변환기를 이용한 이중화 위상보상 클럭발생장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 A/D 변환기를 이용한 이중화 위상보상 클럭발생장치는,
외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 1 동기신호 수신부;
외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 2 동기신호 수신부;
상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 1 시스템 클럭을 발생하는 운용 클럭 생성부;
상기 제 1 시스템 클럭과의 위상 비교에 의해 위상차가 발생된 값을 보상하여 출력하며, 상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 2 시스템 클럭을 발생하는 예비 클럭 생성부; 및
상기 제 1 및 제 2 시스템 클럭을 수신하여 시스템의 내부로 분배하거나 외부로 출력하는 클럭 분배부를 포함하는 것을 특징으로 한다.
상기 운용 클럭 생성부는 상기 제 1 동기신호 수신부와 상기 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 내부에서 발생된 제 1 내부클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 제 2 내부클럭을 발생하는 DP-PLL부; 및 상기 DP-PLL부로부터 수신된 상기 제 2 내부클럭에 의해 제 3 내부클럭을 발생하고, 상기 제 3 내부클럭과 상기 제 2 시스템 클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 상기 제 3 내부클럭을 상기 제 1 시스템 클럭으로 출력하는 위상 검출 및 조정부를 포함하는 것을 특징으로 한다.
상기 DP-PLL부는 상기 제 1 동기신호 수신부 및 상기 제 2 동기신호 수신부를 통해 수신된 동기기준클럭 중에서 어느 하나의 동기기준클럭을 선택하여 분주된 동기기준클럭을 발생하는 클럭 선택 및 분주부; 상기 클럭 선택 및 분주부로부터 수신된 동기 기준 클럭과 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출한 위상차를 계수화한 위상차 데이터를 발생하는 위상차 검출부; 상기 위상차 검출부로부터 수신된 상기 위상차 데이터를 소프트웨어적으로 처리하고 그 처리된 위상차 데이터와 상기 위상차 데이터를 아날로그 신호로 변환하기 위한 제어신호를 발생하는 위상차 데이터 처리부; 상기 위상차 데이터 처리부로부터 수신된 상기 제어신호에 의해 상기 위상차 데이터를 다음 제어신호가 들어오기 전까지 래치시키는 래치부; 상기 래치부로부터 수신된 위상차 데이터를 아날로그 위상차 신호로 변환하여 출력하는 D/A 변환부; 상기 D/A 변환부로부터 수신된 아날로그 위상차 신호에 의해 출력 전압을 제어하여 상기 제 2 내부클럭을 발생하는 전압 제어 발진부; 및 상기 전압 제어 발진부로부터 수신된 상기 제 2 내부클럭을 소정의 레벨로 분주한 제 1 내부클럭을 상기 위상 검출부로 출력하는 분주부를 포함하는 것을 특징으로 한다.
상기 위상차 검출부는 상기 클럭 선택 및 분주부로부터 수신된 동기기준클럭과 상기 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출된 위상차를 계수한 위상차 데이터를 발생하는 단기 위상차 검출부; 상기 단기 위상차 검출부로부터 수신된 상기 위상차 데이터에 의해 전원전압을 공급하는 스위칭부; 및 상기 스위칭부를 통해 공급된 전원전압에 의해 디지털 신호로 변환된 위상차 데이터에 위상차 값을 보상하는 A/D 변환부를 포함하는 것을 특징으로 한다.
상기 스위칭부는 PNP형 또는 NPN형 바이폴라 트랜지스터 중 어느 하나로 구성된 것을 특징으로 한다.
상기 스위칭부는 N형 또는 P형 모스 트랜지스터로 구성된 것을 특징으로 한다.
상기 예비 클럭 생성부는 상기 제 1 동기신호 수신부와 상기 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 내부에서 발생된 제 1 내부클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 제 2 내부클럭을 발생하는 DP-PLL부; 및 상기 DP-PLL부로부터 수신된 상기 제 2 내부클럭에 의해 제 3 내부클럭을 발생하고, 상기 제 3 내부클럭과 상기 제 2 시스템 클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 상기 제 3 내부클럭을 상기 제 1 시스템 클럭으로 출력하는 위상 검출 및 조정부를 포함하는 것을 특징으로 한다.
상기 DP-PLL부는 상기 제 1 동기신호 수신부 및 상기 제 2 동기신호 수신부를 통해 수신된 동기기준클럭 중에서 어느 하나의 동기기준클럭을 선택하여 분주된 동기기준클럭을 발생하는 클럭 선택 및 분주부; 상기 클럭 선택 및 분주부로부터 수신된 동기 기준 클럭과 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출한 위상차를 계수화한 위상차 데이터를 발생하는 위상차 검출부; 상기 위상차 검출부로부터 수신된 상기 위상차 데이터를 소프트웨어적으로 처리하고 그 처리된 위상차 데이터와 상기 위상차 데이터를 아날로그 신호로 변환하기 위한 제어신호를 발생하는 위상차 데이터 처리부; 상기 위상차 데이터 처리부로부터 수신된 상기 제어신호에 의해 상기 위상차 데이터를 다음 제어신호가 들어오기 전까지 래치시키는 래치부; 상기 래치부로부터 수신된 위상차 데이터를 아날로그 위상차 신호로 변환하여 출력하는 D/A 변환부; 상기 D/A 변환부로부터 수신된 아날로그 위상차 신호에 의해 출력 전압을 제어하여 상기 제 2 내부클럭을 발생하는 전압 제어 발진부; 및 상기 전압 제어 발진부로부터 수신된 상기 제 2 내부클럭을 소정의 레벨로 분주한 제 1 내부클럭을 상기 위상 검출부로 출력하는 분주부를 포함하는 것을 특징으로 한다.
상기 위상차 검출부는 상기 클럭 선택 및 분주부로부터 수신된 동기기준클럭과 상기 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출된 위상차를 계수한 위상차 데이터를 발생하는 단기 위상차 검출부; 상기 단기 위상차 검출부로부터 수신된 상기 위상차 데이터에 의해 전원전압을 공급하는 스위칭부; 및 상기 스위칭부를 통해 공급된 전원전압에 의해 디지털 신호로 변환된 위상차 데이터에 위상차 값을 보상하는 A/D 변환부를 포함하는 것을 특징으로 한다.
상기 스위칭부는 PNP형 또는 NPN형 바이폴라 트랜지스터 중 어느 하나로 구성된 것을 특징으로 한다.
상기 스위칭부는 N형 또는 P형 모스 트랜지스터로 구성된 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명에 의한 A/D 변환기를 이용한 이중화 위상보상 클럭발생장치의 구성을 나타낸 블록도이다.
상기 이중화 위상보상 클럭발생장치는 도시된 바와 같이, 제 1 동기신호 수신부(10), 제 2 동기신호 수신부(12), 운용상태 감시부(20), 클럭 분배부(30), 디지털처리 위상동기루프(DP-PLL)부(110)와 위상 검출 및 조정부(120)를 구비한 운용 클럭 생성부(100), DP-PLL부(210)와 위상 검출 및 조정부(220)를 구비한 예비 클럭 생성부(200)를 포함하여 구성된다.
상기 제 1 동기신호 수신부(10)는 상위국 또는 전역 위치 시스템(Global Positioning System; GPS) 위성으로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭(REFA)을 상기 운용 클럭 생성부(100)의 DP-PLL부(110)와 상기 예비 클럭 생성부(200)의 DP-PLL부(210)로 전송한다.
상기 제 2 동기신호 수신부(12)는 상위국 또는 GPS 위성으로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭(REFB)을 상기 운용 클럭 생성부(100)의 DP-PLL부(110)와 상기 예비 클럭 생성부(200)의 DP-PLL부(210)로 전송한다.
상기 운용 클럭 생성부(100)는 현재 운용(사용) 중인 클럭 생성부로서, 상기 제 1 동기신호 수신부(10)와 상기 제 2 동기신호 수신부(12)를 통해 수신된 동기 기준 클럭(REFA)(REFB) 중 선택된 어느 하나의 동기 기준 클럭과 동일한 위상을 갖는 시스템 클럭(D)을 상기 클럭 분배부(30)로 발생한다. 이를 위해, 상기 운용 클럭 생성부(100)는 DP-PLL부(110)와 위상 검출 및 조정부(120)를 구비한다.
상기 DP-PLL부(110)는 상기 제 1 동기신호 수신부(10)와 상기 제 2 동기신호 수신부(12)를 통해 수신된 동기 기준 클럭(REFA)(REFB) 중 선택된 어느 하나의 동기 기준 클럭과 내부에서 발생된 내부클럭(클럭발생장치의 자체 클럭) 간의 위상차를 검출하고, 검출된 위상차를 저대역 여파한 후 위상차를 보상한 내부클럭(C)을 발생한다. 상기 DP-PLL부(110)의 구성 및 동작은 후술되는 도 2에서 상세히 설명하기로 한다.
상기 위상 검출 및 조정부(120)는 상기 DP-PLL부(110)에서 생성된 내부클럭(C)을 기준으로 출력에 필요한 클럭을 생성하고, 상기 운용 클럭 생성부(100)에서 출력되는 시스템 클럭(D)과 상기 예비 클럭 생성부(200)에서 출력되는 시스템 클럭(D')을 서로 비교하여 위상차를 추출하고 추출된 위상차를 적분기를 통해 전기신호로 변환한 다음 아날로그(A)/디지털(D) 변환기를 통해 디지털 신호로 변환한 뒤 시스템 클럭(D)으로 출력한다.
상기 예비 클럭 생성부(200)는 예비용으로 구비된 클럭 생성부로서, 상기 시스템 클럭(D)과의 위상 비교에 의해 위상차가 발생된 값을 보상하여 출력하며, 상기 제 1 동기신호 수신부(10)와 상기 제 2 동기신호 수신부(12)를 통해 수신된 동기 기준 클럭(REFA)(REFB) 중 선택된 어느 하나의 동기 기준 클럭과 동일한 위상을 갖는 시스템 클럭(D')을 상기 클럭 분배부(30)로 발생한다. 이를 위해, 상기 예비 클럭 생성부(200)는 DP-PLL부(210)와 위상 검출 및 조정부(220)를 구비한다.
상기 DP-PLL부(210)는 상기 제 1 동기신호 수신부(10)와 상기 제 2 동기신호 수신부(12)를 통해 수신된 동기 기준 클럭(REFA)(REFB) 중 선택된 어느 하나의 동기 기준 클럭과 내부에서 발생된 내부클럭(클럭발생장치의 자체 클럭) 간의 위상차를 검출하고, 검출된 위상차를 저대역 여파한 후 위상차를 보상한 내부클럭(C')을 발생한다. 상기 DP-PLL부(210)의 구성 및 동작은 후술되는 도 2에서 상세히 설명하기로 한다.
상기 위상 검출 및 조정부(220)는 상기 DP-PLL부(210)에서 생성된 내부클럭(C')을 기준으로 출력에 필요한 클럭을 생성하고, 상기 운용 클럭 생성부(100)에서 출력되는 시스템 클럭(D)과 상기 예비 클럭 생성부(200)에서 출력되는 시스템 클럭(D')을 서로 비교하여 위상차를 추출하고 추출된 위상차를 적분기를 통해 전기신호로 변환한 다음 아날로그(A)/디지털(D) 변환기를 통해 디지털 신호로 변환한 뒤 시스템 클럭(D)으로 출력한다. 만약, 위상차가 임계치를 벗어날 경우 상기 예비 클럭 생성부(200)는 상기 DP-PLL부(210)와 클럭계수기(도시되지 않음)를 조정하여 시스템 클럭(D')의 출력위상을 상기 운용 클럭 생성부(100)에서 출력되는 시스템 클럭(D)의 출력위상과 동일하게 조정한다.
상기 클럭 분배부(30)는 상기 운용 클럭 생성부(100) 또는 상기 예비 클럭 생성부(200)로부터 수신된 시스템 클럭을 모듈간 인터페이스를 통해 각종 디지털 통신장비와 하위국의 동기신호로 분배한다.
상기 운용 상태 감시부(20)는 상기 운용 클럭 생성부(100)의 DP-PLL부(110)와 상기 예비 클럭 생성부(200)의 DP-PLL부(210)의 운용 상태를 감시한다. 이 때, 상기 운용 상태 감시부(20)는 상기 운용 클럭 생성부(100)에 이상이 발생되었을 경우 상기 운용 클럭 생성부(100) 대신에 상기 예비 클럭 생성부(200)를 운용하도록 제어한다.
도 2는 도 1에 도시된 DP-PLL부(110)의 구성을 나타낸 블록도이다.
상기 DP-PLL부(110)는 도시된 바와 같이, 클럭 선택 및 분주부(111), 위상차 검출부(112), 위상차 데이터 처리부(113), 래치부(114), D/A 변환부(115), 전압 제어 발진부(116), 분주부(117)를 포함하여 구성된다.
상기 클럭 선택 및 분주부(111)는 상기 제 1 동기신호 수신부(10) 및 상기 제 2 동기신호 수신부(12)를 통해 수신된 동기 기준 클럭(REF A)(REF B) 중에서 어느 하나의 동기 기준 클럭을 선택하여 분주에 의해 원하는 동기 기준 클럭(REF)을 생성한다.
상기 위상 검출부(112)는 상기 클럭 선택 및 분주부(111)로부터 수신된 동기 기준 클럭(REF)과 상기 분주부(117)로부터 수신된 비교 클럭(CPCLK)의 위상을 비교하여 위상차를 추출하고 그 추출한 위상차를 계수 카운터를 이용하여 계수화하여 위상차 데이터(PD)를 상기 위상차 데이터 처리부(113)로 출력한다.
상기 위상차 데이터 처리부(113)는 상기 위상차 검출부(112)에서 출력된 위상차 데이터(PD)를 소프트웨어적으로 처리하고 그 처리된 위상차 데이터와 상기 위상차 데이터를 아날로그 신호로 변환하기 위한 제어신호를 발생한다.
상기 래치부(114)는 상기 위상차 데이터 처리부(113)에서 발생된 제어신호에 의해 상기 위상차 데이터를 다음 제어신호가 들어오기 전까지 래치시킨다.
상기 D/A 변환부(115)는 상기 래치부(114)로부터 수신된 위상차 데이터를 아날로그 위상차 신호로 변환하여 출력한다.
상기 전압 제어 발진부(116)는 상기 D/A 변환부(115)로부터 수신된 아날로그 위상차 신호에 의해 출력 전압을 제어하여 발진 클럭(C)을 발생한다.
상기 분주부(117)는 상기 전압 제어 발진부(116)로부터 수신된 발진 클럭(C)을 소정의 레벨로 분주한 비교 클럭(CPCLK)을 상기 위상 검출부(112)로 발생한다.
이와 같이 구성된 상기 DP-PLL부(110)는 먼저, 상기 위상 검출부(112)에서는 상기 클럭 선택 및 분주부(111)에서 출력된 기준클럭(REF)과 상기 분주부(117)에서 출력된 비교클럭(CPCLK) 사이의 위상 오차의 변화를 카운터 클럭으로 카운팅하여 검출한다.
만약, 상기 기준클럭(REF)보다 상기 비교클럭(CPCLK)의 주파수가 높으면 카운터된 위상차 데이터는 작은 값을 갖고, 상기 비교클럭(CPCLK)의 주파수가 낮으면 위상차 데이터로 환산하고 그 값이 클 경우에는 작게 되도록 상기 위상차 데이터 처리부(113)에서 D/A 변환부(115)의 제어값을 산출하여 출력한다.
이에 따라, 상기 전압 제어 발진부(116)가 제어되어 항상 기준클럭(REF)과 비교클럭(CPCLK)이 같은 주파수로 되고, 위상차 변화가 없도록 제어된다.
상기 위상차 검출부(112)는 도 3에 도시된 바와 같이, 위상차 검출부(131)와, 아날로그(A)/디지털(D) 변환부(132)와, 상기 위상차 검출부(131)의 출력 신호에 의해 전원전압(Vcc)을 상기 A/D 변환부(132)로 스위칭하는 N모스(MOS) 트랜지스터(Q)를 포함하여 구성된다.
상기 위상차 검출부(131)는 상기 클럭 선택 및 분주부(111)로부터 수신된 동기 기준 클럭(REF)과 상기 분주부(117)로부터 수신된 비교 클럭(CPCLK)의 위상을 비교하여 위상차를 추출하고 그 추출한 위상차를 계수 카운터를 이용하여 계수화하여 위상차 데이터(PDC)를 발생한다.
상기 NMOS 트랜지스터(Q)는 상기 위상차 검출부(131)로부터 출력된 상기 위상차 데이터(PDC)가 '로직 하이' 상태일 때 턴-온(turn-on)되어 상기 A/D 변환부(132)로 전원 전압(Vcc)을 공급한다.
상기 A/D 변환부(132)는 상기 NMOS 트랜지스터(Q)를 통해 공급된 전원전압(Vcc)에 의해 디지털 신호로 변환된 위상차 데이터(PD)를 발생한다.
도 4는 도 3에 도시된 위상차 검출부(112)의 동작을 설명하기 위한 도면으로, (a)는 상기 운용 클럭 생성부(100)에서 출력된 클럭 신호(D)의 출력 위상이고, (b)는 상기 예비 클럭 생성부(200)에서 출력된 클럭 신호(D')의 출력 위상이고, (c)는 (a)와 (b)의 클럭 신호의 위상차이고, (d)는 위상차 검출부(131)의 출력 신호(PDC)가 (c)와 같을 때 상기 A/D 변환부(132)로 입력되는 신호를 그래프로 나타낸 것이다.
이상과 같은 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치는 운용 클럭 생성부에서 출력된 클럭과 예비 클럭 생성부에서 출력된 클럭의 위상차를 추출하여 추출된 위상차 값을 상기 예비 클럭 생성부에서 보상하여 출력하도록 함으로써, 상기 예비 클럭 생성부가 상기 운용 클럭 생성부의 특성에 영향을 받지 않고 원하는 클럭을 발생시킬 수 있는 효과가 있다.
도 1은 본 발명에 의한 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치의 구성을 나타낸 블록도
도 2는 도 1에 도시된 DP-PLL부의 구성을 나타낸 블록도
도 3은 도 2에 도시된 위상 검출부의 구성을 나타낸 회로도
도 4는 도 3에 도시된 위상 검출부의 동작을 설명하기 위한 도면
<도면의 주요 부분에 대한 부호의 설명>
10 : 제 1 동기신호 수신부 12 : 제 2 동기신호 수신부
20 : 운용상태 감시부 30 : 클럭 분배부
100 : 운용 클럭 생성부 110 : DP-PLL부
111 : 클럭 선택 및 분주부 112 : 위상차 검출기
113 : 위상차 데이터 처리부 114 : 래치부
115 : D/A 변환부 116 : 전압 제어 발진부
117 : 분주부 120 : 위상 검출 및 조정부
131 : 위상차 검출부 132 : A/D 변환부
200 : 예비 클럭 생성부 210 : DP-PLL부
220 : 위상 검출 및 조정부

Claims (11)

  1. 삭제
  2. 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치에 있어서,
    외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 1 동기신호 수신부;
    외부로부터 동기기준클럭을 수신하여 선택된 하나의 동기기준클럭을 출력하는 제 2 동기신호 수신부;
    상기 제 1 동기신호 수신부와 상기 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 내부에서 발생된 제 1 내부클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 제 2 내부클럭을 발생하는 DP-PLL부와 상기 DP-PLL부로부터 수신된 상기 제 2 내부클럭에 의해 제 3 내부클럭을 발생하고, 상기 제 3 내부클럭과 상기 제 2 시스템 클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 상기 제 3 내부클럭을 상기 제 1 시스템 클럭으로 출력하는 위상 검출 및 조정부를 포함하여 상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 1 시스템 클럭을 발생하는 운용 클럭 생성부;
    상기 제 1 시스템 클럭과의 위상 비교에 의해 위상차가 발생된 값을 보상하여 출력하며, 상기 제 1 및 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 동일한 위상을 갖는 제 2 시스템 클럭을 발생하는 예비 클럭 생성부; 및
    상기 제 1 및 제 2 시스템 클럭을 수신하여 시스템의 내부로 분배하거나 외부로 출력하는 클럭 분배부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  3. 제 2 항에 있어서, 상기 DP-PLL부는,
    상기 제 1 동기신호 수신부 및 상기 제 2 동기신호 수신부를 통해 수신된 동기기준클럭 중에서 어느 하나의 동기기준클럭을 선택하여 분주된 동기기준클럭을 발생하는 클럭 선택 및 분주부;
    상기 클럭 선택 및 분주부로부터 수신된 동기 기준 클럭과 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출한 위상차를 계수화한 위상차 데이터를 발생하는 위상차 검출부;
    상기 위상차 검출부로부터 수신된 상기 위상차 데이터를 소프트웨어적으로 처리하고 그 처리된 위상차 데이터와 상기 위상차 데이터를 아날로그 신호로 변환하기 위한 제어신호를 발생하는 위상차 데이터 처리부;
    상기 위상차 데이터 처리부로부터 수신된 상기 제어신호에 의해 상기 위상차 데이터를 다음 제어신호가 들어오기 전까지 래치시키는 래치부;
    상기 래치부로부터 수신된 위상차 데이터를 아날로그 위상차 신호로 변환하여 출력하는 D/A 변환부;
    상기 D/A 변환부로부터 수신된 아날로그 위상차 신호에 의해 출력 전압을 제어하여 상기 제 2 내부클럭을 발생하는 전압 제어 발진부; 및
    상기 전압 제어 발진부로부터 수신된 상기 제 2 내부클럭을 소정의 레벨로 분주한 제 1 내부클럭을 상기 위상 검출부로 출력하는 분주부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  4. 제 3 항에 있어서, 상기 위상차 검출부는,
    상기 클럭 선택 및 분주부로부터 수신된 동기기준클럭과 상기 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출된 위상차를 계수한 위상차 데이터를 발생하는 단기 위상차 검출부;
    상기 단기 위상차 검출부로부터 수신된 상기 위상차 데이터에 의해 전원전압을 공급하는 스위칭부; 및
    상기 스위칭부를 통해 공급된 전원전압에 의해 디지털 신호로 변환된 위상차 데이터에 위상차 값을 보상하는 A/D 변환부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  5. 제 4 항에 있어서,
    상기 스위칭부는 PNP형 또는 NPN형 바이폴라 트랜지스터 중 어느 하나로 구성된 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  6. 제 4 항에 있어서,
    상기 스위칭부는 N형 또는 P형 모스 트랜지스터로 구성된 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  7. 제 2 항에 있어서, 상기 예비 클럭 생성부는,
    상기 제 1 동기신호 수신부와 상기 제 2 동기신호 수신부로부터 수신된 동기기준클럭 중 선택된 어느 하나의 동기기준클럭과 내부에서 발생된 제 1 내부클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 제 2 내부클럭을 발생하는 DP-PLL부; 및
    상기 DP-PLL부로부터 수신된 상기 제 2 내부클럭에 의해 제 3 내부클럭을 발생하고, 상기 제 3 내부클럭과 상기 제 2 시스템 클럭간의 위상차를 추출하고 추출된 위상차 값을 보상한 상기 제 3 내부클럭을 상기 제 1 시스템 클럭으로 출력하는 위상 검출 및 조정부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  8. 제 7 항에 있어서, 상기 DP-PLL부는,
    상기 제 1 동기신호 수신부 및 상기 제 2 동기신호 수신부를 통해 수신된 동기기준클럭 중에서 어느 하나의 동기기준클럭을 선택하여 분주된 동기기준클럭을 발생하는 클럭 선택 및 분주부;
    상기 클럭 선택 및 분주부로부터 수신된 동기 기준 클럭과 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출한 위상차를 계수화한 위상차 데이터를 발생하는 위상차 검출부;
    상기 위상차 검출부로부터 수신된 상기 위상차 데이터를 소프트웨어적으로 처리하고 그 처리된 위상차 데이터와 상기 위상차 데이터를 아날로그 신호로 변환하기 위한 제어신호를 발생하는 위상차 데이터 처리부;
    상기 위상차 데이터 처리부로부터 수신된 상기 제어신호에 의해 상기 위상차 데이터를 다음 제어신호가 들어오기 전까지 래치시키는 래치부;
    상기 래치부로부터 수신된 위상차 데이터를 아날로그 위상차 신호로 변환하여 출력하는 D/A 변환부;
    상기 D/A 변환부로부터 수신된 아날로그 위상차 신호에 의해 출력 전압을 제어하여 상기 제 2 내부클럭을 발생하는 전압 제어 발진부; 및
    상기 전압 제어 발진부로부터 수신된 상기 제 2 내부클럭을 소정의 레벨로 분주한 제 1 내부클럭을 상기 위상 검출부로 출력하는 분주부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  9. 제 8 항에 있어서, 상기 위상차 검출부는,
    상기 클럭 선택 및 분주부로부터 수신된 동기기준클럭과 상기 분주부로부터 수신된 비교 클럭의 위상차를 추출하고 추출된 위상차를 계수한 위상차 데이터를 발생하는 단기 위상차 검출부;
    상기 단기 위상차 검출부로부터 수신된 상기 위상차 데이터에 의해 전원전압을 공급하는 스위칭부; 및
    상기 스위칭부를 통해 공급된 전원전압에 의해 디지털 신호로 변환된 위상차 데이터에 위상차 값을 보상하는 A/D 변환부를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  10. 제 9 항에 있어서,
    상기 스위칭부는 PNP형 또는 NPN형 바이폴라 트랜지스터 중 어느 하나로 구성된 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
  11. 제 9 항에 있어서,
    상기 스위칭부는 N형 또는 P형 모스 트랜지스터로 구성된 것을 특징으로 하는 아날로그/디지털 변환기를 이용한 이중화 위상보상 클럭발생장치.
KR10-2003-0001726A 2003-01-10 2003-01-10 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치 KR100496385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001726A KR100496385B1 (ko) 2003-01-10 2003-01-10 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0001726A KR100496385B1 (ko) 2003-01-10 2003-01-10 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치

Publications (2)

Publication Number Publication Date
KR20040064859A KR20040064859A (ko) 2004-07-21
KR100496385B1 true KR100496385B1 (ko) 2005-06-17

Family

ID=37355258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0001726A KR100496385B1 (ko) 2003-01-10 2003-01-10 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치

Country Status (1)

Country Link
KR (1) KR100496385B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102380055B1 (ko) * 2017-05-17 2022-03-28 엘에스일렉트릭(주) 인버터

Also Published As

Publication number Publication date
KR20040064859A (ko) 2004-07-21

Similar Documents

Publication Publication Date Title
US5648964A (en) Master-slave multiplex communication system and PLL circuit applied to the system
JP3531630B2 (ja) クロック生成回路
KR20100035766A (ko) 이동통신 시스템의 시스템 클럭 동기 장치 및 방법
KR100496385B1 (ko) 아날로그/디지털 변환기를 이용한 이중화 위상보상클럭발생장치
KR20040098078A (ko) 시스템간 망동기를 위한 클록 전송장치
JP2008035111A (ja) 二重システム型基準周波数信号発生器
RU2121220C1 (ru) Схема для синхронизации частоты параметрона диэлектрического резонатора (варианты)
US7599460B2 (en) Transmitting apparatus
JP3069983U (ja) 基準時刻・基準周波数発生装置
KR0152226B1 (ko) 시스템 클럭 발생기
KR100603564B1 (ko) 이동 통신 기지국 시스템에서의 동기 신호 공유 장치 및그 방법
JP5066116B2 (ja) 基準周波数発生システム及び基準周波数発生装置
KR101675142B1 (ko) 수신기의 잡음 제거 장치 및 그 방법
JP3214669B2 (ja) 位相保持回路
JP3253514B2 (ja) Ｐｌｌ回路におけるクロック生成回路
KR100232967B1 (ko) Gps를 이용한 듀얼 액티브 크로스 이중화 방식의 시스템 타임 공급장치 및 그 제어방법
US7215210B2 (en) Clock signal outputting method, clock shaper and electronic equipment using the clock shaper
KR100442432B1 (ko) 디지털 티브이 중계기의 주파수 변환장치
KR100257344B1 (ko) 디지탈 피엘엘 회로
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
KR100857953B1 (ko) 향상된 기지국 동기화를 구현한 디지털 코드리스 전화시스템
JP2008252824A (ja) ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置
KR0164127B1 (ko) 클럭 동기 유지 장치
KR100514067B1 (ko) 디지털과 아날로그를 합성한 디지털 프로세싱 위상동기루프
WO2005117324A1 (en) Method and apparatus for synchronizing transmissions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150610

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 15