KR100494463B1 - Manufacturing method of mounting board for high performance semiconductor - Google Patents
Manufacturing method of mounting board for high performance semiconductor Download PDFInfo
- Publication number
- KR100494463B1 KR100494463B1 KR10-2001-0045213A KR20010045213A KR100494463B1 KR 100494463 B1 KR100494463 B1 KR 100494463B1 KR 20010045213 A KR20010045213 A KR 20010045213A KR 100494463 B1 KR100494463 B1 KR 100494463B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor mounting
- sidewall
- manufacturing
- high performance
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 고성능 반도체 실장용 인쇄회로기판의 제조방법에 관한 것으로, 다수의 사이드월 회로부를 형성하고 이들의 전기적으로 분리한 고성능 반도체 실장용 인쇄회로기판의 제조방법에 관한 것이다. 본 발명에 따른 회로형성방법으로 인해 환경적으로 문제가 되는 Sn/Pb 도금을 이용하지 않고도 사이드월 회로부를 형성할 수 있으며 내층에 신호분리가 되는 경우에도 쉽게 적용할 수 있으며, 다양한 제품의 사양에 적용할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a printed circuit board for high performance semiconductor mounting, and to a method of manufacturing a high performance semiconductor mounting printed circuit board having a plurality of sidewall circuit portions formed thereon and electrically separated therefrom. Due to the circuit forming method according to the present invention, it is possible to form a sidewall circuit without using Sn / Pb plating, which is an environmental problem, and can be easily applied even when the signal is separated in an inner layer. Applicable
Description
본 발명은 고성능 반도체 실장용 인쇄회로기판의 제조방법에 관한 것으로, 다수의 사이드월 회로부를 형성하고 이들의 전기적으로 분리한 고성능 반도체 실장용 인쇄회로기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a printed circuit board for high performance semiconductor mounting, and to a method of manufacturing a high performance semiconductor mounting printed circuit board having a plurality of sidewall circuit portions formed thereon and electrically separated therefrom.
전자산업의 지속적인 발전으로 인하여 이에 귀속되어 있는 반도체칩을 포함한 전자부품 산업도 비약적으로 발전하게 되고, 이에 따라 전자부품이 상당히 조밀한 응집도를 갖게 됨으로써 고밀화된 기판이 요구되고 있다. 이와 같이, 전자부품의 소형화, 고성능화를 추구하는데 있어서 한 몫을 담당하는 것이 다층 인쇄회로기판이다.Due to the continuous development of the electronics industry, the electronic component industry including semiconductor chips, which are belonging to it, has also developed remarkably, and as a result, the electronic components have a very dense cohesion, thereby requiring a denser substrate. In this way, the multilayer printed circuit board plays a part in pursuing miniaturization and high performance of electronic components.
상기 다층 인쇄회로기판은 이를 구성하는 복수장의 기판에 미리 도체회로를 형성해 두고, 상기 기판들을 서로 접합시킴으로써 고집적 전자부품의 실장에 대응할 수 있도록 한 것이다. 이 때, 반도체 실장용 내부홀의 측벽에 사이드월 도금(sidewall plating)을 하여 사이드월 회로를 형성하고 상기 회로와 반도체 칩을 와이어로서 접속시켜서 전기신호의 전달을 빠르게 처리할 수 있는 방법을 사용해 왔다.In the multilayer printed circuit board, a conductor circuit is formed on a plurality of substrates constituting the substrate in advance, and the substrates are bonded to each other to cope with mounting of highly integrated electronic components. At this time, the sidewall plating is formed on the sidewall of the inner hole for semiconductor mounting to form a sidewall circuit, and the circuit and the semiconductor chip are connected as a wire, so that a method of quickly delivering electric signals has been used.
이러한 사이드월 도금은 일반적으로 Sn/Pb 도금방법을 이용하여 실시되어 왔는데, 이러한 방법이 도 2에 도시되어 있다. 또한 도 2에 의해 제조된 인쇄회로기판의 평면도가 도 1에 도시된 바와 같다.Such sidewall plating has generally been carried out using a Sn / Pb plating method, which is illustrated in FIG. Also, a plan view of the printed circuit board manufactured by FIG. 2 is shown in FIG. 1.
상기 Sn/Pb를 이용한 방법을 좀 더 구체적으로 살펴보면, 양면에 동박을 갖는 CCL 기판에 반도체 실장용 내부홀을 형성시킨 후에, 전체 기판을 동도금시키게 된다. 동도금시킨 후의 기판에 드라이 필름(D/F)을 라이네이션시키고 나서 노광, 현상 및 에칭시킨 후에, Sn/Pb 도금을 실시한다. 이후에, D/F을 박리하고 에칭하면 인쇄회로가 형성되는 부분만이 Sn/Pb로 보호되어 남게 된다. 계속하여 Sn/Pb 도금층을 박리해 내면 인쇄회로만이 남게 되고, 이후에 접착을 돕기 위해 흑화처리를 실시하여 기판이 완성되었다. 최종적으로 얻어진 기판은 반도체 실장용 내부홀(1)과, 사이드월 회로부(2) 및 전원용 회로부(3)를 포함하며, 상기 기판을 위에서 본 평면도를 도 1에 도시하였다. 따라서, 도 1에서 A-A로 연결되는 선을 따라 절단한 단면이 도 2의 최종 제품을 나타낸다.Looking at the method using the Sn / Pb in more detail, after forming the inner hole for the semiconductor mounting on the CCL substrate having the copper foil on both sides, the entire substrate is copper plated. After laminating the dry film (D / F) to the substrate after copper plating, exposing, developing, and etching, Sn / Pb plating is performed. Subsequently, when the D / F is peeled off and etched, only the portion where the printed circuit is formed remains protected by Sn / Pb. Subsequently, when the Sn / Pb plating layer was peeled off, only the printed circuit remained, and afterwards, the substrate was completed by blackening to aid adhesion. The finally obtained board | substrate contains the internal hole 1 for semiconductor mounting, the sidewall circuit part 2, and the power supply circuit part 3, The top view which looked at the said board | substrate from the top is shown in FIG. Thus, the cross section taken along the line connecting A-A in FIG. 1 represents the final product of FIG. 2.
이렇게 Sn/Pb를 사용하여 사이드월 회로부(2)를 형성하는 방법은 공정이 복잡하고 환경적으로 악영향을 미치는 문제가 있다. 이러한 문제를 해결하기 위해 Sn/Pb 도금없이 사이드월 도금을 실시하는 방법이 개발되었다. As such, the method of forming the sidewall circuit portion 2 using Sn / Pb has a problem that the process is complicated and adversely affects the environment. To solve this problem, a method of carrying out sidewall plating without Sn / Pb plating has been developed.
예를 들어, 일본국 특개평 7-106720호에는 반도체와 같은 전자제품 탑재용 요부의 측벽에 복수의 측벽회로를 형성하고, 이를 형성한 절연기판의 이면에 배선회로가 형성되며 또한 측벽회로에는 그 표면에 전기절연재료가 피복되어 있는 전자부품 탑재용 기판이 기재되어 있다. 이의 방법을 살펴보면, 준비된 절연기판에 전자제품 탑재용 요부의 절단위치 부근에 복수의 측벽형성용 홀을 뚫고, 이 때 상기 홀은 슬립형상 또는 원통형상이며, 계속해서 홀 내에 금속도금을 실시하고, 측벽회로를 형성하는 방법이 기재되어 있다.For example, Japanese Patent Laid-Open No. 7-106720 forms a plurality of sidewall circuits on sidewalls of main parts for mounting electronic products such as semiconductors, and wiring circuits are formed on the back surface of the insulating substrate on which the sidewall circuits are formed. A substrate for mounting an electronic component having an electrical insulating material coated on its surface is described. In the method, a plurality of sidewall-forming holes are drilled in the prepared insulating substrate near the cutting position of the main portion for mounting the electronics, wherein the holes are slip-shaped or cylindrical, and metal plating is continued in the holes. A method of forming sidewall circuits is described.
상기 방법에 의해서 Sn/Pb를 이용하여 생기는 환경문제를 해결할 수 있었지만, 공정의 복잡화에 따른 원가절감의 효과를 얻어내는데는 여전히 문제를 내포하고 있다.Although the environmental problem caused by Sn / Pb can be solved by the above method, there is still a problem in obtaining the cost reduction effect due to the complexity of the process.
따라서, 이와 같이 Sn/Pb를 사용하지 않음으로써 환경문제를 해결할 수 있으면서도 반도체와의 접속이 가능한 사이드월 회로부를 형성할 수 있을 뿐만 아니라, 공정 단순화에 따른 원가절감의 효과를 갖는 고성능 반도체 실장용 인쇄회로기판의 제조방법을 제공하는데 본 발명의 목적이 있다.Therefore, by not using Sn / Pb in this way, it is possible to form a sidewall circuit that can be connected to a semiconductor while solving an environmental problem, and to print a high-performance semiconductor package having a cost reduction effect due to process simplification. It is an object of the present invention to provide a method of manufacturing a circuit board.
상기의 목적을 달성하기 위한 제조방법은, 양면에 동박을 갖는 CCL기판에서 반도체 실장용 내부홀이 형성될 영역의 외곽둘레를 따라 슬림형의 내부 슬롯을 형성하는 단계; 기판 전체 및 형성된 내부 슬롯의 안쪽까지 동도금을 실시하는 단계;상기 기판에 D/F 라미네이션하여 동도금된 내부 슬롯을 보호하고 노광, 현상 및 에칭 공정을 통해 회로패턴을 형성하는 단계; 및 회로 패턴을 형성한 후에, 드릴을 이용하여 반도체 실장용 내부홀이 형성될 영역의 외곽 둘레 모서리 부분을 제거하여 반도체 실장용 내부홀을 완성하는 단계로 이루어진다.A manufacturing method for achieving the above object comprises the steps of: forming a slim inner slot along an outer periphery of a region where a semiconductor mounting inner hole is to be formed in a CCL substrate having copper foil on both sides; Copper plating the entire substrate and the inside of the formed inner slot; protecting the copper plated inner slot by D / F lamination to form a circuit pattern through an exposure, development, and etching process; And after forming the circuit pattern, removing the outer peripheral edge portion of the region where the semiconductor mounting inner hole is to be formed by using a drill to complete the semiconductor mounting inner hole.
삭제delete
삭제delete
이하, 첨부된 도면을 참조하면서 좀 더 구체적으로 설명하지만, 이에 본 발명의 범주가 한정되는 것은 아니다.Hereinafter, with reference to the accompanying drawings in more detail, but the scope of the present invention is not limited thereto.
도 3은 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 평면도이고, 도 4a 내지 도 4c는 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 제조단계에 따른 평면도이며, 도 5a 내지 도 5f는 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 제조방법을 순차적으로 도시한 개략도이다.Figure 3 is a plan view of a high performance semiconductor mounting printed circuit board according to the present invention, Figures 4a to 4c is a plan view according to the manufacturing step of the high performance semiconductor mounting printed circuit board according to the present invention, Figures 5a to 5f It is a schematic diagram sequentially showing a manufacturing method of a high-performance semiconductor mounting printed circuit board according to the invention.
우선, 도 5a 내지 도 5f를 이용하여 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 제조단계를 살펴보면 다음과 같다.먼저, 도 5a에 도시된 바와 같이 양면에 동박을 갖는 CCL기판을 준비한다. 그리고, 도 5b에 도시된 바와 같이 내부 슬롯(40a, 40c)을 형성한다. 이때 형성되는 내부 슬롯(40a, 40c)은 도 4a에 도시된 바와 같이 앞으로 형성될 사각형 모양의 반도체 실장용 내부홀(10)의 외곽 둘레(50)를 따라 형성되게 되며 그 개수가 4개(40a, 40b, 40c, 40d)가 된다. 그리고, 그 모양은 도 4a를 참조하면 슬림 모양이다. 이러한 슬림 모양이 위에서 부터 아래까지 형성되어 있으며 상면에서 하면까지 관통되어 있다. 여기에서 도 5b는 도 4a의 B-B'의 선을 따라 절단한 면의 단면이 되며 그에 따라 좌측과 우측의 내부 슬롯(40a, 40c)만이 도시되어 있다. 그리고, 도 4a를 참조하면 각각의 내부 슬롯(40a, 40b, 40c, 40d)은 서로 분리되어 있음을 알 수 있다.도 4a를 참조하면 반도체 실장용 내부홀(10)의 폭이 도 3 및 도 4a에 도시한 바와 같이 10'를 이룬다. 반도체 실장용 내부홀(10)이 형성될 영역의 외곽둘레(50)를 따라 형성되는 슬림형의 내부 슬롯(40a, 40b, 40c, 40d)은 라우터(router)를 이용하여 형성되며 슬롯(40a, 40b, 40c, 40d)의 폭은 0.8mm∼2.0mm이다. 내부 슬롯(40a, 40b, 40c, 40d)의 폭이 0.8mm 미만이면 원가절감의 효과를 얻을 수 없고, 2.0mm를 초과하면 드라이필름이 터지는 현상으로 측벽의 동박을 보호할 수 없다.First, a manufacturing step of a high performance semiconductor mounting printed circuit board according to the present invention will be described with reference to FIGS. 5A to 5F. First, as shown in FIG. 5A, a CCL substrate having copper foils on both surfaces thereof is prepared. And, as shown in Figure 5b to form the inner slot (40a, 40c). At this time, the inner slots 40a and 40c formed are formed along the outer periphery 50 of the inner hole 10 for the rectangular semiconductor mounting to be formed as shown in FIG. 4A. , 40b, 40c, 40d). And, the shape is a slim shape with reference to Figure 4a. These slim shapes are formed from top to bottom and penetrate from top to bottom. Here, FIG. 5B is a cross section of the plane cut along the line B-B 'of FIG. 4A, whereby only the left and right inner slots 40a and 40c are shown. In addition, referring to FIG. 4A, it can be seen that each of the internal slots 40a, 40b, 40c, and 40d is separated from each other. Referring to FIG. 4A, the width of the inner hole 10 for mounting a semiconductor is shown in FIGS. 10 'as shown in 4a. The slim inner slots 40a, 40b, 40c, and 40d formed along the outer periphery 50 of the region where the semiconductor mounting inner hole 10 is to be formed are formed using a router and the slots 40a and 40b. , 40c, 40d) has a width of 0.8 mm to 2.0 mm. If the width of the inner slot (40a, 40b, 40c, 40d) is less than 0.8mm, the cost reduction effect can not be obtained, if the width exceeds 2.0mm it is not possible to protect the copper foil on the side wall by the phenomenon of popping dry film.
다음으로, 도 5c에 도시된 바와 같이, 내부 슬롯(40a, 40b, 40c, 40d)이 형성된 기판에 동도금을 실시하며, 내부 슬롯(40a, 40b, 40c, 40d)의 측벽은 도 4b에 도시된 바와 같이 동도금층으로 둘러싸이게 된다. 그리고, 내부 슬롯(40a, 40b, 40c, 40d)의 안쪽 부분은 여전히 공동으로 남아 있다. 이 후에, 도 5d에 도시된 바와 같이 동도금된 상기 기판에 D/F 라미네이션하여 내부 슬롯(40a, 40b, 40c, 40d) 및 원하는 회로형성부(도 4c의 도면부호 21의 랜드와 도면부호 30의 회로패턴)를 보호하고(이때, 내부 슬롯(40a, 40b, 40c, 40d)의 입구는 완전히 덮히게 된다), 도 5e에 도시된 바와 같이 노광, 현상 및 에칭공정을 통해 동도금층에서 원하는 부위를 제거하여 표면의 회로패턴(30) 및 랜드(21)를 형성시킨다. 이때 내부 슬롯(40a~40d)의 측벽에는 동도금층이 여전히 남아 있다.이후에, 도 5f에 도시된 바와 같이 드릴을 이용하여 내부 슬롯들(40a, 40b, 40c, 40d)의 사이에 있는 부분(도 4c의 도면부호 D1~D4로 잘 표시되어 있다)을 제거하여 반도체 실장용 내부홀(10)이 형성될 부위에 있는 CCL 기판을 제거함으로서 반도체 실장용 내부홀(10)을 완성하게 된다. 즉, 도면에서 내부 슬롯 40a 및 40b 사이에 있는 미 연결부분(D1)을 드릴을 이용하여 제거하고, 도 40b와 40c 사이의 미연결 부분(D2)을 드릴을 사용하여 제거하며, 도 40c와 도 40d의 미 연결 부분(D3)을 드릴을 사용하여 제거하고, 도 40d와 도 40a의 미 연결부분(D4)을 제거하면 반도체 실장용 내부홀(10)이 형성될 부분에 위치하는 CCL 기판이 제거된다. 그러면, 내부 슬롯들(40a~40d)의 측벽들(여기에서는 이것을 사이드월부들(도 3과 도 5f의 도면부호 25a~25d)이라고 부른다)은 전기적으로 절연되어 서로 분리되게 되며, 랜드(21) 또한 4개의 전기적으로 절연된 부분으로(도 3 및 도 5f의 도면부호 21a~21d) 분리된다. 이처럼, 반도체 실장용 내부홀(10)을 형성하기 위하여 도 4c에서 D1~ D4영역에 해당하는 부분을 드릴을 사용하여 제거하면 도 3과 같이 완성된 반도체 실장용 내부홀(10)은 모서리 부분이 원형으로 일부분이 제거되게 된다.여기에서 반도체 실장용 내부홀(10)의 내부 슬롯(40a, 40b, 40c, 40d)의 바깥쪽 측벽(이것을 여기에서는 사이드월부(25a~25c)라고 부른다)과 표면에 형성되어 있는 랜드(또는 그라운드;여기에서 랜드와 그라운드는 형상이 서로 동일하다)(21a~21d)를 포함하여 사이드월 회로부(20a~20d)를 형성한다. Next, as shown in FIG. 5C, copper plating is performed on the substrate on which the inner slots 40a, 40b, 40c, and 40d are formed, and the sidewalls of the inner slots 40a, 40b, 40c, and 40d are shown in FIG. 4B. As it is surrounded by a copper plating layer. And, the inner part of the inner slots 40a, 40b, 40c, 40d still remain hollow. Subsequently, D / F lamination is performed on the copper plated substrate as shown in FIG. 5D to form internal slots 40a, 40b, 40c, and 40d and a desired circuit forming portion (land of reference numeral 21 in FIG. 4c and reference numeral 30). Circuit pattern) (in this case, the inlets of the internal slots 40a, 40b, 40c, 40d are completely covered), and desired portions of the copper plating layer are exposed through exposure, development and etching processes as shown in FIG. 5E. It removes and forms the circuit pattern 30 and the land 21 of the surface. At this time, a copper plating layer still remains on the sidewalls of the inner slots 40a to 40d. Thereafter, as shown in FIG. 5F, a portion between the inner slots 40a, 40b, 40c, and 40d using a drill ( By removing the CCL substrate in the portion where the semiconductor mounting inner hole 10 is to be formed by removing the reference numerals D1 to D4 of FIG. 4C, the semiconductor mounting inner hole 10 is completed. That is, in the drawing, the unconnected portion D1 between the inner slots 40a and 40b is removed using a drill, and the unconnected portion D2 between FIGS. 40b and 40c is removed using a drill, and FIGS. 40c and FIG. If the unconnected portion D3 of 40d is removed using a drill, and the unconnected portion D4 of FIGS. 40d and 40a is removed, the CCL substrate located at the portion where the semiconductor mounting inner hole 10 is to be removed is removed. do. Then, the side walls of the inner slots 40a to 40d (herein referred to as sidewall portions (references 25a to 25d in FIGS. 3 and 5f)) are electrically insulated and separated from each other, and the land 21 It is also separated into four electrically insulated portions (21a through 21d in FIGS. 3 and 5f). As such, when the portions corresponding to the areas D1 to D4 in FIG. 4C are removed by using a drill to form the inner hole 10 for semiconductor mounting, the completed inner hole 10 for semiconductor mounting as shown in FIG. The portion is removed in a circular shape. Here, the outer sidewalls of the inner slots 40a, 40b, 40c, and 40d of the inner hole 10 for mounting the semiconductor (herein referred to as sidewall portions 25a to 25c) and the surface thereof. The sidewall circuit portions 20a to 20d are formed by including lands (or grounds) formed therein, wherein the lands and grounds have the same shape (21a to 21d).
도 3을 참조하면, 본 발명에 따른 기판은 내부에 고성능 반도체칩이 실장되는 내부홀(10); 내부홀(10)의 측벽에 형성된 4개의 분리된 도금층(이것을 사이드월부(25a~25d)라고 하며 서로 분리되어 있다)과 표면에 형성된 랜드들(또는 그라운드; 여기에서 랜드와 그라운드는 그 형상이 동일하다)(21a~21d)로 이루어진 사이드월 회로부들(20a~20d), 및 내부홀(10)의 모서리 부분에 드릴 가공에 의해 원형 모양으로 형성되어 사이드월 회로부들(20a~20d)을 전기적으로 절연되어 분리되도록 하는 드릴 가공부(D1~D4)를 포함한다. 이러한 형상으로 인해, 반도체칩 등이 내부홀(10)내에 실장되고 와이어 등을 통해 사이드월 회로부(20a~20d)와 접속됨으로써 전기전달이 빨라지며 드릴 가공부(D1~D4)에 의해 개구부를 쉽게 분리할 수 있는 효과를 얻을 수 있다. 한편, 최종적으로 도 3에서 C-C선을 따라 절단하면 도 5f의 기판단면을 얻을 수 있다.Referring to FIG. 3, a substrate according to the present invention includes an inner hole 10 in which a high performance semiconductor chip is mounted therein; Four separate plating layers formed on the sidewall of the inner hole 10 (called sidewall portions 25a to 25d and separated from each other) and lands (or grounds) formed on the surface, wherein the lands and grounds have the same shape. Sidewall circuit portions 20a to 20d composed of 21a to 21d, and a circular shape is formed in the corner portion of the inner hole 10 by drilling to electrically connect the sidewall circuit portions 20a to 20d. It includes a drill processing unit (D1 ~ D4) to be insulated and separated. Due to this shape, a semiconductor chip or the like is mounted in the inner hole 10 and connected to the sidewall circuit portions 20a to 20d through a wire or the like, so that electrical transfer is faster, and openings are easily opened by the drill processing portions D1 to D4. A separable effect can be obtained. On the other hand, when finally cut along the line C-C in Figure 3 can be obtained in the substrate cross-section of Figure 5f.
삭제delete
전술한 바와 같이, 본 발명에 따른 기판은 Sn/Pb를 사용하지 않음으로써 환경문제를 해결할 수 있으면서도 반도체와의 접속이 가능한 사이드월 회로부를 형성할 수 있을 뿐만 아니라, 내층에 신호분리가 되어야 하는 경우에 쉽게 적용할 수 있는 효과를 얻을 수 있고, 기판의 상부면과 하부면의 도통을 원활히 할 수 있다.As described above, the substrate according to the present invention can not only form a sidewall circuit portion that can be connected to the semiconductor while solving the environmental problem by using Sn / Pb, but also if the signal separation in the inner layer It is possible to obtain an effect which can be easily applied to the surface of the substrate, and smooth conduction between the upper and lower surfaces of the substrate.
도 1은 종래기술에 따른 반도체 실장용 내부홀이 형성된 인쇄회로기판의 평면도이다.1 is a plan view of a printed circuit board having inner holes for semiconductor mounting according to the related art.
도 2는 종래기술에 따른 반도체 실장용 내부홀이 형성된 인쇄회로기판의 제조방법을 순차적으로 도시한 개략도이다.2 is a schematic diagram sequentially illustrating a method of manufacturing a printed circuit board having internal holes for semiconductor mounting according to the prior art.
도 3은 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 평면도이다.3 is a plan view of a high-performance semiconductor mounting printed circuit board according to the present invention.
도 4a 내지 도 4c는 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 제조단계에 따른 평면도이다.4A to 4C are plan views according to manufacturing steps of a high performance semiconductor mounting printed circuit board according to the present invention.
도 5a 내지 도 5f는 본 발명에 따른 고성능 반도체 실장용 인쇄회로기판의 제조방법을 순차적으로 도시한 개략도이다.* 도면부호의 간단한 설명 *5A to 5F are schematic diagrams sequentially illustrating a method of manufacturing a high performance semiconductor mounting printed circuit board according to the present invention.
삭제delete
삭제delete
삭제delete
1, 10: 반도체 실장용 내부홀, 2, 20a~20d: 사이드월 회로부1, 10: internal hole for semiconductor mounting, 2, 20a ~ 20d: sidewall circuit part
10': 내부홀의 폭, 10 ': width of inner hole,
40: 내부 슬롯40: internal slot
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0045213A KR100494463B1 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of mounting board for high performance semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0045213A KR100494463B1 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of mounting board for high performance semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030010313A KR20030010313A (en) | 2003-02-05 |
| KR100494463B1 true KR100494463B1 (en) | 2005-06-13 |
Family
ID=27716824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0045213A KR100494463B1 (en) | 2001-07-26 | 2001-07-26 | Manufacturing method of mounting board for high performance semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494463B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11631643B2 (en) | 2019-12-17 | 2023-04-18 | Samsung Electro-Mechanics Co., Ltd. | Substrate embedded electronic component package |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211784A (en) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | Printed board |
| JPH06237053A (en) * | 1993-02-12 | 1994-08-23 | Ibiden Co Ltd | Printed board |
| JPH07106720A (en) * | 1993-09-29 | 1995-04-21 | Ibiden Co Ltd | Mounting board for electronic component |
| JPH0983106A (en) * | 1995-09-14 | 1997-03-28 | Matsushita Electric Works Ltd | Manufacture of printed wiring board |
| JPH10270829A (en) * | 1997-03-28 | 1998-10-09 | Hitachi Chem Co Ltd | Manufacture of wiring board |
| JP2000127093A (en) * | 1998-10-20 | 2000-05-09 | Matsushita Electric Ind Co Ltd | Punching die for split through hole printed wiring board |
-
2001
- 2001-07-26 KR KR10-2001-0045213A patent/KR100494463B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211784A (en) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | Printed board |
| JPH06237053A (en) * | 1993-02-12 | 1994-08-23 | Ibiden Co Ltd | Printed board |
| JPH07106720A (en) * | 1993-09-29 | 1995-04-21 | Ibiden Co Ltd | Mounting board for electronic component |
| JPH0983106A (en) * | 1995-09-14 | 1997-03-28 | Matsushita Electric Works Ltd | Manufacture of printed wiring board |
| JPH10270829A (en) * | 1997-03-28 | 1998-10-09 | Hitachi Chem Co Ltd | Manufacture of wiring board |
| JP2000127093A (en) * | 1998-10-20 | 2000-05-09 | Matsushita Electric Ind Co Ltd | Punching die for split through hole printed wiring board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11631643B2 (en) | 2019-12-17 | 2023-04-18 | Samsung Electro-Mechanics Co., Ltd. | Substrate embedded electronic component package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030010313A (en) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844504B2 (en) | Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof | |
| US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
| US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
| US20050196898A1 (en) | Process of plating through hole | |
| US20060075633A1 (en) | Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof | |
| KR20080066773A (en) | Fine pitch interconnect and method of making | |
| US8058566B2 (en) | Packaging substrate structure and manufacturing method thereof | |
| TWI434638B (en) | Manufacturing process of circuit substrate | |
| TWI403244B (en) | Method for manufacturing multilayer printed circuit board | |
| EP0481271A1 (en) | Multilayer printed circuit board and manufacturing method | |
| KR20100061021A (en) | A printed circuit board comprising double seed layers and a method of manufacturing the same | |
| US20050140019A1 (en) | Semiconductor multilayer wiring substrate of coaxial wiring structure and method of fabricating the same | |
| KR100494463B1 (en) | Manufacturing method of mounting board for high performance semiconductor | |
| CN108401385B (en) | Manufacturing method of stepped groove with non-metalized side wall | |
| KR100313611B1 (en) | Method of fablicating PCB | |
| US7353591B2 (en) | Method of manufacturing coreless substrate | |
| JPH02301183A (en) | Manufacture of mounting type circuit component | |
| KR20040023773A (en) | Method of forming conductor wiring pattern | |
| TWI605741B (en) | Circuit board and manufacturing method thereof | |
| JP3238685B2 (en) | Method of manufacturing integrated microwave assembly | |
| KR20020085635A (en) | Routing method of the outside of a castle type printed circuit board | |
| KR20150136914A (en) | Manufacturing method of printed circuit board | |
| US6360434B1 (en) | Circuit fabrication | |
| CN110891377A (en) | Circuit board and method for manufacturing the same | |
| TWI394500B (en) | Method for fabricating printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |