KR100491110B1 - Manufacturing method of stencil for semiconductor device - Google Patents
Manufacturing method of stencil for semiconductor device Download PDFInfo
- Publication number
- KR100491110B1 KR100491110B1 KR10-2002-0066107A KR20020066107A KR100491110B1 KR 100491110 B1 KR100491110 B1 KR 100491110B1 KR 20020066107 A KR20020066107 A KR 20020066107A KR 100491110 B1 KR100491110 B1 KR 100491110B1
- Authority
- KR
- South Korea
- Prior art keywords
- stencil
- hole
- manufacturing
- semiconductor device
- solder paste
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
- H01L2224/75161—Means for screen printing, e.g. roller, squeegee, screen stencil
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Plates And Materials Therefor (AREA)
Abstract
이 발명은 반도체 장치 제조용 스텐실의 제조 방법에 관한 것으로, 매우 작은 체적인 동시에, 파인 피치로 솔더 페이스트를 프린팅할 수 있도록, 반도체 장치의 서브스트레이트에 형성된 다수의 랜드에 일정량의 솔더 페이스트를 프린팅하기 위해 다수의 홀이 일정 체적과 피치를 가지며 형성된 스텐실에 있어서, 상기 홀은 일정 체적을 갖는 제1홀과, 상기 제1홀과 같은 중심점을 갖되, 상기 제1홀의 체적보다 작은 체적을 갖는 동시에, 상기 제1홀과 일정 단차를 갖는 제2홀로 이루어진 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a stencil for manufacturing a semiconductor device. In the stencil formed of a plurality of holes having a constant volume and pitch, the hole has a first hole having a constant volume and the same center point as the first hole, but having a volume smaller than that of the first hole, And a second hole having a first step and a predetermined step.
Description
본 발명은 반도체 장치 제조용 스텐실의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 매우 작은 체적인 동시에, 파인 피치(fine pitch)로 솔더 페이스트(solder paste)를 프린팅(printing)할 수 있는 반도체 장치 제조용 스텐실의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a stencil for manufacturing a semiconductor device. More specifically, the present invention relates to a stencil for manufacturing a semiconductor device capable of printing solder paste at a fine pitch while also having a very small volume. It relates to a method for producing.
도1a를 참조하면, 종래 반도체 장치 제조용 스텐실의 사시도가 도시되어 있고, 도1b를 참조하면, 도1a의 i-i선 단면도가 도시되어 있다.Referring to Fig. 1A, a perspective view of a conventional stencil for semiconductor device manufacturing is shown, and referring to Fig. 1B, a cross-sectional view taken along line i-i of Fig. 1A is shown.
도시된 바와 같이 종래 반도체 장치 제조용 스텐실(10')은 대략 판상으로서, 다수의 홀(11')이 일정 직경 및 피치를 가지며 형성되어 있다. 이러한 스텐실(10')은 통상 반도체 장치의 구성 요소중 하나인 서브스트레이트(30')(반도체칩이 장착되는 부재)에 형성된 랜드(32')와 같은 직경 및 피치로 형성된다.As shown, the stencil 10 'for manufacturing a conventional semiconductor device is substantially plate-shaped, and a plurality of holes 11' are formed having a predetermined diameter and pitch. Such a stencil 10 'is formed with the same diameter and pitch as the land 32' formed on the substrate 30 '(member on which the semiconductor chip is mounted), which is one of the components of the semiconductor device.
도2a 및 도2b를 참조하면, 종래 스텐실을 이용하여 반도체 장치(서브스트레이트)의 표면에 솔더 페이스트를 프린팅하는 방법이 도시되어 있다.2A and 2B, a method of printing a solder paste on a surface of a semiconductor device (substrate) using a conventional stencil is shown.
먼저, 도2a에 도시된 바와 같이, 스텐실(10')을 반도체 장치 즉, 서브스트레이트(30')에 밀착시키되, 상기 스텐실(10')의 홀(11')이 서브스트레이트(30')에 형성된 랜드(32')와 정확히 대응되도록 한다.First, as shown in FIG. 2A, the stencil 10 'is closely attached to the semiconductor device, that is, the substrate 30', and the holes 11 'of the stencil 10' are disposed in the substrate 30 '. To exactly correspond to the formed land 32 '.
여기서, 상기 서브스트레이트(30')는 하부로부터 도전성 배선패턴(31')과, 상기 배선패턴(31')중 소정 영역이 상부로 오픈될 수 있도록 상면에 코팅된 솔더 마스크(33')로 이루어질 수 있으며, 상기 솔더 마스크(33')로 오픈된 배선패턴(31')의 소정 영역이 랜드(32')이다.Here, the substrate 30 ′ is formed of a conductive wiring pattern 31 ′ from below and a solder mask 33 ′ coated on an upper surface of the substrate 30 ′ so that a predetermined region of the wiring pattern 31 ′ is opened upward. The predetermined area of the wiring pattern 31 ′ opened by the solder mask 33 ′ may be a land 32 ′.
상기와 같이 스텐실(10')과 서브스트레이트(30')가 밀착된 후에는, 스퀴즈(50')(squeeze)를 이용하여, 솔더 페이스트(40')를 상기 스텐실(10') 상면에서 일측으로 밀어낸다. 그러면, 상기 솔더 페이스트(40')는 상기 스텐실(10')의 홀(11')을 통하여 서브스트레이트(30')의 각 랜드(32')에 일정량씩 안착된다.After the stencil 10 'and the substrate 30' are in close contact as described above, the solder paste 40 'is moved from the upper surface of the stencil 10' to one side by using a squeeze 50 '. Push out. Then, the solder paste 40 'is fixed to the lands 32' of the substrate 30 'by the predetermined amount through the holes 11' of the stencil 10 '.
이어서, 도2b에 도시된 바와 같이, 상기 서브스트레이트(30')에서 상기 스텐실(10')을 분리하게 되면, 일정량의 솔더 페이스트 프린팅이 완료된다. 여기서, 도면중 미설명 부호 41'는 스텐실(10')의 홀(11') 내벽에 접착된 미량의 솔더 페이스트이다.Subsequently, as shown in FIG. 2B, when the stencil 10 'is separated from the substrate 30', a predetermined amount of solder paste printing is completed. Here, reference numeral 41 'in the drawing denotes a trace amount of solder paste adhered to the inner wall of the hole 11' of the stencil 10 '.
상술한 바와 같이 이러한 종래의 반도체 장치용 스텐실은 솔더 페이스트 프린팅후에 일정량의 솔더 페이스트가 상기 스텐실에 형성된 홀의 내벽에 접착됨으로써, 원래의 규정된 솔더 페이스트량보다 적은 량이 서브스트레이트의 랜드에 프린팅되는 문제가 있다. As described above, the conventional stencil for semiconductor devices has a problem that after solder paste printing, a certain amount of solder paste is adhered to the inner wall of the hole formed in the stencil, so that less than the original prescribed amount of solder paste is printed on the land of the substrate. have.
이러한 문제는 상기 서브스트레이트의 랜드 직경 및 피치가 클 경우에는 무시할 수 있지만, 최근 상기 서브스트레이트의 랜드 직경 및 피치가 수십㎛까지 작아짐으로써, 상기 스텐실의 홀 내벽에 묻는 미량의 솔더 페이스트를 무시할 수 없게 되었다.This problem can be neglected when the land diameter and pitch of the substrate is large, but the land diameter and pitch of the substrate has recently been reduced to several tens of micrometers, so that a small amount of solder paste on the inner wall of the hole of the stencil cannot be ignored. It became.
물론, 이와 같이 서브스트레이트의 랜드에 적정량 이하의 솔더 페이스트가 프린팅되면, 이후의 공정에서 상기 서브스트레이트에 각종 소자가 정확히 조인트(joint)되지 않는 문제도 있다.Of course, when solder paste having a suitable amount or less is printed on the land of the substrate in this manner, there is a problem that various elements are not jointed correctly in the substrate in a subsequent step.
본 발명은 상기와 같은 종래의 문제를 해결하기 위해 안출한 것으로, 본 발명의 목적은 매우 작은 체적인 동시에, 파인 피치로 솔더 페이스트를 프린팅할 수 있는 반도체 장치 제조용 스텐실의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a stencil for manufacturing a semiconductor device capable of printing solder paste at a very small volume and at a fine pitch.
상기한 목적을 달성하기 위해 본 발명은 반도체 장치의 서브스트레이트에 형성된 다수의 랜드에 일정량의 솔더 페이스트를 프린팅하기 위해 다수의 홀이 일정 직경과 피치를 가지며 형성된 스텐실에 있어서, 상기 홀은 일정 직경을 갖는 제1홀과, 상기 제1홀과 같은 중심점을 갖되, 상기 제1홀의 직경보다 작은 직경을 갖는 동시에, 상기 제1홀과 일정 단차를 갖는 제2홀로 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a stencil in which a plurality of holes have a predetermined diameter and pitch for printing a predetermined amount of solder paste on a plurality of lands formed in a substrate of a semiconductor device, wherein the holes have a predetermined diameter. And a first hole having a center point similar to that of the first hole, having a diameter smaller than the diameter of the first hole, and a second hole having a predetermined step with the first hole.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법은 상면에 일정 직경을 갖는 제1돌기가 형성되고, 상기 제1돌기와 같은 중심점을 가지며 그 상부에 상기 제1돌기보다 작은 직경을 갖는 제2돌기가 형성된 베이스 부재를 제공하는 단계와, 상기 베이스 부재의 상면에 니켈(Ni)을 상기 제1돌기 및 제2돌기의 높이까지만 도금하여 스텐실을 도금 제조하는 단계와, 상기 스텐실에서 베이스 부재를 분리하여, 상기 스텐실에 제1홀과 제2홀로 이루어진 다수의 홀이 형성되도록 하는 단계로 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, in the method of manufacturing a stencil for manufacturing a semiconductor device according to the present invention, a first protrusion having a predetermined diameter is formed on an upper surface thereof, and has a center point that is the same as that of the first protrusion. Providing a base member having a second protrusion having a small diameter, plating nickel on a top surface of the base member to a height of the first protrusion and the second protrusion, and plating a stencil; Separating the base member from the stencil, characterized in that consisting of a plurality of holes to form a first hole and the second hole in the stencil.
상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 스텐실 및 그 제조 방법에 의하면, 스텐실의 홀이 직경이 다르며 상호 단차를 갖는 제1홀 및 제2홀로 이루어짐으로써, 반도체 장치중 서브스트레이트의 랜드에 솔더 페이스트를 프린팅할 때에, 상기 홀중 제1홀에만 미량의 솔더 페이스트가 접착되고, 이에 따라, 상기 솔더 페이스트가 랜드에 적정량으로 프린팅되는 장점이 있다.According to the stencil for manufacturing a semiconductor device and the manufacturing method thereof according to the present invention as described above, a solder paste is formed in the land of the substrate of the semiconductor device by making the holes of the stencil consist of first holes and second holes having different diameters and mutually different steps. When printing, a small amount of solder paste is adhered to only the first hole of the hole, and thus, the solder paste has an advantage of printing in an appropriate amount on the land.
또한, 베이스 부재에 직경이 다른 제1돌기 및 제2돌기를 순차적으로 형성한 후, 상기 베이스 부재 표면에서 상기 제2돌기의 상면까지만 니켈을 도금한 후, 상기 베이스 부재를 제거함으로써, 상호 단차를 가지며 직경이 다른 제1홀과 제2홀을 갖는 다수의 홀이 형성된 스텐실을 용이하게 제조 할 수 있는 장점이 있다.In addition, after the first and second projections having different diameters are sequentially formed on the base member, nickel is plated only from the surface of the base member to the upper surface of the second projection, and then the base member is removed, thereby eliminating the mutual step. It has an advantage that can easily manufacture a stencil formed with a plurality of holes having a first hole and a second hole having a different diameter.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도3을 참조하면, 본 발명에 의한 반도체 장치 제조용 스텐실의 단면도가 도시되어 있다.3, a cross-sectional view of a stencil for manufacturing a semiconductor device according to the present invention is shown.
도시된 바와 같이 본 발명에 의한 스텐실(10)은 대략 평판 형태로 형성되어 있으며, 상기 스텐실(10)에는 다수의 홀이 일정 직경 및 피치를 가지며 형성되어 있되, 상기 홀은 일정 직경을 갖는 제1홀(11)과, 상기 제1홀(11)과 같은 중심점을 갖되, 상기 제1홀(11)의 직경보다 작은 직경을 갖는 동시에, 상기 제1홀(11)과 일정 단차(13)를 갖는 제2홀(12)로 이루어져 있다. 즉, 하나의 홀이 직경이 서로 다른 두개의 제1홀(11) 및 제2홀(12)로 이루어진 것이며, 상기 제1홀(11)과 제2홀(12) 사이에는 단차(13)가 형성되어 있다.As shown, the stencil 10 according to the present invention is formed in a substantially flat plate shape, and a plurality of holes are formed in the stencil 10 having a predetermined diameter and a pitch, and the holes have a predetermined diameter. The hole 11 has the same center point as the first hole 11, but has a diameter smaller than the diameter of the first hole 11, and has a predetermined step 13 with the first hole 11. It consists of a second hole (12). That is, one hole consists of two first holes 11 and second holes 12 having different diameters, and a step 13 is formed between the first holes 11 and the second holes 12. Formed.
여기서, 상기 제2홀(12)의 직경은 솔더 페이스트(40)가 프린팅될 서브스트레이트(30)의 랜드(32) 직경과 같거나 유사하게 형성됨이 바람직하다. 또한, 상기 제2홀(12)이 갖는 내벽의 두께는 얇을수록 바람직한데, 그 이유는 솔더 페이스트의 프린팅시 미량의 솔더 페이스트(41)가 접착되는 면이 바로 상기 제2홀(12)의 내벽이기 때문이다.Here, the diameter of the second hole 12 is preferably formed to be the same as or similar to the diameter of the land 32 of the substrate 30 on which the solder paste 40 is to be printed. In addition, the thinner the inner wall of the second hole 12 is, the more preferable. The reason for this is that the surface of the solder paste 41 adhered to the inner wall of the second hole 12 during printing of the solder paste. Because it is.
도4a 내지 도4d를 참조하면, 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법이 도시되어 있다.4A to 4D, a method of manufacturing a stencil for manufacturing a semiconductor device according to the present invention is shown.
먼저 도4a에 도시된 바와 같이, 상면에 일정 직경을 갖는 제1돌기(21)가 형성되고, 상기 제1돌기(21)와 같은 중심점을 가지며 그 상부에 상기 제1돌기(21)보다 작은 직경을 갖는 제2돌기(22)가 형성된 베이스 부재(20)를 제공한다.First, as shown in FIG. 4A, a first protrusion 21 having a predetermined diameter is formed on an upper surface thereof, has a center point similar to that of the first protrusion 21, and a diameter smaller than the first protrusion 21 thereon. It provides a base member 20 is formed with a second projection (22) having.
이어서 도4b 및 도4c에 도시된 바와 같이, 상기 베이스 부재(20)의 상면에 니켈(Ni)을 상기 제2돌기(22)의 상면 높이까지만 도금하여 스텐실(10)을 도금 제조한다.4B and 4C, the stencil 10 is plated and manufactured by plating nickel (Ni) only on the upper surface of the second protrusion 22 on the upper surface of the base member 20.
이어서 도4d에 도시된 바와 같이, 상기 스텐실(10)에서 베이스 부재(20)를 분리하여, 상기 스텐실(10)에 직경이 다른 제1홀(11)과 제2홀(12)이 형성되고, 또한 상기 제1홀(11)과 제2홀(12) 사이에는 단차(13)가 형성되도록 함으로써, 스텐실(10)의 제조 공정을 완료한다.Subsequently, as shown in FIG. 4D, the base member 20 is separated from the stencil 10, and the first and second holes 11 and 12 having different diameters are formed in the stencil 10. In addition, the step 13 is formed between the first hole 11 and the second hole 12, thereby completing the manufacturing process of the stencil 10.
도5a 및 도5b를 참조하면, 본 발명에 의한 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법이 도시되어 있다.5A and 5B, a method of printing solder paste on the surface of a semiconductor device using a stencil according to the present invention is shown.
먼저, 도5a에 도시된 바와 같이, 스텐실(10)을 반도체 장치 즉, 서브스트레이트(30)에 밀착시키되, 상기 스텐실(10)의 홀 더욱 구체적으로는 제2홀(12)이 서브스트레이트(30)에 형성된 랜드(32)와 정확히 대응되도록 한다.First, as shown in FIG. 5A, the stencil 10 is brought into close contact with the semiconductor device, that is, the substrate 30, and the holes of the stencil 10, more specifically, the second hole 12 are formed in the substrate 30. So that it corresponds exactly to the land 32 formed on the back side.
상기와 같이 스텐실(10)과 서브스트레이트(30)가 밀착한 후에는, 스퀴즈(50)를 이용하여, 솔더 페이스트(40)를 상기 스텐실(10) 상면에서 일측으로 밀어낸다. 그러면, 상기 솔더 페이스트(40)는 상기 스텐실(10)의 제2홀(12) 및 제1홀(11)을 통하여 상기 서브스트레이트(30)의 각 랜드(32)에 일정량씩 안착된다.After the stencil 10 and the substrate 30 are in close contact as described above, the squeeze 50 is used to push the solder paste 40 to one side from the upper surface of the stencil 10. Then, the solder paste 40 is fixed to the lands 32 of the substrate 30 by a predetermined amount through the second hole 12 and the first hole 11 of the stencil 10.
이때, 상기 솔더 페이스트(40)는 실제로 스텐실(10)의 제2홀(12)과만 접촉됨으로서, 상기 제2홀(12)에만 미량의 솔더 페이스트(41)가 묻게 된다.In this case, the solder paste 40 actually contacts only the second hole 12 of the stencil 10, so that a small amount of the solder paste 41 is buried only in the second hole 12.
이어서, 도5b에 도시된 바와 같이, 상기 서브스트레이트(30)에서 상기 스텐실(10)을 분리하게 되면, 일정량의 솔더 페이스트(40)에 대한 프린팅 공정이 완료되며, 상기 제2홀(12)의 내벽이 이루는 두께는 매우 작기 때문에, 상기 제2홀(12)의 내벽에 미량의 솔더 페이스트(41)가 묻게 되고, 따라서 상기 서브스트레이트(30)의 랜드(32)에는 적정량의 솔더 페이스트(40)가 프린팅된다.Subsequently, as shown in FIG. 5B, when the stencil 10 is separated from the substrate 30, a printing process for a predetermined amount of the solder paste 40 is completed, and the second hole 12 is removed. Since the thickness of the inner wall is very small, a small amount of solder paste 41 is buried in the inner wall of the second hole 12, so that the land 32 of the substrate 30 has an appropriate amount of solder paste 40. Is printed.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 본 발명은 상기의 실시예로 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above embodiments, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체 장치 제조용 스텐실 및 그 제조 방법에 의하면, 스텐실의 홀이 직경이 다르며 상호 단차를 갖는 제1홀 및 제2홀로 이루어짐으로써, 반도체 장치중 서브스트레이트의 랜드에 솔더 페이스트를 프린팅할 때에, 상기 홀중 제1홀에만 미량의 솔더 페이스트가 접착되고, 이에 따라 솔더 페이스트가 랜드에 적정량으로 프린팅되는 효과가 있다.Therefore, according to the stencil for manufacturing a semiconductor device and the method for manufacturing the same according to the present invention, the solder paste is printed on the land of the substrate in the semiconductor device by making the holes of the stencil consist of first holes and second holes having different diameters and mutually different steps. In this case, a small amount of solder paste is adhered to only the first hole of the holes, and thus, the solder paste is printed on the land in an appropriate amount.
또한, 베이스 부재에 직경이 다른 제1돌기 및 제2돌기를 순차적으로 형성한 후, 상기 베이스 부재 표면에서 상기 제2돌기의 상면까지만 니켈을 도금한 후, 상기 베이스 부재를 제거함으로써, 상호 단차를 가지며 직경이 다른 제1홀과 제2홀을 갖는 다수의 홀이 형성된 스텐실을 용이하게 제조 할 수 있는 효과가 있다.In addition, after the first and second projections having different diameters are sequentially formed on the base member, nickel is plated only from the surface of the base member to the upper surface of the second projection, and then the base member is removed, thereby eliminating the mutual step. It has an effect that can easily manufacture a stencil formed with a plurality of holes having a first hole and a second hole having a different diameter.
도1a는 종래 반도체 장치 제조용 스텐실을 도시한 사시도이고, 도1b는 도1a의 i-i선 단면도이다.FIG. 1A is a perspective view illustrating a conventional stencil for manufacturing a semiconductor device, and FIG. 1B is a cross-sectional view taken along line i-i of FIG. 1A.
도2a 및 도2b는 종래 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법을 도시한 설명도이다.2A and 2B are explanatory views showing a method of printing a solder paste on the surface of a semiconductor device using a conventional stencil.
도3은 본 발명에 의한 반도체 장치 제조용 스텐실을 도시한 단면도이다.3 is a cross-sectional view showing a stencil for manufacturing a semiconductor device according to the present invention.
도4a 내지 도4d는 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법을 도시한 순차 설명도이다.4A to 4D are sequential explanatory diagrams showing a method for manufacturing a stencil for manufacturing a semiconductor device according to the present invention.
도5a 및 도5b는 본 발명에 의한 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법을 도시한 설명도이다.5A and 5B are explanatory views showing a method of printing a solder paste on the surface of a semiconductor device using the stencil according to the present invention.
-도면중 주요 부호에 대한 설명-Description of the main symbols in the drawings
10; 본 발명에 의한 반도체 장치 제조용 스텐실10; Stencil for semiconductor device manufacturing according to the present invention
11; 제1홀(hole) 12; 제2홀11; First hole 12; 2nd Hall
13; 단차 20; 베이스(base) 부재13; Step 20; Base member
21; 제1돌기 22; 제2돌기21; First projection 22; 2nd projection
30; 서브스트레이트(substrate) 31; 배선패턴(pattern)30; Substrate 31; Wiring pattern
32; 랜드(land) 33; 솔더 마스크(solder mask)32; Land 33; Solder mask
40; 솔더 페이스트(solder paste) 50; 스퀴즈(squeeze)40; Solder paste 50; Squeeze
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (en) | 2002-10-29 | 2002-10-29 | Manufacturing method of stencil for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (en) | 2002-10-29 | 2002-10-29 | Manufacturing method of stencil for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040037560A KR20040037560A (en) | 2004-05-07 |
| KR100491110B1 true KR100491110B1 (en) | 2005-05-24 |
Family
ID=37335859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (en) | 2002-10-29 | 2002-10-29 | Manufacturing method of stencil for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491110B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109743852B (en) * | 2019-02-20 | 2024-06-04 | 苏州市吴通智能电子有限公司 | Improve SMT of soldering tin volume and paste dress and use steel mesh |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58160166A (en) * | 1982-03-19 | 1983-09-22 | Fuji Xerox Co Ltd | Thermal recording head and its manufacturing device |
| KR0182422B1 (en) * | 1994-06-14 | 1999-04-15 | 정몽원 | Metal mask for soldering of flip chip ic and its manufacturing method |
| JP2000062136A (en) * | 1998-08-21 | 2000-02-29 | Matsushita Electric Ind Co Ltd | Method for printing metallic paste |
| JP2000277552A (en) * | 1999-03-25 | 2000-10-06 | Sony Corp | Bump forming method |
| JP2001135661A (en) * | 1999-11-08 | 2001-05-18 | Nec Corp | Bump forming method and mask used for bump formation |
| KR20020076801A (en) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | Method used for Squeeze Printing |
-
2002
- 2002-10-29 KR KR10-2002-0066107A patent/KR100491110B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58160166A (en) * | 1982-03-19 | 1983-09-22 | Fuji Xerox Co Ltd | Thermal recording head and its manufacturing device |
| KR0182422B1 (en) * | 1994-06-14 | 1999-04-15 | 정몽원 | Metal mask for soldering of flip chip ic and its manufacturing method |
| JP2000062136A (en) * | 1998-08-21 | 2000-02-29 | Matsushita Electric Ind Co Ltd | Method for printing metallic paste |
| JP2000277552A (en) * | 1999-03-25 | 2000-10-06 | Sony Corp | Bump forming method |
| JP2001135661A (en) * | 1999-11-08 | 2001-05-18 | Nec Corp | Bump forming method and mask used for bump formation |
| KR20020076801A (en) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | Method used for Squeeze Printing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040037560A (en) | 2004-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8119516B2 (en) | Bump structure formed from using removable mandrel | |
| KR100577132B1 (en) | Microelectronic contact structure and the production and use method thereof | |
| US20090148594A1 (en) | Interconnection element with plated posts formed on mandrel | |
| US7484293B2 (en) | Semiconductor package and manufacturing method therefor | |
| JP2000196235A (en) | Manufacture of resin sheet having filled via | |
| JP2018512694A (en) | Manufacturing method of electrical connection structure | |
| CN113777880A (en) | Micro LED device and preparation method thereof | |
| US20040029361A1 (en) | Method for producing semiconductor modules and a module produced according to said method | |
| KR100491110B1 (en) | Manufacturing method of stencil for semiconductor device | |
| JP2003142811A (en) | Wiring board and manufacturing method therefor | |
| TWI728410B (en) | Circuit board structure and manufacturing method thereof | |
| JPH08111578A (en) | Manufacture of board for mounting ball grid array package | |
| JP3093800U (en) | Electronic unit | |
| TWI573507B (en) | Method for manufacturing transfer board | |
| JP4077666B2 (en) | Contact probe manufacturing method | |
| JP4333395B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP2002217248A (en) | Transfer plate for pattern formation and method of manufacturing substrate for semiconductor device using it | |
| US6506631B2 (en) | Method for manufacturing integrated circuits and semiconductor wafer which has integrated circuits | |
| KR0169818B1 (en) | Method for fabricating micropump of semiconductor device | |
| JPS61234060A (en) | Manufacture of lead frame of semiconductor device | |
| KR100426391B1 (en) | Method for fabricating metal bump | |
| JPH1167838A (en) | Manufacture of electronic component with bump | |
| JP3846129B2 (en) | Cream solder applicator | |
| JPH11321146A (en) | Mask for solder-printing, and its manufacture | |
| KR100490493B1 (en) | Method for fixing semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130507 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150511 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160512 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170510 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180509 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190507 Year of fee payment: 15 |