KR100490756B1 - 캡을 이용한 양극 접합 방법 - Google Patents

캡을 이용한 양극 접합 방법 Download PDF

Info

Publication number
KR100490756B1
KR100490756B1 KR10-2003-0037077A KR20030037077A KR100490756B1 KR 100490756 B1 KR100490756 B1 KR 100490756B1 KR 20030037077 A KR20030037077 A KR 20030037077A KR 100490756 B1 KR100490756 B1 KR 100490756B1
Authority
KR
South Korea
Prior art keywords
bonding film
anode bonding
cap
anode
electrode
Prior art date
Application number
KR10-2003-0037077A
Other languages
English (en)
Other versions
KR20040105921A (ko
Inventor
신규식
박준식
박효덕
이대성
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2003-0037077A priority Critical patent/KR100490756B1/ko
Publication of KR20040105921A publication Critical patent/KR20040105921A/ko
Application granted granted Critical
Publication of KR100490756B1 publication Critical patent/KR100490756B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/031Anodic bondings

Abstract

본 발명은 캡을 이용한 양극 접합 방법에 관한 것으로서, 본 발명의 제 1 실시예에서는 상부 양극 접합막의 관통공에 채워져 있는 메탈과, 상부 전극과의 접촉을 본 발명에 의한 부도체의 캡이 차단함으로써 양극 접합 중에서 발생할 수 있는 단락(short)현상을 방지하고, 제 2 실시예에서는, 상부 양극 접합막의 상면 일부에 형성될 수 있는 메탈과, 상부 전극과의 접촉을 본 발명에 사용되는 캡의 하부에 형성된 홈을 통해 차단시킴으로써, 양극 접합 중에서 발생할 수 있는 단락(short)현상을 방지할 수 있도록 한다.

Description

캡을 이용한 양극 접합 방법{Anodic bonding Method using cap}
본 발명은 양극 접합 시 전기적 단락 현상을 방지할 수 있도록 하는, 캡을 이용한 양극 접합 방법에 관한 것이다.
일반적으로, 양극 접합 방법은 멤스(Micro Electro Mechanical System : MEMS)를 이용해 다층 구조물을 형성할 때 사용하거나, 멤스 소자의 1차 패키징시 사용하는 접합 방법 중의 하나로, 특히, 실리콘 기판과 같은 도전체판과 유리 및 석영과 같은 부도체로 이루어진 부도체판을 접합하는데 주로 사용되는데, 이에 대한 설명을 도 1을 참조하여 간략히 설명한다.
도 1에 도시된 바와 같이, 일반적인 양극 접합 방법은, 먼저 실리콘 기판(10)에 유리나, 석영이 사용된 부도체 기판(11)을 적층하고, 실리콘 기판(10)의 하면과 부도체 기판(11)의 상면에 각기 하부 전극(12)과 상부 전극(13)을 증착한 다음, 450℃ ~ 900℃정도의 온도에서 상부전극(13)에는 양전위(+)를, 하부전극(12)에는 음전위(-)를 가해 상기 상부전극(13)과 하부전극(12) 사이의 전위차가 대략 1000V정도로 함으로써, 상부 전극(13)과 하부전극(12)은 각기 부도체 기판(11)과 실리콘 기판(10)으로부터 각기 분리되고, 실리콘 기판과 부도체 기판은 접합되는 방법이다.
이러한 일반적인 양극 접합 방법에서, 때때로 문제가 되는 몇 가지의 경우가 있는데, 그러한 경우와 그때 발생되는 문제점에 대해 도 2a와 도 2b를 참조하여 설명하는데, 후술하는 두 가지 경우 모두, 맴스(MEMS) 소자의 1차 패키징시 사용된다.
1)도 2a에 도시된 바와 같은 경우;
즉, 멤스 소자의 1차 패키징시, 부도체판(11)의 일부에 관통공을 형성하고 그 관통공에 메탈(14)을 채워 양극 접합을 수행하는 경우가 있는데, 그 때, 관통공에 채워진 메탈이 상부 전극과 접촉되어 상부전극(13)이 부도체판(11)으로부터 분리되지 않아 그로 인해 쇼트(short)가 발생된다.
2)도 2b에 도시된 바와 같은 경우;
즉, 멤스 소자의 1차 패키징을 위해, 부도체판(11)의 상면 일부에 메탈층(15)을 접합시켜 애노딩 본딩을 수행하는 경우가 있는데, 이 때에도 전술한 경우와 같이, 메탈층(15)이 상부 전극과 가접합되어 양극 접합시 그 메탈층(15)로부터 상부전극(15)이 분리되지 않아 쇼트(short)가 발생되는 문제점이 있는데, 이하에서는, 보호받고자 하는 권리범위를 좀 더 확충시키고 기술적 구성에 대한 설명의 편의를 위하여, 양극 접합시 음전위가 인가되는 부분을 하부 양극 접합막으로 하고, 양전위가 인가되는 부분을 상부 양극 접합막으로 사용한다.
본 발명은 전술한 경우에 발생되는 문제점을 해소시키기 위하여 개발된 것으로, 첫 번째 목적은, 상부 양극 접합막의 관통공에 채워져 있는 메탈과, 상부 전극과의 접촉을 본 발명에 의한 부도체의 캡을 통해 차단시킴으로써 양극 접합 중에서 발생할 수 있는 단락(shot)현상을 방지하도록 하고, 두 번째 목적은, 상부 양극 접합막의 상면 일부에 형성될 수 있는 메탈과, 상부 전극과의 접촉을 본 발명에 사용되는 캡의 하부에 형성된 홈을 통해 차단시킴으로써, 양극 접합 중에서 발생할 수 있는 단락(shot)현상을 방지할 수 있도록 하도록 하는 데 있다.
이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.
먼저, 도 3a 내지 도 3d를 참조하여 본 발명에 따른 캡을 이용한 멤스 소자의 양극 접합 방법에 대한 제 1 실시예를 설명한다.
<제 1 실시예>
상기 도 3a에 도시된 바와 같이, 본 발명의 제 1 실시예는, 우선 부호 30으로 표시된 하부 양극 접합막과, 부호 31로 표시된 상부 양극 접합막, 그리고 부호 32로 표시된 캡(cap)을 별도로 형성한다.
상기 하부 양극 접합막(30)은, 도전성 금속이 사용된 소정 두께의 도체판을 사용하는 것이 바람직한데, 특히 상기 도체판은 실리콘(Si) 기판으로 사용하는 것이 바람직하다.
그리고, 상기 상부 양극 접합막(31)은, 특정 부도체 물질이 사용되어 소정 두께로 형성된 부도체판의 일부를 식각하여 관통공을 형성한 다음, 이렇게 형성한 관통공에 메탈을 채워 형성하는데, 상기 부도체 물질은 유리(glass), 석영(quartz), 세라믹으로 이루어진 군(郡) 중에서 선택된 어느 1종을 사용하는 것이 바람직하다.
한편, 상기 캡(cap)(32)은 전기적 절연 물질이 사용되어 형성된 플레이트(plate)를 습식 식각방법, 드라이 에칭방법, 초음파 가공방법, 또는 가는 모래 입자를 고속으로 투입시켜 가공하는 샌드 블래스터(sand blaster)방법 중에서 선택된 어느 하나를 사용해 소정 두께로 가공한 다음, 표면처리 및 세척시켜 형성한다.
상기 캡(cap)(32)에 사용되는 전기적 절연 물질은, 실제적인 양극 접합시에 상기 하부 양극 접합막과 상부 양극 접합막 사이에 전기장이 형성되도록 하는 것을 사용하는 것이 바람직한데, 특히 상부 양극 접합막에 사용된 부도체 물질과 동일한 것을 사용하는 것이 가장 바람직하다.
한편, 전술한 바와 같이, 하부 양극 접합막(30)과, 상부 양극 접합막(31), 캡(cap)(32)이 형성되면, 기술된 순서대로 적층한다(도 3b).
즉, 하부 양극 접합막(30)을 기저막으로 하여 상기 하부 양극 접합막(30) 상면에 순차적으로 상부 양극 접합막(31)과 캡(32)을 적층한다.
다음, 캡(32) 상면에 전극용 물질을 도포하고 패터닝시켜 상부전극(34)을 형성하고, 이와 동시에 또는 별도로 하부 양극 접합막(30) 하면에 전극용 물질을 도포하고 패터닝시켜 하부전극(33)을 형성한다(도 3c).
그런 다음, 마지막으로 상기 하부 양극 접합막(30)과 상부 양극 접합막(31)을 양극 접합(anodic bonding)시킨다(도 3d).
즉, 450℃ ~ 900℃정도의 온도에서, 상기 상부전극에는 음전위(-)를, 하부전극에는 양전위(+)를 가해 상기 상부전극과 하부전극 사이의 전위차가 대략 1000V정도로 함으로써, 상기 하부 양극 접합막과 상부 양극 접합막이 접합되고, 그 이외의 상부 전극, 하부 전극, 캡은 모두 분리되어 외부로 떨어져 나가게 된다.
상기 하부 양극 접합막과 상부 양극 접합막의 접합 원리는 다음과 같다.
즉, 450℃ ~ 900℃정도의 온도에서, 상기 상부전극에 음전위(-)를, 하부전극에 양전위(+)를 가해 상기 상부전극과 하부전극 사이의 전위차가 대략 1000V정도로 되도록 하면, 상부 양극 접합막에 있는 양이온(예컨대, 나트륨 이온)이 이동하여 하부 양극 접합의 부도체 물질, 예컨대 실리콘과 결합하여 상부 양극 접합막과 하부 양극 접합막의 계면상에 SiO2층이 형성되어 접합이 이루어지고, 그 이외의 상부 전극, 하부 전극, 캡은 모두 분리되어 외부로 떨어져 나가게 된다.
이 때, 상부 양극 접합막의 관통공에 채워져 있는 메탈과, 상부 전극과의 접촉을 본 발명에 의한 부도체의 캡이 차단함으로써 양극 접합 중에서 발생할 수 있는 단락(short)현상을 방지할 수 있게 된다.
다음으로는, 본 발명의 제 2 실시예를 도 4a 내지 도 4d를 참조하여 본 발명을 살펴보면 다음과 같다.
< 제 2 실시예 >
먼저, 본 발명의 제 2 실시예는 도 4a에 도시된 바와 같이, 우선 부호 40으로 표시된 하부 양극 접합막과, 부호 42로 표시된 금속층이 형성된 부호 41의 상부 양극 접합막, 그리고 부호 43으로 표시된 캡(cap)을 별도로 형성한다.
상기 하부 양극 접합막(40)은, 제 1 실시예에서 사용된 실리콘 기판과 같은 소정 두께의 도체판을 사용한다.
그리고, 상기 상부 양극 접합막(41)은, 특정 부도체 물질이 사용되어 소정 두께로 성형된 부도체판을 몸체로 하여, 상기 몸체의 상면에 금속을 증착하고 패터닝하여 그 상면 일부에 금속층(42)을 형성한다.
상기 부도체 물질은 유리(glass), 석영(quartz), 세라믹으로 이루어진 군(郡) 중에서 선택된 어느 1종을 사용하는 것이 바람직하다.
계속해서, 상기 캡(cap)(43)은, 전기적 절연 물질이 사용되어 형성된 플레이트(plate)의 하부를 습식 식각방법, 드라이 에칭방법, 초음파 가공방법, 또는 가는 모래 입자를 고속으로 투입시켜 가공하는 샌드 블래스터(sand blaster)방법 중에서 선택된 어느 하나를 사용해, 상기 상부 양극 접합막에 형성된 금속층을 캡핑시킬 수 있는 홈을 성형한 다음, 표면처리 및 세척시켜 형성한다.
한편, 전술한 바와 같이, 하부 양극 접합막(40)과, 상면 일부에 금속층(42)이 형성된 상부 양극 접합막(41), 상기 금속층(42)을 캡핑시킬 수 있도록 하부에 홈이 형성된 캡(cap)(43)이 형성되면, 기술된 순서대로 적층한다(도 4b).
즉, 하부 양극 접합막(40)을 기저막으로 하여 상기 하부 양극 접합막(40) 상면에, 상부 양극 접합막(41)과, 하부에 홈이 형성된 캡(cap)(43)을 순차적으로 적층한다.
다음, 캡(43) 상면에 전극용 물질을 도포하고 패터닝시켜 상부전극(45)을 형성하고, 이와 동시에 또는 별도로 하부 양극 접합막(40) 하면에 전극용 물질을 도포하고 패터닝시켜 하부전극(44)을 형성한다(도 4c).
그런 다음, 마지막으로 상기 하부 양극 접합막(40)과 상부 양극 접합막(41)을 양극 접합(anodic bonding)시킨다(도 4d).
이 때, 상부 양극 접합막(41)의 상면 일부에 형성될 수 있는 금속층(42)과, 상부 전극(45)과의 접촉을 본 발명에 사용되는 캡의 하부에 형성된 홈이 차단시킴으로써, 양극 접합 중에서 발생할 수 있는 단락(short)현상을 방지할 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 캡을 이용한 멤스 소자의 양극 접합 방법은, 본 발명의 제 1 실시예에 따라 첫 번째로는 양극 접합시, 상부 양극 접합막의 관통공에 채워져 있는 메탈과, 상부 전극과의 접촉에 따라 발생할 수 있는 단락 현상을 방지할 수 있고, 본 발명의 제 2 실시예에 따라 두 번째로는 상부 양극 접합막의 상면 일부에 형성될 수 있는 메탈과, 상부 전극과의 접촉을 차단시킴으로써, 양극 접합 중에서 발생할 수 있는 단락(short)현상을 방지할 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 양극 접합 방법을 설명하기 위한 도면,
도 2a와 도 2b는 일반적인 양극 접합 방법의 문제점을 설명하기 위한 도면,
도 3a 내지 도 3d는 본 발명의 제 1 실시예를 도시한 도면,
도 4a 내지 도 4d는 본 발명의 제 2 실시예를 도시한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30, 40 : 하부 양극 접합막 31, 41 : 상부 양극 접합막
32, 43 : 캡 33, 44 : 하부 전극
34, 45 : 상부 전극

Claims (6)

  1. 관통공을 가지며 그 관통공에 메탈이 채워진 상부 양극 접합막과, 캡(cap)을 도체판인 하부 양극 접합막 상면에 순차적으로 적층하고;
    상기 상부 양극 접합막과 하부 양극 접합막 사이에 양극 접합 전압 레벨만큼의 전위차를 형성하여 상기 상부 양극 접합막과 하부 양극 접합막을 양극 접합시키고 캡이 외부로 분리되는, 캡을 이용한 양극 접합 방법.
  2. 상면에 금속층이 형성된 상부 양극 접합막과, 하부에 상기 금속층을 캡핑시킬 수 있는 홈이 형성된 캡(cap)을 도체판인 하부 양극 접합막 상면에 순차적으로 적층하고;
    상기 상부 양극 접합막과 하부 양극 접합막 사이에 양극 접합 전압 레벨만큼의 전위차를 형성하여 상기 상부 양극 접합막과 하부 양극 접합막을 양극 접합시키고 캡이 외부로 분리되는, 캡을 이용한 양극 접합 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하부 양극 접합막 하면에 하부전극을, 상기 캡 상면에 상부 전극을 각기 증착하는 단계를 추가로 포함하는 것을 특징으로 하는, 캡을 이용한 양극 접합 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 하부 양극 접합막은 실리콘 기판이고,
    상기 상부 양극 접합막은 부도체 기판인 것을 특징으로 하는, 캡을 이용한 양극 접합 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 캡은;
    부도체로 이루어진 플레이트(plate)인 것을 특징으로 하는, 캡을 이용한 양극 접합 방법.
  6. 제 5 항에 있어서, 상기 부도체는;
    유리(glass), 석영(quartz), 세라믹으로 이루어진 군(郡) 중에서 선택된 1종인 것을 특징으로 하는, 캡을 이용한 양극 접합 방법.
KR10-2003-0037077A 2003-06-10 2003-06-10 캡을 이용한 양극 접합 방법 KR100490756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037077A KR100490756B1 (ko) 2003-06-10 2003-06-10 캡을 이용한 양극 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037077A KR100490756B1 (ko) 2003-06-10 2003-06-10 캡을 이용한 양극 접합 방법

Publications (2)

Publication Number Publication Date
KR20040105921A KR20040105921A (ko) 2004-12-17
KR100490756B1 true KR100490756B1 (ko) 2005-05-24

Family

ID=37380672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037077A KR100490756B1 (ko) 2003-06-10 2003-06-10 캡을 이용한 양극 접합 방법

Country Status (1)

Country Link
KR (1) KR100490756B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331469B1 (ko) * 2012-04-23 2013-11-21 국방과학연구소 양극 접합된 실리콘/유리 기판 결합체의 휨 저감방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265728A (ja) * 1986-05-14 1987-11-18 New Japan Radio Co Ltd アノ−デイツクボンデイング法
JPS6338265A (ja) * 1986-08-01 1988-02-18 Nippon Denso Co Ltd 陽極接合方法
JPH06132544A (ja) * 1992-10-22 1994-05-13 Canon Inc 陽極接合法、及び加速度センサー
JPH08186065A (ja) * 1994-12-28 1996-07-16 Nissan Motor Co Ltd 陽極接合装置
JPH10325772A (ja) * 1997-05-27 1998-12-08 Nissan Motor Co Ltd 半導体圧力センサおよびその製造方法
JPH1187201A (ja) * 1997-09-05 1999-03-30 Nec Corp 陽極接合方法およびその装置
JP2003059995A (ja) * 2001-08-20 2003-02-28 Denso Corp 陽極接合基板の評価方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265728A (ja) * 1986-05-14 1987-11-18 New Japan Radio Co Ltd アノ−デイツクボンデイング法
JPS6338265A (ja) * 1986-08-01 1988-02-18 Nippon Denso Co Ltd 陽極接合方法
JPH06132544A (ja) * 1992-10-22 1994-05-13 Canon Inc 陽極接合法、及び加速度センサー
JPH08186065A (ja) * 1994-12-28 1996-07-16 Nissan Motor Co Ltd 陽極接合装置
JPH10325772A (ja) * 1997-05-27 1998-12-08 Nissan Motor Co Ltd 半導体圧力センサおよびその製造方法
JPH1187201A (ja) * 1997-09-05 1999-03-30 Nec Corp 陽極接合方法およびその装置
JP2003059995A (ja) * 2001-08-20 2003-02-28 Denso Corp 陽極接合基板の評価方法

Also Published As

Publication number Publication date
KR20040105921A (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
JP2017507484A5 (ko)
US9601278B2 (en) Super-capacitor with separator and method of producing the same
US10102981B2 (en) Method of producing a super-capacitor
CN105308716A (zh) 离子阱装置和制造该离子阱装置的方法
RU2001119053A (ru) Композиционный материал и его применение
TW200400918A (en) Method of manufacturing an electronic device
WO2016068648A1 (ko) 절연층 노출을 방지한 이온 트랩 장치 및 그 제작 방법
US20020069960A1 (en) Anodic bonding of a stack of conductive and glass layers
WO2012115333A1 (ko) 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법
KR100490756B1 (ko) 캡을 이용한 양극 접합 방법
JP4033508B2 (ja) 静電チャック
KR20200138982A (ko) Ito를 포함하는 투명 정전척 및 그 제조방법
US11398452B2 (en) Anodic bonding of a substrate of glass having contact vias to a substrate of silicon
US7259466B2 (en) Low temperature bonding of multilayer substrates
US9533877B2 (en) Anodic bonding of dielectric substrates
JP3456108B2 (ja) 圧電素子およびその製造方法
JP4934907B2 (ja) 静電チャック
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2004253768A (ja) 静電チャックおよび誘電体薄膜形成方法
JP3324875B2 (ja) 半導体素子搭載用基板
EP4110029A1 (en) Esd suppressor and manufacturing method thereof
CN108028514B (zh) 过电压保护器件和用于制造过电压保护器件的方法
JP4337037B2 (ja) 静電チャック
JPH09306635A (ja) サージアブソーバおよびその製造方法
JP2005033068A (ja) 高周波回路用基板の製造方法及び高周波電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee