CN105308716A - 离子阱装置和制造该离子阱装置的方法 - Google Patents

离子阱装置和制造该离子阱装置的方法 Download PDF

Info

Publication number
CN105308716A
CN105308716A CN201480026893.5A CN201480026893A CN105308716A CN 105308716 A CN105308716 A CN 105308716A CN 201480026893 A CN201480026893 A CN 201480026893A CN 105308716 A CN105308716 A CN 105308716A
Authority
CN
China
Prior art keywords
electrode
rail
ion trap
center
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480026893.5A
Other languages
English (en)
Other versions
CN105308716B (zh
Inventor
赵东日
金兑炫
尹钟建
崔炳斗
洪锡俊
李珉栽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Quantum Technologies GmbH
Original Assignee
SK Telecom Co Ltd
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Telecom Co Ltd, SNU R&DB Foundation filed Critical SK Telecom Co Ltd
Publication of CN105308716A publication Critical patent/CN105308716A/zh
Application granted granted Critical
Publication of CN105308716B publication Critical patent/CN105308716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/0013—Miniaturised spectrometers, e.g. having smaller than usual scale, integrated conventional components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/06—Electron- or ion-optical arrangements
    • H01J49/062—Ion guides
    • H01J49/065—Ion guides having stacked electrodes, e.g. ring stack, plate stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H01J49/4205—Device types
    • H01J49/422—Two-dimensional RF ion traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

本发明的实施方式提供了一种离子阱装置和制造该离子阱装置的方法。所述离子阱装置包括：一个或更多个中心DC电极，所述一个或更多个中心DC电极包括半导体基板上的DC连接器焊盘和连接至DC连接器焊盘的DC轨；RF电极，所述RF电极包括靠近DC轨设置的一个或更多个RF轨和连接至一个或更多个RF轨的RF焊盘；以及一个或更多个侧电极，所述一个或更多个侧电极包括关于RF电极与中心DC电极相对设置的一个或更多个侧电极焊盘，其中，各个电极具有在面对另一电极的部分处的圆的边缘。

Description

离子阱装置和制造该离子阱装置的方法
技术领域
本公开在一个或更多个实施方式中涉及离子阱装置和制造该离子阱装置的方法。
背景技术
本部分中的说明仅提供关于本公开的背景信息，并不一定构成现有技术。
市场中的商业化的量子秘钥分配(QKD)系统存在缺陷，最显著的缺陷是在穿过光纤时由于单光子的衰减造成的单光子的最大单程行进距离的限制。为了克服该缺陷，需要使用量子中继器来放大信号。离子阱是用于实现对于量子中继器而言是必需的量子存储器的最期望方法。
图1是例示三维阱的原理的图。
根据电极的设置，多种形状的离子阱是可用的，包括能够用由四个电极e1、e2、e3和e4生成的场的形状实现的基本形式，如图1所示。当电极e1和e4接地并且高电压RF信号被施加到电极e2和e3时，如图1(a)所示，形成如图1(b)所示的电场(E)，并且电场(E)的方向响应于所施加的信号的射频(RF)而不断地改变。在这种情况下，当带电粒子的电荷量、带电粒子的质量、电场的强度和射频满足特定数学条件时，带电粒子平均而言朝向图1(b)中的电极e1、e2、e3和e4的中心被驱使。由这种平均力生成的电势被称为有质动力势(ponderomotivepotential)。
图1(c)是示出在电极e1、e2、e3和e4之间形成的有质动力势的形状的图。这里，有质动力势与在电极e1、e2、e3和e4中捕获的电荷的符号无关。尽管电势倾向于偏离z轴，但是电势继续集中吸引电荷，然而电势并不有助于确定沿z轴可以捕获带电粒子的位置。因此，为了在图1(a)所示位置捕获带电粒子，施加电压以满足V1＞V2的条件而不是将电极e1和e4接地。
图2(a)是例示二维阱的原理的图，并且图2(b)是例示生成的电场的方向以及由此引起的有质动力势的图。
很难实现具有如图1所示的三维结构的这种离子阱装置的高精度制造，并且也很难实现多个阱的集成。因此，为了应用量子信息，应当通过微机电系统(MEMS)处理修改离子阱的设计以便能够在二维晶圆表面上制造离子阱装置。图2(a)例示了执行将二维电极保形映射(conformalmapping)到一维域的方法。如图2(a)所示，通过将RF电压施加于导电圈的外周的厚的涂覆部分并且将其其余部分接地，在圈内形成与图1(b)中例示的电场类似的电场。如图2(a)所示，以上限定的RF电极的切线延伸以形成与下划线相交的部分。然后，将RF电压施加于相交的部分并且其余部分接地，由此在圈的中心所在的位置处建立类似于形成在圈内的电场的电场。图2(b)例示了当电极被一维布置时生成的电场的方向以及由此产生的有质动力势。这可以通过将RF电压施加于两个厚的涂覆条型电极并且将电极与RF电极外侧的相反部分之间的中心部分接地来实现。
通过利用上述原理生成的电极结构，可以在图2(b)中的三角形标记处捕获带电粒子。
制造离子阱装置的典型的另选使用基于MEMS的平面离子阱。
基于MEMS的平面离子阱芯片通过在将几百伏的范围内的高电势应用于RF电极的同时使用在超高真空(UHV)下由高电压RF和DC电压形成的电场来捕获离子。如果所施加的电压不是高电平，则可以施加电压而不存在问题。然而，在UHV下在RF电极和外周电极之间很有可能发生击穿。例如，当在RF电极和DC电极之间发生击穿时，RF电极和DC电极被损坏，导致离子阱芯片无法使用。用于解决击穿问题的简单的解决方案可以是增加RF电极和DC电极之间的间隔，然而这会导致离子阱芯片性能退化。因此，需要提供一种使这种击穿不影响离子阱芯片的性能的方案，并且需要使得在增加电极的数量以在离子阱芯片的有限维度内精确地且不同地控制离子时，或者在针对离子阱芯片的小型化而使电极之间的间隔最小化时可能发生的击穿最小化。
发明内容
技术问题
因此，本公开已经致力于有效地解决上述问题，并且本公开的主要目的在于通过设计用于改进电极的电特性的电极形状来改进捕获带电粒子(诸如离子)的能力和安全性。
技术方案
根据本公开的一些实施方式，一种离子阱装置包括：至少一个中心DC电极，所述中心DC电极包括设置在半导体基板上的DC连接器焊盘和连接至所述DC连接器焊盘的DC轨(rail)；RF电极，所述RF电极包括靠近所述DC轨设置的至少一个RF轨和连接至所述至少一个RF轨的RF焊盘；以及至少一个侧电极，所述至少一个侧电极包括关于所述RF电极与所述中心DC电极相对设置的至少一个侧电极焊盘，其中，所述电极当中的至少一对电极具有彼此面对的圆角。所述中心DC电极可以包括具有第一DC轨的第一中心DC电极和具有第二DC轨的第二中心DC电极，其中，所述第一DC轨和所述第二DC轨彼此分隔开以在它们之间形成阱区域，并且其中，所述半导体基板在与所述阱区域对应的区域处被穿孔。
所述RF电极可以具有在面对所述阱区域的内表面处圆角。
所述至少一个侧电极可以包括沿所述RF电极的长度方向以预定间隔设置的多个侧电极。
所述离子阱装置还可以包括设置在所述至少一个中心DC电极、所述RF电极和所述至少一个侧电极与所述半导体基板之间的绝缘体，其中，所述至少一个中心DC电极、所述RF电极和所述至少一个侧电极中的每一个的宽度比设置在它们下面的所述绝缘体的宽度大。
根据本公开的另一个实施方式，一种制造离子阱装置的方法包括以下步骤：制备半导体基板；在所述半导体基板上沉积绝缘体；以及在所述半导体基板上沉积导电膜以形成包括RF电极、中心DC电极和侧电极的电极图案。这里，所述电极的形成涉及使用具有与所述RF电极、所述中心DC电极和所述侧电极对应的形状的掩膜，并且所述掩膜具有圆角，使得所述RF电极、所述中心DC电极和所述侧电极中的每一个具有与所述掩膜的圆角对应的圆角。
有益效果
根据如上所述的本公开的一些实施方式，本公开的有益效果在于：通过设计用于改进电极的电特性的电极形状来改进捕获带电粒子(诸如离子)的能力和安全性。
附图说明
图1是例示三维阱的原理的图。
图2(a)是例示二维阱的原理的图，并且图2(b)是例示生成的电场的方向以及由此引起的有质动力势的图。
图3是示出根据本公开的至少一个实施方式的离子阱装置10的图。
图4是图3的由“A”标出的虚线区域的放大图。
图5是图3的由“B”标出的虚线区域的放大图。
图6是图3的由“C”标出的虚线区域的放大图。
图7是当沿X方向观看时图3的沿Y-Y’线截取的截面图。
图8是例示用于制造根据本公开的至少一个实施方式的离子阱芯片的方法的流程图。
图9是示出在执行沉积第一绝缘体的操作S810之后离子阱芯片的截面图。
图10是示出在用于第一导电膜的沉积并且图案化的操作S820之后芯片。
图11是示出在用于第二绝缘体的沉积并且图案化的操作S830之后离子阱芯片的截面图。
图12是示出在用于电极图案化的操作S840之后离子阱芯片的截面图。
图13是示出在用于第二绝缘体的蚀刻以及后表面的Si蚀刻的操作S850之后离子阱芯片的截面图。
图14是示出在用于顶表面的湿蚀刻以及顶表面的Si蚀刻的操作S860之后离子阱芯片的截面图。
图15是示出第一侧电极141和接合焊盘1510之间的连接结构的图。
具体实施方式
在下文中，将参照附图详细地描述本公开的至少一个实施方式。
图3是示出根据本公开的至少一个实施方式的离子阱装置10的图。
如图3所示，根据本公开的实施方式的离子阱装置10包括半导体基板101、形成在半导体基板101上的至少一个中心DC电极100、RF电极130和至少一个侧DC电极141至142。
在该实施方式中，至少一个中心DC电极100包括第一中心DC电极110和第二中心DC电极120。
在该实施方式中，半导体基板101由硅制成。作为形成在硅基板上的导电膜的中心DC电极100、RF电极130和侧DC电极141至142可以由诸如钨、铝和铜的金属制成，但不限于此。
第一中心DC电极110包括形成在半导体基板101上的第一DC连接器焊盘111和连接至第一DC连接器焊盘111的第一DC轨(rail)112。
第二中心DC电极120包括形成在半导体基板101上的第二DC连接器焊盘121和连接至第二DC连接器焊盘121的第二DC轨122。
第一DC轨112和第二DC轨122具有细长形状。第一DC轨112和第二DC轨122彼此分开预定的间隔以限定用作阱区域150的空间。虽然在阱区域150中捕获的粒子可以包括离子，但是本公开不限于此，而是可以包括任何带电粒子。
RF电极130包括至少一个RF轨和RF焊盘133，所述RF轨和所述RF焊盘133形成在半导体基板101上。例如，至少一个RF轨包括第一RF轨131和第二RF轨132，所述第一RF轨131和所述第二RF轨132连接至RF焊盘133。
第一RF轨131和第二RF轨132各自具有细长形状，并且具有比第一DC轨112和第二DC轨122的宽度大的宽度。
至少一个侧DC电极141至142包括：多个第一侧电极141，其关于第一RF轨131与阱区域150相对设置；以及多个第二侧电极142，其关于第二RF轨132与阱区域150相对设置。
多个侧DC电极141和142沿RF电极130的长度方向以预定间隔布置。例如，多个第一侧电极141沿第一DC轨112的长度方向以预定间隔布置，并且多个第二侧电极142沿第二DC轨122的长度方向以预定间隔布置。
图4是图3的由“A”标出的虚线区域的放大图。图5是图3的由“B”标出的虚线区域的放大图。图6是图3的由“C”标出的虚线区域的放大图。
在以上电极当中，至少一对电极具有在其彼此相对的部分处的圆角。
参照图4，将理解，第一DC轨112具有形成在其端部处的圆角201和202，并且第二DC轨122具有形成在其端部处的圆角203和204。另外，RF电极130的与阱区域150对应的内表面具有圆角211、212和213，并且RF电极130的与阱区域150对应的外表面具有圆角411和412。
例如，第一DC轨112的角201和第一RF轨131的面向角201的部分具有圆形状。类似地，第二DC轨122的角204和第二RF轨132的面向角204的部分具有圆形状。另外，第一RF轨131的面向第一侧DC电极141的角411和第二RF轨132的面向第二DC电极的角412分别具有圆形状。
参照图5，还将理解，第一RF轨131具有形成在其端部处的面向另一电极图案的圆角301和302，并且第二RF轨132具有形成在其端部处的面向另一电极图案的圆角303和304。另外，第一DC电极110和第二DC电极120中的每一个电极具有在其部分处的靠近第一RF轨131和第二RF轨132设置，同时面向角301、302、303和304中的对应的角的圆角311和312。
参照图6，多个第一侧电极141和多个第二侧电极142具有形成在它们的端部处的面向第一RF轨131同时朝向阱区域150设置的圆角401和402。虽然图6仅例示了第一侧电极141，但是将理解，第二侧电极142也具有与第一侧电极141的圆角相同的圆角。
如上所述，电极图案可以按照这样的方式具体实现，即，至少一对电极不仅在其面对的部分处，而且在所有角处具有圆角。
图7是当沿X方向观看时图3的沿Y-Y’线截取的截面图。
如图7所示，半导体基板101和电极图案112、122、131、132、141和142通过图3中不可见的第一绝缘体501和第二绝缘体502相互电绝缘。
导电膜503设置在第一绝缘体501和第二绝缘体502之间。导电膜503在其部分处连接至接合焊盘，所述接合焊盘用于连接至设置在离子阱装置10处的侧电极，并由此穿过通孔504连接至第一侧电极141和第二侧电极142。导电膜503在其除了连接至用于连接至侧电极的接合焊盘的部分之外的其余部分503_1处连接到地(GND)。图15例示了各个第一侧电极141和接合焊盘1510之间的连接结构。虽然图15中没有示出，但是将理解，还可以设置要连接至各个第二侧电极142的其它接合焊盘。
在如图3至图7所示的离子阱装置中，在导电膜503连接到地(GND)的情况下，通过将直流电流提供至第一中心DC电极110和第二DC电极120，将高电压的RF电力施加至RF电极130并且将合适的电压施加至与要捕获的离子的数量对应的多个第一侧电极141和多个第二侧电极142，能够捕获期望数量的离子。另外，即使将高电压RF施加到RF电极130，由于电极图案具有圆角，所以也能够使电极之间的击穿的发生最小化。
另外，由于半导体基板101的与阱区域150对应的部分被穿孔，所以能够有利于离子的植入。
图8是例示用于制造根据本公开的至少一个实施方式的离子阱芯片的方法的流程图。
如图8所示，用于制造根据本公开的实施方式的离子阱芯片的方法包括以下步骤：第一绝缘体沉积S810、第一导电膜沉积和图案化S820、第二绝缘体沉积和图案化S830、电极图案化S840、第二绝缘体蚀刻和背部Si蚀刻S850以及顶表面湿蚀刻和顶部Si蚀刻S860。
图9是例示在第一绝缘体沉积S810之后离子阱芯片的截面的图。图10是例示在第一导电膜沉积和图案化S820之后离子阱芯片的截面的图。图11是例示在第二绝缘体沉积和图案化S830之后离子阱芯片的截面的图。图12是例示在电极图案化S840之后离子阱芯片的截面的图。图13是例示在第二绝缘体蚀刻和背部Si蚀刻S850之后离子阱芯片的截面的图。图14是例示在顶表面湿蚀刻和顶部Si蚀刻S860之后离子阱芯片的截面的图。
如图9所示，在步骤S810中，分别在半导体基板101的顶表面和底表面上沉积第一绝缘体501。在这种情况下，二氧化硅(SiO2)可以用作第一绝缘体501。在将作为第一绝缘体501的二氧化硅层701和二氧化硅层703首先沉积在半导体基板101上之后，还可以分别在二氧化硅层701和二氧化硅层703上沉积诸如氮化硅层(Si3N4)702和704的氮化层。然而，第一绝缘体501不限于此，可以使用各种材料作为第一绝缘体501。可以使用化学气相沉积(CVD)作为沉积工艺。
如图10所示，在操作S820中，在所得结构的顶表面上沉积作为第一导电膜的导电膜503，然后在与要制造的离子阱装置的阱区域对应的区域801处执行图案化，以去除第一导电膜503以及第一绝缘体701和702的与区域801对应的区域。根据图案化，随后去除位于第一导电膜503的要连接至接合焊盘的部分803_2与第一导电膜503的部分803_1之间的区域处的导电膜503。虽然在去除第一导电膜503以及第一绝缘体701和703的位于与阱区域对应的区域801处的部分的过程中可以采用使用等离子体的干蚀刻，但是本公开不限于此。
虽然第一导电膜503可以由诸如钨、铝和铜的金属制成，但是本公开不限于此。
如图11所示，在操作S830中，分别在半导体基板101的顶表面和底表面上沉积第二绝缘体901和902，并且然后使第二绝缘体901图案化以去除其与通孔903对应的部分，通孔903用于将第一导电膜的部分803_2连接至接合焊盘。另一方面，使第二绝缘体902以及第一绝缘体703和704的与阱区域对应的区域图案化并且将其去除以形成用作阱区域的区域904。
在这种情况下，CVD可以用作用于沉积第二绝缘体901和902的方法。虽然在去除第二绝缘体902以及第一绝缘体703和704的过程中可以使用等离子体干蚀刻，但是本公开不限于此。
如图12所示，在操作S840中，在半导体基板101的顶表面上沉积第二导电膜以形成包括RF电极130、中心DC电极100和侧DC电极140的电极图案131、112、122、132、142。
图12仅示出了作为RF电极130的一部分的第一RF轨131和第二RF轨132，仅示出了作为中心DC电极100的一部分的第一DC轨112和第二DC轨122，并且仅示出了作为侧DC电极140的一部分的第二侧电极142。第二侧电极142和第一导电膜501通过沉积在通孔903中的第二导电膜彼此电连接。
半导体基板101的顶表面上的电极图案的形成可涉及使用特定掩膜。在这种情况下，掩膜可以按照遮掩除了图4至图6的阴影区域以外的其余区域的方式被配置，由此在阴影区域中形成电极图案。如图4至图6进一步例示的，添加至电极图案的面对表面的圆角使在施加高电压RF时可能发生的击穿最小。
虽然CVD可以用作形成电极图案的工艺，但是本公开不限于此。另外，虽然第二导电膜可以由诸如钨、铝和铜的金属制成，但是本公开不限于此。
如图13所示，在操作S850中，去除位于除了沉积第二导电膜的区域以外的区域1101处的第二绝缘体901。在这种情况下，虽然在第二绝缘体901的去除中可以使用等离子体，但是本公开不限于此。
随后，在与阱区域对应的区域1104处蚀刻半导体基板101的底表面以将半导体基板101的区域去除至预定深度。虽然在蚀刻过程中可以采用使用等离子体的蚀刻，但是本公开不限于此，并且可以采用各种蚀刻技术。
如图14所示，在操作S860中，对所得结构的顶表面进行湿蚀刻。因此，在与电极图案相邻的暴露表面处部分去除第二绝缘体901，使得设置在各个电极图案下面的第二绝缘体1201的宽度小于电极图案的宽度。湿蚀刻可以涉及使用具有强酸性或强碱性的液体化学制品，并且根据实施方式可以使用各种化学制品。如果在第二绝缘体1201中存在电荷，则第二绝缘体1201可以对捕获注入到阱区域150中的电荷的能力产生影响。设置在各个电极图案下面的第二绝缘体1201的宽度比电极图案的宽度窄的构造用于使由第二绝缘体1201导致的影响最小。
此后，在阱区域处蚀刻掉半导体基板101的顶表面，以去除半导体基板101的与阱区域150对应的部分。虽然在半导体基板101的蚀刻中还可以采用使用等离子体的干蚀刻，但是本公开不限于此。
虽然已经出于例示性目的描述了本公开的示例性实施方式，但是本领域技术人员将理解，在不脱离本公开的必要特性的情况下，各种修改、增加和替换是可能的。因此，为了简洁和清楚起见，已经描述了本公开的示例性实施方式。因此，本领域普通技术人员将理解，本公开的范围不限于以上明确描述的实施方式，而是由所附权利要求书及其等同物限制。
工业实用性
如上所述，因为通过设计用于改进电极的电特性的电极形状来改进捕获带电粒子(诸如离子)的能力和安全性，所以本公开非常有用。
相关申请的交叉引用
如果适用，本申请根据35U.S.C§119(a)要求2013年10月14日在韩国提交的专利申请No.10-2013-0121955的优先权，此处以引用方式并入其全部内容。另外，该非临时申请要求除美国以外的国家的优先权(原因与基于韩国专利申请的相同)，此处以引用方式并入其全部内容。

Claims (6)

1.一种离子阱装置，该离子阱装置包括：
至少一个中心DC电极，所述至少一个中心DC电极包括：
设置在半导体基板上的DC连接器焊盘，和
连接至所述DC连接器焊盘的DC轨；
RF电极，所述RF电极包括：
靠近所述DC轨设置的至少一个RF轨，和
连接至所述至少一个RF轨的RF焊盘；以及
至少一个侧电极，所述至少一个侧电极包括：
关于所述RF电极与所述中心DC电极相对设置的至少一个侧电极焊盘，
其中，所述电极当中的至少一对电极具有彼此面对的圆角。
2.根据权利要求1所述的离子阱装置，其中，所述中心DC电极包括具有第一DC轨的第一中心DC电极和具有第二DC轨的第二中心DC电极，其中，所述第一DC轨和所述第二DC轨彼此分隔开以在它们之间形成阱区域，并且
其中，所述半导体基板在与所述阱区域对应的区域处被穿孔。
3.根据权利要求2所述的离子阱装置，其中，所述RF电极具有在面对所述阱区域的内表面处的圆角。
4.根据权利要求1所述的离子阱装置，其中，所述至少一个侧电极包括沿所述RF电极的长度方向以预定间隔设置的多个侧电极。
5.根据权利要求1所述的离子阱装置，该离子阱装置还包括设置在所述至少一个中心DC电极、所述RF电极和所述至少一个侧电极与所述半导体基板之间的绝缘体，
其中，所述至少一个中心DC电极、所述RF电极和所述至少一个侧电极中的每一个的宽度比设置在它们下面的所述绝缘体的宽度大。
6.一种制造离子阱装置的方法，该方法包括以下步骤：
制备半导体基板；
在所述半导体基板上沉积绝缘体；和
在所述半导体基板上沉积导电膜，以形成包括RF电极、中心DC电极和侧电极的电极图案，
其中，所述电极图案的形成涉及使用具有与所述RF电极、所述中心DC电极和所述侧电极对应的形状的掩膜，
其中，所述掩膜具有圆角，使得所述RF电极、所述中心DC电极和所述侧电极中的每一个具有与所述掩膜的圆角对应的圆角。
CN201480026893.5A 2013-10-14 2014-08-08 离子阱装置和制造该离子阱装置的方法 Active CN105308716B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130121955A KR101482440B1 (ko) 2013-10-14 2013-10-14 이온 트랩 장치 및 그 제작 방법
KR10-2013-0121955 2013-10-14
PCT/KR2014/007364 WO2015056872A1 (ko) 2013-10-14 2014-08-08 이온 트랩 장치 및 그 제작 방법

Publications (2)

Publication Number Publication Date
CN105308716A true CN105308716A (zh) 2016-02-03
CN105308716B CN105308716B (zh) 2017-01-25

Family

ID=52588962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480026893.5A Active CN105308716B (zh) 2013-10-14 2014-08-08 离子阱装置和制造该离子阱装置的方法

Country Status (4)

Country Link
US (1) US9548179B2 (zh)
KR (1) KR101482440B1 (zh)
CN (1) CN105308716B (zh)
WO (1) WO2015056872A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020034925A1 (zh) * 2018-08-14 2020-02-20 华为技术有限公司 离子光腔耦合系统及方法
CN112992628A (zh) * 2019-12-17 2021-06-18 霍尼韦尔国际公司 用于离子阱的装置、系统和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482440B1 (ko) * 2013-10-14 2015-01-15 에스케이텔레콤 주식회사 이온 트랩 장치 및 그 제작 방법
KR101725793B1 (ko) 2014-10-30 2017-04-12 에스케이 텔레콤주식회사 이온 트랩 구조를 관통하는 레이저 사용을 위한 mems 기반 3차원 이온트랩 장치 및 그 제작 방법
KR101725788B1 (ko) * 2014-10-31 2017-04-12 에스케이 텔레콤주식회사 절연층 노출을 방지한 이온 트랩 장치 및 그 제작 방법
US9704701B2 (en) * 2015-09-11 2017-07-11 Battelle Memorial Institute Method and device for ion mobility separations
CN113345790A (zh) 2015-10-07 2021-09-03 巴特尔纪念研究院 用于利用交流波形进行离子迁移率分离的方法和设备
US10692710B2 (en) 2017-08-16 2020-06-23 Battelle Memorial Institute Frequency modulated radio frequency electric field for ion manipulation
GB2579314A (en) 2017-08-16 2020-06-17 Battelle Memorial Institute Methods and systems for ion manipulation
EP3692564A1 (en) 2017-10-04 2020-08-12 Battelle Memorial Institute Methods and systems for integrating ion manipulation devices
JP6860155B2 (ja) * 2017-10-18 2021-04-14 国立大学法人東京工業大学 ジャイロ、角度計測方法
US11876092B2 (en) * 2020-07-31 2024-01-16 Quantinuum Llc Ion trap apparatus with integrated switching apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248883A (en) * 1991-05-30 1993-09-28 International Business Machines Corporation Ion traps of mono- or multi-planar geometry and planar ion trap devices
KR100534172B1 (ko) * 1998-12-29 2006-03-14 주식회사 하이닉스반도체 반도체 소자의 게이트 스패이서 형성 방법_
US7081623B2 (en) * 2003-09-05 2006-07-25 Lucent Technologies Inc. Wafer-based ion traps
US7154088B1 (en) * 2004-09-16 2006-12-26 Sandia Corporation Microfabricated ion trap array
US7012250B1 (en) * 2004-12-03 2006-03-14 Lucent Technologies Inc. Wafer supported, out-of-plane ion trap devices
WO2007052273A2 (en) * 2005-11-02 2007-05-10 Ben Gurion University Of The Negev Research And Development Authority Novel material and process for integrated ion chip
US7928375B1 (en) * 2007-10-24 2011-04-19 Sandia Corporation Microfabricated linear Paul-Straubel ion trap
EP2390899B1 (en) * 2010-05-27 2012-07-04 Universität Innsbruck Apparatus and method for trapping charged particles and performing controlled interactions between them
CN102163531B (zh) * 2011-03-10 2013-01-09 中国科学院合肥物质科学研究院 一种基于mems工艺的平板线型离子阱质量分析器及其制作方法
US9177814B2 (en) * 2013-03-15 2015-11-03 International Business Machines Corporation Suspended superconducting qubits
KR101482440B1 (ko) * 2013-10-14 2015-01-15 에스케이텔레콤 주식회사 이온 트랩 장치 및 그 제작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020034925A1 (zh) * 2018-08-14 2020-02-20 华为技术有限公司 离子光腔耦合系统及方法
US11404179B2 (en) 2018-08-14 2022-08-02 Huawei Technologies Co., Ltd. Ion-optical cavity coupling system and method
CN112992628A (zh) * 2019-12-17 2021-06-18 霍尼韦尔国际公司 用于离子阱的装置、系统和方法

Also Published As

Publication number Publication date
US20160027604A1 (en) 2016-01-28
US9548179B2 (en) 2017-01-17
CN105308716B (zh) 2017-01-25
KR101482440B1 (ko) 2015-01-15
WO2015056872A1 (ko) 2015-04-23

Similar Documents

Publication Publication Date Title
CN105308716A (zh) 离子阱装置和制造该离子阱装置的方法
US11315773B2 (en) MEMS-based 3D ion trapping device for using laser penetrating ion trapping structure, and method for manufacturing same
US10248911B2 (en) Ion trapping device with insulating layer exposure prevention and method for manufacturing same
CN104241249B (zh) 硅通孔互连结构及其制作方法
JP2010177667A (ja) 電極を有するマルチビーム・デフレクタアレー装置の製造方法
US10241379B1 (en) Radio-frequency loss reduction in photonic circuits
JP2012079960A (ja) キャパシタ構造体およびその製造方法
US20190027322A1 (en) Method of producing a super-capacitor
KR20130129109A (ko) 정전렌즈의 전극 및 그 제조 방법
US9343353B2 (en) SOI structure for signal isolation and linearity
CN104934276A (zh) 基于薄膜边缘场发射极的微离子泵
CN204905205U (zh) 集成真空微电子结构
US20230071331A1 (en) Electrostatic devices to influence beams of charged particles
CN109585426B (zh) 高电压电容器、包括电容器的系统以及制造电容器的方法
KR20160053115A (ko) 희생층을 이용한 이온 트랩 장치 및 그 제작 방법
CN106449418B (zh) 一种获得清洁沟槽侧壁的方法
US20190096984A1 (en) High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor
CN105359237A (zh) 在mems数字可变电容器(dvc)加工期间的应力控制
CA2937361C (en) Method for producing a component
CN108242386A (zh) 多层结构与其制造方法及对应其的接触结构
US20130334437A1 (en) Electrostatic lens and method of manufacturing the same
KR20040105921A (ko) 캡을 이용한 양극 접합 방법
JP2004214221A (ja) 電界放出型冷陰極及びその製造方法
CN102556947A (zh) 一种离子束和电子束调制开关的制作方法
KR20060018971A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190219

Address after: geneva

Co-patentee after: SNU R&DB Foundation

Patentee after: ID quantum technologies, Inc.

Address before: Seoul, South Kerean

Co-patentee before: SNU R&DB Foundation

Patentee before: SK Telecommunication Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210202

Address after: Innsbruck

Patentee after: Alpai quantum technology Co.

Address before: geneva

Patentee before: ID Quantique S.A.

Patentee before: Seoul National University Industry University Cooperation

TR01 Transfer of patent right