KR100488324B1 - 집적회로 패키지 - Google Patents

집적회로 패키지 Download PDF

Info

Publication number
KR100488324B1
KR100488324B1 KR10-1999-7001953A KR19997001953A KR100488324B1 KR 100488324 B1 KR100488324 B1 KR 100488324B1 KR 19997001953 A KR19997001953 A KR 19997001953A KR 100488324 B1 KR100488324 B1 KR 100488324B1
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
package
circuit package
bond
Prior art date
Application number
KR10-1999-7001953A
Other languages
English (en)
Other versions
KR20000068517A (ko
Inventor
베너지코우시크
크로너스로버트제이.주니어
모즈젠톰
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20000068517A publication Critical patent/KR20000068517A/ko
Application granted granted Critical
Publication of KR100488324B1 publication Critical patent/KR100488324B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 집적회로(18)를 포함하는 집적회로 패키지(10)에 관한 것이다. 내부 집적회로는 복수의 비아(32)를 통해 패키지(10)의 제 1 외부 표면에 위치한 외부 랜드(34)에 연결된다. 비아(32)는 대향하는 제 2 외부표면의 제 1 외부표면으로부터 패키지(10)를 통해 연장된다. 패키지(10)는 제 2 외부 표면에 장착되는 커패시터(28)와 같은 복수의 디바이스를 갖는다. 일부 비아(32)는 외부 랜드(34)의 전체 그룹에 연결된다. 랜드(34)를 단일 비아로 그룹화함으로써 패키지(10)의 제 2 표면에 있는 비아(32)의 수가 감소된다. 비아(32)의 감소로 인해 커패시터(28)는 패키지(10)의 제 2 표면에 추가로 장착될 수 있다.

Description

집적회로 패키지{an integrated circuit package}
본 발명은 집적회로 패키지에 관한 것이다.
집적회로 패키지는 전형적으로 인쇄배선기판에 장착된 패키지에 의해 밀폐된다. 패키지는 집적회로의 다양한 파워, 그라운드 및 신호 핀에 대해 전용되며 인쇄배선기판에 납땜된 복수의 외부 접점(contacts)을 갖는다. 접점은 패키지의 외부 전도성 랜드에 부착되는 솔더 볼일 수 있다. 외부 솔더 볼을 갖는 패키지는 전형적으로 볼 그리드 어레이(BGA) 패키지라 불린다.
패키지는 집적회로의 표면 패드에 와이어 본딩되는 내부 본드 핑거를 외부 랜드에 연결하는 내부 경로 층을 갖는다. 내부 경로층에는 전형적으로 그라운드 버스, 파워 버스 및 복수의 신호 라인을 위한 개별적인 층이 포함된다. 다양한 층은 기판을 통해 연장되는 비아에 의해 외부 랜드에 연결된다.
커패시터를 집적회로 패키지에 장착하는 것이 바람직하다. 커패시터는 패키지 내부에 장착될 수 있고 또는 패키지의 상위 표면에 장착될 수 있다. 내부에 커패시터를 장착하는 것은 상당한 경로 공간을 차지한다. 따라서 커패시터를 패키지의 상위 표면에 부착하는 것이 바람직하다.
집적회로에 의해 생성된 열을 쉽게 제거하기위해 많은 패키지에는 열적으로 전도성 히트 슬러그가 포함된다. 히트 슬러그는 전형적으로 패키지의 상위 표면에 부착되고 커패시터를 위해 이용될 수 있는 공간을 차지한다. 또한, 스트립과 커패시터사이에 엄격한 솔더 조인트가 확실히 되도록 커패시터는 편평해야하는 전도성 랜드 스트립에 장착된다. 편평하게 하기 위해, 비아를 갖지 않는 영역에서 랜드를 형성하는 것이 바람직하다. 종래 기술의 패키지에는 각 외부 랜드를 위한 비아가 필요하다. 따라서 비아를 제거하면 랜드가 제거될 것이며 패키지의 기능성이 감소될 수 있다. 따라서 히트 슬러그 및 비아의 이용은 커패시터를 위해 이용가능한 공간이 제한을 받는다. 열적 성능을 열화시키지 않고 패키지에서 다수의 랜드 및 최적 수의 커패시터를 포함하는 집적회로 패키지를 제공하는 것이 바람직하다.
발명의 개요
본 발명은 집적회로를 포함하는 집적회로 패키지에 관한 것이다. 집적회로 패키지는 복수의 비아에 의해 패키지의 제 1 외부 표면에 위치한 외부 랜드에 연결된다. 비아는 제 1 외부 표면으로부터 대향하는 제 2 외부 표면으로 패키지를 통해 연장된다. 패키지는 제 2 외부 표면에 장착되는 커패시터와 같은 복수의 디바이스를 갖는다. 일부 비아는 외부 랜드의 전체 그룹에 연결된다. 외부랜드를 단일 비아로 그룹화함으로써 패키지의 제 2 표면에 있는 다수의 비아의 수가 감소된다. 비아의 감소로 인해 커패시터는 패키지의 제 2 표면에 추가로 장착될 수 있다.
첨부된 도면과 이후의 상세한 설명을 검토한 후 당 기술에 숙련된 당업자에게는 본 발명의 목적 및 이점이 보다 명백해질 것이다.
도 1은 본 발명의 집적회로 패키지의 단면도이다.
도 2는 패키지의 상위 투시도이다.
도 3은 패키지의 바닥 부분도이다.
도 4는 패키지의 한 쌍의 파워 면을 도시하는 상위 단면도이다.
도 5는 패키지내의 다수의 셀프를 도시하는 투시도이다.
부재 번호에 의한 도면에 있어서, 도 1 내지 도 5는 본 발명의 집적회로 패키지를 도시한다. 패키지(10)는 제 1 표면(14) 및 대향하는 제 2 표면(16)을 갖는 기판(12)을 포함한다. 기판이 세라믹으로 함께 소성된 프로세서로 구성될 수 있지만 기판(12)은 전형적으로 다중층 인쇄배선기판으로서 구성된다.
패키지(10)는 기판(12)의 다이 캐비티(20)내에 위치한 집적회로(18)를 포함한다. 집적회로(18)는 마이크로프로세서 또는 다른 어떤 전기적 디바이스일 수 있다. 집적회로(18)는 바람직하게 기판(12)의 제 2 표면(16)에 부착된 히트 슬러그(22)에 장착된다. 히트 슬러그(22)는 전형적으로 기판(12)에 접착 층(24) 및 외부 솔더 필릿(26)으로 부착된다.
히트 슬러그(22)는 전형적으로 비교적 높은 열 전도성 계수를 갖는 니켈로 도금된 구리 재료로 구성된다. 히트 슬러그(22)는 패키지의 주위와 집적회로(18)사이에 적은 임피던스를 갖는 열적 경로를 제공한다. 히트 슬러그(22)의 적은 열적 임피던스로 인해 집적회로(18)의 접합 온도가 내려간다. 패키지(10)를 위한 그라운드 면을 제공하기위해 히트 슬러그(22)는 전기적으로 집적회로(18)에 연결될 수 있다. 히트 슬러그(22)가 도시되어 설명되지만, 집적회로(18)가 기판(12)에 바로 장착될 수 있다는 것이 이해될 것이다.
히트 슬러그(22)는 바람직하게 코너를 잘라낸 8각형이다. 모서리가 잘라진 코너로 인해 제 2 표면(16)에서 사용가능한 표면 영역의 양이 증가된다. 패키지(10)는 기판(12)의 제 2 표면(16)에 위치한 랜드 스트립(30)에 장착된 복수의 커패시터(28)를 가질 수 있다. 커패시터가 도시되어 설명되지만, 어떠한 수동 또는 능동 디바이스도 제 2 표면(16)에 장착될 수 있다는 것이 이해될 것이다.
패키지(10)는 또한 제 2 표면(16)으로부터 기판의 제 1 표면(14)으로 연장되는 복수의 비아(32)를 갖는다. 비아(32)는 커패시터(28) 및 집적회로(18)를 도 3에 도시된 제 1 표면(14)에 위치한 복수의 랜드(34)에 연결한다.
랜드(34)는 전형적으로 복수의 솔더 볼(36)에 의해 (도시되지 않은) 외부 인쇄배선기판에 연결된다. 솔더 볼(36)은 볼 그리드 어레이(BGA) 패키지를 제공하기위해 초기에 랜드(34)에 부착된다. BGA 패키지가 도시되어 설명되지만, 패키지는 핀 또는 솔더 컬럼과 같은 다른 외부 접점을 가질 수 있다는 것을 이해할 것이다.
엄격한 솔더 조인트를 제공하기위해, 커패시터(28)를 위해 편평한 랜드 스트립(30)을 구성하는 것이 바람직하다. 따라서, 바람직한 실시예에서, 비아(32)는 스트립(30)내에 위치하지 않는다. 도 3에 도시된 바와같이, 대부분의 랜드(34)는 상응하는 전용 비아(32)에 연결된다. 비아를 제거하고 제 2 표면(16)에서 공간을 추가로 제공하기위해, 커패시터(28)의 랜드 스트립(30)과 인터페이스하는 분리된 전용 비아(32)를 각 랜드가 필요로 하지 않도록 한개 이상의 비아(32)는 랜드의 그룹(34g)에 연결된다. 제 2 표면(16)의 랜드 스트립(30)은 동일한 단일 비아(32)에 연결된 제 1 표면(14)의 랜드(34)위에 위치한다. 랜드 그룹(34g)은 전형적으로 패키지의 그라운드 버스 또는 파워에 연결된다. 패키지(10)에서 다수의 랜드(34)를 감소하지 않고 커패시터(28)를 장착하기위한 공간을 본 발명은 추가적으로 제공한다.
도 1 및 도 5에 도시된 바와같이, 패키지(10)는 기판(12)에 형성된 본드 셀프(42, 44, 및 46)위에 위치한 복수의 본드 핑거(40)를 갖는다. 본드 핑거(40)는 본드와이어(50)에 의해 집적회로(18)의 상응하는 표면 패드(48)에 연결된다. 본드 와이어(50)가 도시되어 설명되지만, 집적회로(18)는 테이프 자동화 접착(TAB) 테이프와 같은 다른 수단에 의해 본드 핑거(40)에 연결될 수 있다.
기판(12)은 비아(32)에 연결된 복수의 내부 경로 층(52, 54, 56, 58, 60, 62, 및 64)을 갖는다. 경로 층 및 비아는 본드 핑거(40)를 패키지(10)의 외부 랜드(34)에 연결한다. 도 5에 도시된 바와같이, 일부 본드 핑거(40)는 패키지의 내부 전도성 버스 또는 비아(32)로 연장되는 트레이스(66)를 갖는다. 일부 본드 핑거(40)는 셀프의 에지(70) 주위를 둘러싸는 전도성 스트립(68)에 의해 전도성 버스에 연결된다. 에지주위를 둘러싸는 스트립(68)은 패키지(10)를 구성하는데 필요한 비아 및 다수의 층을 감소시킨다. 또한, 에지주위를 둘러싸는 스트립(68)은 패키지의 전체 임피던스 및 전도성 버스에 대한 전도성 경로를 감소시킨다.
도 4는 한 쌍의 전도성 버스(72 및 74)를 갖는 기판(12) 층을 도시한다. 전도성 버스(72 및 74)는 전기적으로 버스를 절연시키기위해 유전 공간(76)에 의해 분리된다. 버스(72 및 74)는 전형적으로 2개의 상이한 전위차로 전용된다. 일부 비아(32)는 전도성 버스(72 및 74)에 연결되어 버스와 외부 랜드(34)의 경로를 만든다. 남아있는 비아(32)는 패키지(10)내의 다른 신호, 파워 및 그라운드 버스에 전용된다. 남아있는 비아(32)는 전도성 버스(72 및 74)로부터 비아를 분리하기위한 유전 간격을 갖는 외부 링(78)을 갖는다. 스트립 주위를 둘러쌈으로써 셀프위의 다른 위치로 버스(74)가 연결될 수 있도록 제 2 버스(74)는 전체 다이 캐비티(20) 주위로 연장되는 전도성 스트립(80)을 갖는다.
집적회로(18)는 디바이스의 입력/출력(I/O)을 위한 분리 파워 버스 및 프로세서 코어를 위한 파워를 요구하는 마이크로프로세서일 수 있다. 도 1에 대하여, 바람직한 실시예에서, 제 1 층(52)은 바람직하게 디바이스(I/O)의 VSS에 전용인 제 1 전도성 버스를 갖는다. VSS 버스는 비아(32)에 의해 외부 랜드(34) 및 본드 핑거(40)에 연결된다. 제 2 층(54)은 바람직하게 비아(32)에 의해 외부 랜드(34) 및 트레이스(66)에 의해 본드 핑거(40)에 연결된 복수의 신호 라인을 포함한다. 제 3 층(56)은 바람직하게 도 4에 도시된 바와같이 분리된 버스 패턴을 포함한다. 버스는 디바이스(I/O)의 VCC 버스 및 VSS 버스에 연결된다. VCC 버스는 주위를 둘러싸는 스트립(68)에 의해 제 1셀프(42)위의 본드 핑거(40)에 연결된다.
제 4 층(58)은 바람직하게 비아(32)의 의해 외부 랜드(34) 및 트레이스(66)에 의해 본드 핑거(40)에 연결된 복수의 신호 라인을 갖는다. 제 5 층(60)은 바람직하게 도 4에 도시된 분리 버스를 포함한다. 버스는 디바이스(I/O)의 VCC 및 VSS 버스에 연결된다. VSS 버스는 주위를 둘러싸는 스트립(68)에 의해 제 2 셀프(44)의 본드 핑거(40)에 연결된다. 제 6 층(62)은 바람직하게 제 3 셀프(46)위의 본드 핑거(66)에 연결된 전도성 버스를 포함한다. 전도성 버스는 디바이스 코어의 VCC 버스에 대하여 전용이다. 제 7 층(64)은 바람직하게 디아비스 코어의 VSS 버스에 대하여 전용인 전도성 버스를 갖는다. VSS 버스는 주위를 둘러싸는 스트립(68)에 의해 제 3 셀프(46)위의 본드 핑거(66)에 연결된다. 히트 슬러그(22)를 패키지의 그라운드 버스에 전기적으로 연결하기위해 기판(12)의 제 2 표면(16)은 금속화될 수 있다. 다이 캐비티(20)는 전형적으로 집적회로(18)를 밀폐하기위해 플라스틱 캡슐제(82)로 채워진다.
패키지(10)는 초기에 기판(12)을 제작함으로써 조립될 수 있다. 기판(12)은 개별적인 단면 또는 양면 기판위에서 신호 층 및 버스를 에칭함으로써 조립된다. 이후 전도성 스트립(68)은 셀프의 에지위에 놓여진다. 스트립(68)은 전형적으로 전해 연마 및 전해통에서 도금된다. 개별적으로 에칭된 보드는 기판(12)을 형성하기위해 함께 결합된다. 이후 본드 핑거(40)는 금으로 도금된다.
본 발명의 패키지(10)로 인해 개별적인 플레이팅 바 없이 제 2 표면(16)위에 위치한 금속층 및 비아(32)를 이용함으로써 판을 형성하는 것이 가능하다. 금속층은 전형적으로 기판(12)의 비아(32)를 단락시킨다. (도시되지 않은) 전압원은 기판(12)을 도금하기위해 본드 핑거(40) 및 금속층에 연결될 수 있다. 이후 금속층은 도금 프로세스이후 제 2 표면(16)에서 에칭된다. 플레이팅 바를 제거함으로써 패키지(10)의 임피던스 및 기판(12)의 제작 단계가 줄어든다.
기판(12)이 제작된 후, 히트 슬러그(22)는 제 2 표면(16)에 장착된다. 커패시터(28)는 또한 랜드 스트립(30)에 납땜될 수 있다. 집적회로(18)는 히트 슬러그(22)에 장착되고 본드 핑거(40)에 와이어 본딩될 수 있다. 이후 집적회로(18)를 밀폐하기위해 다이 캐비티(20)는 캡슐제(82)로 채워진다. 이후 솔더 볼(36)은 랜드(34)에 부착될 수 있다.
실시예가 첨부된 도면에서 설명되었지만, 이러한 실시예는 단순히 예를 든 것이며 본 발명을 제한하는 것이 아니며, 당 기술에 숙련된 당업자에게는 다양한 다른 수정이 있을 수 있기에 본 발명은 도시된 특정 구성 및 배열로 제한된 것이 아님을 이해할 것이다.

Claims (19)

  1. 제 1 표면 및 대향하는 제 2 표면을 갖는 기판으로서, 상기 기판을 통해 연장된 단 하나의 비아에만 연결되고 상기 제 1 표면에서 금속에 의해 서로 연결되며 상기 제 1 표면에 위치하는 복수의 외부 랜드를 갖고, 상기 비아에 연결되며 상기 제 2 표면에 위치한 랜드 스트립을 더 갖는, 상기 기판; 및
    상기 외부 랜드에 부착된 복수의 접점을 포함하는 것을 특징으로 하는 집적회로 패키지.
  2. 제 1 항에 있어서, 상기 랜드 스트립에 장착된 전기적 디바이스를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  3. 제 1 항에 있어서, 상기 기판은 에지를 갖는 본드 셀프에 위치한 본드 핑거, 제 1 전도성 버스, 및 상기 제 1 전도성 버스처럼 상기 기판내의 공통면에 위치한 제 2 전도성 버스를 갖고, 상기 제 2 전도성 버스는 상기 본드 셀프의 상기 에지 주위를 둘러싸는 전도성 스트립에 의해 상기 본드 핑거에 연결되는 것을 특징으로 하는 집적회로 패키지.
  4. 제 1 항에 있어서, 상기 기판은, 각각의 본드 셀프가 복수의 본드 핑거를 갖는 3개의 본드 셀프를 갖는 것을 특징으로 집적회로 패키지.
  5. 제 1 항에 있어서, 상기 복수의 외부 랜드에 부착된 복수의 솔더 볼을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  6. 제 3 항에 있어서, 상기 기판은 다이 캐비티를 갖고 상기 제 2 전도성 버스는 상기 다이 캐비티 주위로 연장되는 것을 특징으로 하는 집적회로 패키지.
  7. 제 6 항에 있어서, 상기 전기적 디바이스는 커패시터인 것을 특징으로 하는 집적회로 패키지.
  8. 제 7 항에 있어서, 상기 기판의 상기 제 2 표면에 장착된 히트 슬러그를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  9. 제 1 표면 및 대향하는 제 2 표면을 갖는 기판으로서, 상기 기판을 통해 연장된 단 하나의 비아에만 연결되고 상기 제 1 표면에서 금속에 의해 서로 연결되며 상기 제 1 표면에 위치하는 복수의 외부 랜드를 갖고, 상기 비아에 연결되며 상기 제 2 표면에 위치한 랜드 스트립을 더 갖는, 상기 기판;
    상기 외부 랜드에 부착된 복수의 접점; 및
    상기 기판에 부착되고 상기 외부 접점에 연결된 집적회로를 포함하는 것을 특징으로 하는 집적회로 패키지.
  10. 제 9 항에 있어서, 상기 랜드 스트립에 장착된 전기적 디바이스를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  11. 제 10 항에 있어서, 상기 기판은 에지를 갖는 본드 셀프에 위치한 본드 핑거, 제 1 전도성 버스, 및 상기 제 1 전도성 버스처럼 상기 기판내의 공통면에 위치한 제 2 전도성 버스를 갖고, 상기 제 2 전도성 버스는 상기 본드 셀프의 상기 에지 주위를 둘러싸는 전도성 스트립에 의해 상기 본드 핑거에 연결되는 것을 특징으로 하는 집적회로 패키지.
  12. 제 11 항에 있어서, 상기 기판의 상기 공통 면은 다이 캐비티를 갖고 상기 제 2 전도성 버스는 상기 다이 캐비티 주위로 연장되는 것을 특징으로 하는 집적회로 패키지.
  13. 제 12 항에 있어서, 상기 전기적 디바이스는 커패시터인 것을 특징으로 하는 집적회로 패키지.
  14. 제 13 항에 있어서, 상기 기판의 상기 제 2 표면에 장착된 히트 슬러그를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  15. 제 14 항에 있어서, 상기 집적회로는 마이크로프로세서인 것을 특징으로 하는 집적회로 패키지.
  16. 제 15 항에 있어서, 상기 랜드에 부착된 복수의 솔더 볼을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  17. 삭제
  18. 삭제
  19. 삭제
KR10-1999-7001953A 1996-09-09 1997-07-09 집적회로 패키지 KR100488324B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/708,857 US6031283A (en) 1996-09-09 1996-09-09 Integrated circuit package
US08/708,857 1996-09-09
US8/708,857 1996-09-09

Publications (2)

Publication Number Publication Date
KR20000068517A KR20000068517A (ko) 2000-11-25
KR100488324B1 true KR100488324B1 (ko) 2005-05-10

Family

ID=24847443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7001953A KR100488324B1 (ko) 1996-09-09 1997-07-09 집적회로 패키지

Country Status (7)

Country Link
US (1) US6031283A (ko)
KR (1) KR100488324B1 (ko)
AU (1) AU3597697A (ko)
DE (2) DE19781978B4 (ko)
GB (1) GB2333182B (ko)
MY (1) MY116966A (ko)
WO (1) WO1998010466A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043559A (en) 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US7020958B1 (en) 1998-09-15 2006-04-04 Intel Corporation Methods forming an integrated circuit package with a split cavity wall
JP3516611B2 (ja) * 1999-06-29 2004-04-05 シャープ株式会社 半導体装置、その製造方法及び半導体装置用基板
US6414386B1 (en) * 2000-03-20 2002-07-02 International Business Machines Corporation Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings
US6545346B2 (en) 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
US6558169B2 (en) 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US6793505B2 (en) * 2002-03-26 2004-09-21 Intel Corporation Ganged land grid array socket contacts for improved power delivery
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US7242097B2 (en) 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
KR100798895B1 (ko) * 2006-12-21 2008-01-29 주식회사 실리콘웍스 방열패턴을 구비하는 반도체 집적회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JPH06177275A (ja) * 1991-12-24 1994-06-24 Nippon Micron Kk 放熱性プラスチックｉｃチップキャリア
US5625225A (en) * 1993-12-22 1997-04-29 Vlsi Technology, Inc. Multi-layered, integrated circuit package having reduced parasitic noise characteristics

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137860A (ja) * 1985-12-11 1987-06-20 Nec Corp 半導体集積回路用セラミツクスケ−ス
FR2603739B1 (fr) * 1986-09-05 1988-12-09 Cimsa Sintra Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible
DE59105080D1 (de) * 1990-05-28 1995-05-11 Siemens Ag IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten.
JPH0456158A (ja) * 1990-06-21 1992-02-24 Matsushita Electric Works Ltd 表面実装用半導体パッケージ
JP2841790B2 (ja) * 1990-08-28 1998-12-24 日本電気株式会社 フラットパッケージ
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
JPH06177275A (ja) * 1991-12-24 1994-06-24 Nippon Micron Kk 放熱性プラスチックｉｃチップキャリア
US5625225A (en) * 1993-12-22 1997-04-29 Vlsi Technology, Inc. Multi-layered, integrated circuit package having reduced parasitic noise characteristics

Also Published As

Publication number Publication date
KR20000068517A (ko) 2000-11-25
MY116966A (en) 2004-04-30
WO1998010466A1 (en) 1998-03-12
DE19781978B4 (de) 2007-10-11
GB9905399D0 (en) 1999-05-05
AU3597697A (en) 1998-03-26
US6031283A (en) 2000-02-29
GB2333182A (en) 1999-07-14
DE19781978T1 (de) 1999-07-15
GB2333182B (en) 2001-08-15

Similar Documents

Publication Publication Date Title
US6043559A (en) Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US5557502A (en) Structure of a thermally and electrically enhanced plastic ball grid array package
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
US5563446A (en) Surface mount peripheral leaded and ball grid array package
JP3758678B2 (ja) 高性能集積回路パッケージ
US5307240A (en) Chiplid, multichip semiconductor package design concept
US4956694A (en) Integrated circuit chip stacking
JP2724312B2 (ja) Ｉｃチップ・キャリアパッケージ
US6028358A (en) Package for a semiconductor device and a semiconductor device
EP0413451B1 (en) Packaging semiconductor chips
US5841191A (en) Ball grid array package employing raised metal contact rings
US5721454A (en) Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
US5625166A (en) Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
KR100488324B1 (ko) 집적회로 패키지
US5475565A (en) Power distribution lid for IC package
WO1996013854A9 (en) Thermally and electrically enhanced plastic pin grid array (ppga) package
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
JP3287673B2 (ja) 半導体装置
US6153829A (en) Split cavity wall plating for an integrated circuit package
KR0148077B1 (ko) 분리된 다이 패드를 갖는 반도체 패키지
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US7020958B1 (en) Methods forming an integrated circuit package with a split cavity wall
US6256189B1 (en) Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package
JP3645701B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030429

Effective date: 20050228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 13

EXPY Expiration of term