KR100486229B1 - Method for tisix silicide gate transistor forming using hydrogen anneal - Google Patents
Method for tisix silicide gate transistor forming using hydrogen anneal Download PDFInfo
- Publication number
- KR100486229B1 KR100486229B1 KR1019980002779A KR19980002779A KR100486229B1 KR 100486229 B1 KR100486229 B1 KR 100486229B1 KR 1019980002779 A KR1019980002779 A KR 1019980002779A KR 19980002779 A KR19980002779 A KR 19980002779A KR 100486229 B1 KR100486229 B1 KR 100486229B1
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen
- semiconductor substrate
- titanium silicide
- transistor
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 239000001257 hydrogen Substances 0.000 title claims abstract description 33
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 title 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title 1
- 230000008569 process Effects 0.000 claims abstract description 37
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract 3
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 12
- 229910008486 TiSix Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000006872 improvement Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000001965 increasing effect Effects 0.000 abstract description 5
- 238000005275 alloying Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 description 11
- 239000007772 electrode material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Abstract
전기적인 특성을 개선시킬 수 있는 티타늄 실리사이드 트랜지스터 제조방법에 관하여 개시한다. 이를 위해 본 발명은, 반도체 기판에 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴이 형성된 반도체 기판을 수소 분위기에서 열처리하는 단계와, 상기 열처리가 완료된 반도체 기판에 층간절연막(ILD)을 형성하는 단계와, 상기 층간절연막이 형성된 반도체 기판에 금속배선 공정을 진행하는 단계와, 상기 금속배선 공정이 진행된 반도체 기판에 얼로이(alloy) 공정을 진행하는 단계를 구비하는 것을 특징으로 하는 수소 열처리를 이용한 티타늄 실리사이드 트랜지스터의 전기적 특성 개선방법을 제공한다. 따라서, 수소분위기에서 열처리하는 공정과, 얼로이 공정에서 수소가스의 밀도를 높여서, 게이트 전극에서 반도체 기판과 게이트산화막 사이에 존재하는 댕글링 본드(Dangling bond)를 상쇄시켜 트래시홀드(threshold) 전압 및 스윙(swing) 특성과 같은 트랜지스터의 전기적인 특성을 개선시킬 수 있다.A method of manufacturing a titanium silicide transistor capable of improving electrical characteristics is disclosed. To this end, the present invention comprises the steps of forming a gate pattern on a semiconductor substrate, heat-treating the semiconductor substrate on which the gate pattern is formed in a hydrogen atmosphere, and forming an interlayer insulating film (ILD) on the heat-treated semiconductor substrate; And performing a metallization process on the semiconductor substrate on which the interlayer insulating film is formed, and performing an alloying process on the semiconductor substrate on which the metallization process is performed. A method of improving the electrical characteristics of a transistor is provided. Therefore, the heat treatment is performed in a hydrogen atmosphere, and the density of hydrogen gas is increased in the alloying process, thereby canceling the dangling bonds existing between the semiconductor substrate and the gate oxide film at the gate electrode, thereby causing a threshold voltage. And electrical characteristics of the transistor, such as swing characteristics.
Description
본 발명은 반도체 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 전기적인 특성을 개선시킬 수 있는 티타늄 실리사이드 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor transistor, and more particularly, to a method for manufacturing a titanium silicide transistor capable of improving electrical characteristics.
반도체 소자가 고집적화되고, 빠른 동작속도를 요구하게 됨에 따라 종래와는 다른 새로운 기술을 도입하려는 시도가 계속되고 있다. 일반적인 MOS(Metal Oxide semiconductor) 트랜지스터의 경우에 주로 사용되는 게이트 전극의 폴리사이드(polyside) 재질은 텅스텐 실리사이드(WSix)인데, 텅스텐 실리사이드(WSix)의 경우에 동작속도(propagation delay)를 증가시키는데 한계가 있어서 보다 빠른 동작속도를 낼 수 있는 게이트 전극 재질에 대한 연구가 진행되고 있다. As semiconductor devices become more integrated and require faster operating speeds, attempts to introduce new technologies different from the conventional ones continue. Tungsten silicide (WSix) is the polyside material of the gate electrode, which is commonly used in the case of general metal oxide semiconductor (MOS) transistors, and in the case of tungsten silicide (WSix), there is a limit to increasing the propagation delay. Therefore, the research on the gate electrode material that can give a faster operating speed is in progress.
텅스텐 실리사이드(WSix)를 게이트 전극으로 사용할 경우, 약 0.25㎛의 폭(width)을 가질 경우에 약 15 Ω/㎤ 정도의 쉬트 저항(sheet resistance)을 가지는 반면에, 새로운 게이트 전극의 재질로 연구되고 있는 티타늄 실리사이드(TiSix)의 경우는 약 5Ω/㎤ 이하의 쉬트 저항(sheet resistance)을 가진다. 이는, 디램(DRAM: Dynamic Random Access Memory)의 데이터 라인(Data Line)에 상당한 전송속도의 개선을 의미한다. 그러나, 티타늄 실리사이드(TiSix)를 게이트 전극의 재질로 사용할 경우, 트랜지스터의 동작에는 몇 가지 문제점이 나타나고 있다. 그 대표적인 예가 게이트 전극의 폭/길이(Width/Length)가 커지는 경우에, 트랜지스터의 동작상태가 불안정해져서 기존의 텅스텐 실리사이드(WSix)를 게이트 전극으로 사용한 경우보다 트래시홀드(threshold) 전압 특성(VTH) 및 스윙(Swing) 특성 등이 높게 나타나고, Idsat은 급격히 감소하는 특성을 보여주고 있다.When tungsten silicide (WSix) is used as the gate electrode, it has a sheet resistance of about 15 Ω / cm 3 when it has a width of about 0.25 μm, while the material of the new gate electrode is studied. Titanium silicide (TiSix) has a sheet resistance of about 5 Ω / cm 3 or less. This means a significant improvement in transmission speed for a data line of a DRAM (DRAM). However, when titanium silicide (TiSix) is used as a material of the gate electrode, some problems appear in the operation of the transistor. A representative example is that when the width / length of the gate electrode is increased, the operating state of the transistor becomes unstable, so that the threshold voltage characteristic (VTH) is higher than that of the conventional tungsten silicide (WSix) as the gate electrode. ) And swing characteristics are high, and Idsat is rapidly decreasing.
도 1 및 도 2는 종래기술에 의한 티타늄 실리사이드 트랜지스터의 전기적인 특성 변화를 설명하기 위해 도시한 그래프들이다.1 and 2 are graphs for explaining the change in electrical characteristics of the titanium silicide transistor according to the prior art.
도 1은 텅스텐 실리사이드와 티타늄 실리사이드를 게이트 전극 재질로 사용한 경우에 트래시홀드(threshold) 전압 특성(VTH)을 도시한 그래프이다. Y축은 트래시홀드(threshold) 전압(V)을 나타내고 X축은 게이트 전극의 길이(Length)를 나타낸다. 그래프에서 마크로 연결된 선은 티타늄 실리사이드(TiSix)를 게이트 전극 재질로 사용한 경우의 트래시홀드(threshold) 전압 특성이고, *마크로 연결된 선은 텅스텐 실리사이드(WSix)를 게이트 전극 재질로 사용한 경우의 트래시홀드(threshold) 전압 특성이다. 그래프에서 알 수 있듯이 X축의 게이트 전극의 길이(Length)가 커질수록 티타늄 실리사이드(TiSix)를 게이트 전극으로 사용한 경우가, 텅스텐 실리사이드(WSix)를 게이트 전극으로 사용한 경우보다 트래시홀드 전압 특성이 높아진다.FIG. 1 is a graph illustrating threshold voltage characteristics (VTH) when tungsten silicide and titanium silicide are used as gate electrode materials. The Y axis represents the threshold voltage V and the X axis represents the length of the gate electrode. In the graph, the line connected with the mark is the threshold voltage characteristic when titanium silicide (TiSix) is used as the gate electrode material, and the line connected with * mark is the threshold voltage when tungsten silicide (WSix) is used as the gate electrode material. (threshold) Voltage characteristics. As can be seen from the graph, the larger the length of the gate electrode of the X-axis, the higher the threshold voltage characteristics are when the titanium silicide TiSix is used as the gate electrode than when the tungsten silicide WSix is used as the gate electrode.
도 2는 텅스텐 실리사이드와 티타늄 실리사이드를 게이트 전극 재질로 사용한 경우에 스윙(Swing) 특성(VTH)을 도시한 그래프이다. Y축은 스윙을 나타내고 X축은 게이트 전극의 길이(Length)를 나타낸다. 그래프에서 마크로 연결된 선은 티타늄 실리사이드(TiSix)를 게이트 전극 재질로 사용한 경우의 스윙(swing) 특성이고, *마크로 연결된 선은 텅스텐 실리사이드(WSix)를 게이트 전극 재질로 사용한 경우의 스윙(swing) 특성을 나타낸다. 여기서도, X축의 게이트 전극의 길이(Length)가 커질수록 티타늄 실리사이드(TiSix)를 게이트 전극으로 사용한 경우가 텅스텐 실리사이드(WSix)를 게이트 전극으로 사용한 경우보다 스윙 특성이 높아진다.FIG. 2 is a graph illustrating swing characteristics (VTH) when tungsten silicide and titanium silicide are used as gate electrode materials. The Y axis represents the swing and the X axis represents the length of the gate electrode. In the graph, the lines connected with the mark show swing characteristics when titanium silicide (TiSix) is used as the gate electrode material, and the lines connected with * mark show the swing characteristics when tungsten silicide (WSix) is used as the gate electrode material. Indicates. Here, as the length of the gate electrode on the X-axis increases, the swing characteristics are higher when titanium silicide TiSix is used as the gate electrode than when tungsten silicide WSix is used as the gate electrode.
본 발명이 이루고자 하는 기술적 과제는 티타늄 실리사이드 트랜지스터를 형성하는 공정에서 수소를 포함하는 열처리(Annealing) 공정을 추가하여 게이트전극의 폭 및 길이가 커지더라도 트래시홀드 전압 및 스윙 특성이 나빠지는 것을 억제할 수 있는 티타늄 실리사이드 트랜지스터 제조방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to add an annealing process including hydrogen in the process of forming a titanium silicide transistor to prevent the threshold voltage and swing characteristics from deteriorating even if the width and length of the gate electrode are increased. The present invention provides a method for manufacturing a titanium silicide transistor.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판에 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴이 형성된 반도체 기판을 수소 분위기에서 열처리(hydrogen annealing)하는 단계와, 상기 열처리가 완료된 반도체 기판에 층간절연막(ILD)을 형성하는 단계와, 상기 층간절연막(ILD)이 형성된 반도체 기판에 금속배선 공정을 진행하는 단계와, 상기 금속배선 공정이 진행된 반도체 기판에 얼로이(alloy) 공정을 진행하는 단계를 구비하는 것을 특징으로 하는 수소 열처리(Hydrogen Annealing)를 이용한 티타늄 실리사이드(TiSix) 트랜지스터의 전기적 특성 개선방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a gate pattern on a semiconductor substrate, performing a hydrogen annealing process on the semiconductor substrate on which the gate pattern is formed in a hydrogen atmosphere, and interlayering the semiconductor substrate on which the heat treatment is completed. Forming an insulating film (ILD), performing a metal wiring process on the semiconductor substrate on which the interlayer insulating film (ILD) is formed, and performing an alloy process on the semiconductor substrate on which the metal wiring process is performed; It provides a method for improving the electrical characteristics of a titanium silicide (TiSix) transistor using a hydrogen heat treatment (Hydrogen Annealing) characterized in that it comprises.
본 발명의 바람직한 실시예에 의하면, 상기 게이트 패턴을 티타늄 실리사이드(TiSix)를 포함하도록 형성하고, 상기 수소분위기의 열처리(Hydrogen Annealing)는 400∼700℃의 온도범위에서 30∼90분의 시간범위로 진행하는 것이 적합하다.According to a preferred embodiment of the present invention, the gate pattern is formed to include titanium silicide (TiSix), and the heat treatment (Hydrogen Annealing) of the hydrogen atmosphere is a time range of 30 to 90 minutes in the temperature range of 400 ~ 700 ℃ It is appropriate to proceed.
바람직하게는, 상기 얼로이(alloy) 공정은 50% 이상의 수소가스를 포함하는 분위기에서 400∼500℃의 온도범위로 30∼90분 동안 수행하는 것이 적합하다.Preferably, the alloy (alloy) process is preferably carried out for 30 to 90 minutes in a temperature range of 400 to 500 ℃ in an atmosphere containing 50% or more hydrogen gas.
본 발명에 따르면, 트랜지스터의 게이트 전극을 형성한 후, 수소분위기에서 열처리하는 공정을 추가하고, 다시 금속배선 공정 후에 진행하는 얼로이 공정(Alloy process)에서 수소가스의 밀도를 높여서 공정을 진행함으로써, 게이트 전극에서 반도체 기판(substrate)과 게이트산화막(gate oxide) 사이에 존재하는 댕글링 본드(Dangling bond)를 치유하여 트래시홀드(threshold) 전압 및 스윙(swing) 특성과 같은 트랜지스터의 전기적인 특성을 개선시킬 수 있다.According to the present invention, after the gate electrode of the transistor is formed, the process of heat treatment in a hydrogen atmosphere is added, and the process is performed by increasing the density of hydrogen gas in the alloy process, which proceeds after the metal wiring process again. It repairs dangling bonds existing between the semiconductor substrate and the gate oxide at the gate electrode, thereby reducing the electrical characteristics of the transistor such as the threshold voltage and swing characteristics. Can be improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
아래의 본 발명의 실시예에서 설명되는 게이트 전극 및 금속배선은 형상은 본 발명의 이해를 돕기 위해 예시적으로 도시한 그림이지 발명의 범위를 한정하거나 제한하기 위해 도시하는 의미가 아니다.The shape of the gate electrode and the metal wiring described in the following embodiments of the present invention are shown by way of example for the purpose of understanding the present invention, but are not meant to limit or limit the scope of the invention.
도 3 및 도 4는 본 발명에 의한 티타늄 실리사이드 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a titanium silicide transistor according to the present invention.
도 3을 참조하면, 반도체 기판(100)에 트래시홀드 전압(Vth)을 결정하기 위한 이온주입 공정을 진행하여 웰(Well) 영역을 형성하고, 반도체 기판(100)과 인접한 상부에 형성된 게이트산화막(102), 상기 게이트산화막(102) 상부에 있는 제1 도전층(104), 예컨대 폴리실리콘층을 형성한다. 이어서, 열처리(annealing) 공정을 진행하여 상기 제1 도전층(104) 위에 티타늄 실리사이드층(106)을 형성한다. 계속해서 티타늄 실리사이드층(106) 위에 질화막과 같은 절연막으로 구성된 제1 절연막(108)을 형성하고, 상기 제1 절연막(108), 티타늄 실리사이드층(106) 및 제1 도전층(104)의 양측벽에 게이트 스페이서(110)를 형성한다. 그리고, 상기 게이트 스페이서(110)를 포함하는 게이트 전극이 형성된 결과물에 수소분위기의 열처리 공정(Hydrogen Annealing)을 진행한다. 이러한 수소분위기의 열처리 공정(Hydrogen Annealing) 조건은 400~700℃의 온도에서 30∼90분간 실시하는 것이 바람직하다. Referring to FIG. 3, an ion implantation process for determining the threshold voltage Vth is performed on the semiconductor substrate 100 to form a well region, and a gate oxide layer formed on the semiconductor substrate 100 and adjacent to the semiconductor substrate 100. 102, a first conductive layer 104, for example, a polysilicon layer, is formed on the gate oxide layer 102. Subsequently, an annealing process is performed to form the titanium silicide layer 106 on the first conductive layer 104. Subsequently, a first insulating film 108 formed of an insulating film such as a nitride film is formed on the titanium silicide layer 106, and both sidewalls of the first insulating film 108, the titanium silicide layer 106, and the first conductive layer 104 are formed. Forming a gate spacer 110. In addition, a heat treatment process of a hydrogen atmosphere is performed on the resultant product in which the gate electrode including the gate spacer 110 is formed. Such hydrogen atmosphere heat treatment step (Hydrogen Annealing) conditions are preferably carried out for 30 to 90 minutes at a temperature of 400 ~ 700 ℃.
도 4를 참조하면, 상기 수소분위기의 열처리 공정(Hydrogen Annealing)이 진행된 반도체 기판(100)에 층간절연막(112)을 형성하고, 콘택홀(114)을 사진 및 식각공정을 통해서 구성한다. 상기 층간절연막(112) 및 콘택홀(114)은 한 개의 막으로 구성된 막질 위에 한 개의 콘택홀(114)을 형성하는 것을 예시적으로 도시하였으나, 이는 복수개의 막이 될 수도 있으며, 콘택홀(114)을 형성하는 방법도 다양하게 변화가 가능하다. 이어서, 상기 콘택홀을 매립하는 금속배선 패턴(116)을 형성하고 얼로이(Alloy) 공정을 진행한다. 이때, 얼로이 공정의 조건은 50% 이상의 수소가스를 분위기에서 400∼500℃의 온도범위로 30∼90분 동안 수행한다. Referring to FIG. 4, an interlayer insulating film 112 is formed on a semiconductor substrate 100 subjected to a heat treatment process of the hydrogen atmosphere, and a contact hole 114 is formed through a photo and an etching process. Although the interlayer insulating layer 112 and the contact hole 114 are illustrated to form one contact hole 114 on a film formed of one film, the interlayer insulating film 112 and the contact hole 114 may be a plurality of films, and the contact hole 114 may be formed. It is also possible to change a variety of ways to form. Subsequently, a metal wiring pattern 116 filling the contact hole is formed and an alloy process is performed. At this time, the conditions of the alloy process is carried out for 30 to 90 minutes in a temperature range of 400 to 500 ℃ more than 50% hydrogen gas in the atmosphere.
본 발명에서 게이트 전극을 형성한 후, 수소가스 분위기의 열처리(Annealing)를 추가하고, 후속 공정에서 수소가스가 강화된 분위기에서 얼로이 공정을 진행하는 이유는, 반도체 기판(100)과 게이트산화막(102) 사이에 존재하는 댕글링 본드(Dangling bond)를 해결(Curing)시키기 위함이다. 이러한 댕글링 본드(Dangling bond)는 트랜지스터의 전기적인 특성을 저하시키는 주요한 원인중에 하나인데, 텅스텐 실리사이드(WSix)를 게이트 전극의 재질로 구성하는 경우에는, 트랜지스터 형성의 후반 공정인 얼로이 공정에서 약간의 수소가스를 포함하는 분위기에서도 댕글링 본드(Dangling bond)가 치유(curing)되어 트랜지스터의 전기적인 특성을 저하시키지 않는다. 그러나 티타늄 실리사이드를 게이트 전극의 재질로 사용할 경우에는, 게이트 전극에 포함된 티타늄(Ti)에 의해 수소가 댕글링 본드(Dangling bond)가 존재하는 반도체 기판(100)과 게이트산화막(102) 사이로 침투되는 것이 방해받기 때문에 댕글링 본드(Dangling bond)의 치유(Curing)가 이루어지지 않는다. 따라서, 댕글링 본드(Dangling bond)가 반도체 기판(100)과 게이트산화막(102) 사이에 일부 존재하게 되고, 이는 트래시홀드 전압(Threshold voltage) 및 스윙(Swing) 등의 전기적인 특성을 저하시키는 원인이 된다. 그래서, 게이트 전극의 폭/길이가 적은 경우에는 가장자리(edge)로부터 수소가 충분히 댕글링 본드(Dangling bond)로 침투되어 크게 문제가 되지 않으나, 일정 크기 이상으로 커지면 트래시홀드 전압(Threshold voltage) 및 스윙(Swing) 등의 전기적인 특성은 급격히 떨어지게 된다.In the present invention, after the gate electrode is formed, annealing in a hydrogen gas atmosphere is added and an alloying process is performed in a hydrogen gas-enhanced atmosphere in a subsequent process. The semiconductor substrate 100 and the gate oxide film ( This is to solve dangling bonds existing between 102. This dangling bond is one of the main causes of deteriorating the electrical characteristics of the transistor. When tungsten silicide (WSix) is formed of a gate electrode material, it is slightly reduced in the alloy process, which is a late process of transistor formation. Even in an atmosphere containing hydrogen gas, dangling bonds are cured so as not to deteriorate the electrical characteristics of the transistor. However, when titanium silicide is used as a material of the gate electrode, hydrogen penetrates between the semiconductor substrate 100 and the gate oxide layer 102 where dangling bonds are present by titanium (Ti) included in the gate electrode. Because of this, the healing of the dangling bonds is not achieved. Therefore, a dangling bond is partially present between the semiconductor substrate 100 and the gate oxide layer 102, which lowers electrical characteristics such as a threshold voltage and a swing. Cause. Therefore, when the width / length of the gate electrode is small, hydrogen is sufficiently penetrated from the edge into the dangling bond, and this is not a problem. However, when the gate electrode is larger than the predetermined size, the threshold voltage and The electrical characteristics of the swing (Swing), etc. will fall sharply.
그러나, 본 발명에서는 게이트 전극을 형성한 후에 수소가스 분위기의 열처리(Annealing)를 추가하고, 후속 공정에서 수소가스가 강화된 분위기에서 얼로이 공정을 진행함으로써, 수소가 댕글링 본드(Dangling bond)가 존재하는 반도체 기판과 게이트산화막 사이로 침투할 수 있는 공정을 강화함으로써 트래시홀드 전압(Threshold voltage) 및 스윙(Swing) 등의 전기적인 특성이 떨어지는 문제점을 억제할 수 있다.However, in the present invention, after the gate electrode is formed, annealing in a hydrogen gas atmosphere is added, and in the subsequent process, an alloying process is performed in a hydrogen gas-enhanced atmosphere, whereby hydrogen dangling bonds are formed. By strengthening a process that can penetrate between the existing semiconductor substrate and the gate oxide film, it is possible to suppress a problem that electrical characteristics such as a threshold voltage and a swing are inferior.
도 5 및 도 6은 본 발명에 따라 제조된 티타늄 실리사이드 트랜지스터의 개선된 전기적 특성을 설명하기 위해 도시한 그래프들이다.5 and 6 are graphs for explaining the improved electrical characteristics of the titanium silicide transistor manufactured according to the present invention.
도 5는 기존의 방식대로 티타늄 실리사이드 트랜지스터를 형성하였을 때와, 본 발명에 의해서 수소가 댕글링 본드(Dangling bond)로 침투할 수 있는 조건을 강화하여 티타늄 실리사이드 트랜지스터를 형성하였을 때의 트래시홀드(threshold) 전압 특성을 비교한 그래프이다. Y축은 트래시홀드(threshold) 전압을 나타내고 X축은 게이트 전극의 길이(Length)를 각각 나타낸다. 본 발명에 의해 수소가 댕글링 본드(Dangling bond)로 침투할 수 있는 조건을 강화한 상태로 티타늄 실리사이드 트랜지스터를 형성한 경우(*마크로 연결된 선)가 기존의 조건으로 형성한 경우(□로 연결된 선)보다 트래시홀드(threshold) 전압 특성이 개선된 것을 알 수 있다. FIG. 5 shows the threshold when the titanium silicide transistor is formed according to the conventional method and when the titanium silicide transistor is formed by enhancing the conditions under which hydrogen can penetrate into a dangling bond according to the present invention. threshold) A graph comparing voltage characteristics. The Y axis represents the threshold voltage and the X axis represents the length of the gate electrode. In the case where the titanium silicide transistor is formed under the condition that hydrogen can penetrate into a dangling bond according to the present invention (a line connected with a * mark) is formed under the existing conditions (a line connected by?) It can be seen that the threshold voltage characteristics are more improved.
도 6은 도 5에서 스윙(Swing) 특성을 비교한 그래프이다. Y축은 스윙을 나타내고 X축은 게이트 전극의 길이(Length)를 나타낸다. 이때에도, 댕글링 본드(Dangling bond)로 침투할 수 있는 조건을 강화한 상태로 티타늄 실리사이드 트랜지스터를 형성한 본 발명의 경우(*마크로 연결된 선)가 기존의 조건으로 형성한 경우(□로 연결된 선)보다 스윙 특성이 개선된다. 즉, 수소가스가 댕글링 본드(Dangling bond)가 존재하는 영역까지 침투하여 전기적 특성이 개선됨을 알 수 있다.FIG. 6 is a graph comparing swing characteristics in FIG. 5. The Y axis represents the swing and the X axis represents the length of the gate electrode. Even in this case, in the case of the present invention in which a titanium silicide transistor is formed in a state in which a condition capable of penetrating into a dangling bond is enhanced (a line connected with a * mark) is formed under an existing condition (a line connected by?) More swing characteristics are improved. In other words, it can be seen that the hydrogen gas penetrates to the region where dangling bonds are present, thereby improving electrical characteristics.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 트랜지스터의 게이트 전극을 형성하고 수소분위기에서 열처리하는 공정을 추가하고, 다시 금속배선 공정 후에 진행하는 얼로이 공정(Alloy process)에서 수소가스의 밀도를 높여서 공정을 진행함으로써, 게이트 전극에서 반도체 기판(substrate)과 게이트산화막(gate oxide) 사이에 존재하는 댕글링 본드(Dangling bond)를 치유(Curing)시켜 트래시홀드(threshold) 전압 및 스윙(swing) 특성과 같은 트랜지스터의 전기적인 특성을 개선시킬 수 있다.Therefore, according to the present invention described above, the process of forming the gate electrode of the transistor and heat treatment in a hydrogen atmosphere, and further increase the density of hydrogen gas in the Alloy process proceeds after the metal wiring process As a result, transistors such as threshold voltage and swing characteristics are cured by curing dangling bonds existing between the semiconductor substrate and the gate oxide at the gate electrode. Can improve the electrical properties of the.
도 1 및 도 2는 종래기술에 의한 티타늄 실리사이드 트랜지스터의 전기적인 특성 변화를 설명하기 위해 도시한 그래프들이다.1 and 2 are graphs for explaining the change in electrical characteristics of the titanium silicide transistor according to the prior art.
도 3 및 도 4는 본 발명에 의한 티타늄 실리사이드 트랜지스터 제조방법을 설명하기 위해 도시한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of manufacturing a titanium silicide transistor according to the present invention.
도 5 및 도 6은 본 발명에 따라 제조된 티타늄 실리사이드 트랜지스터의 개선된 전기적 특성을 설명하기 위해 도시한 그래프들이다.5 and 6 are graphs for explaining the improved electrical characteristics of the titanium silicide transistor manufactured according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
100: 반도체 기판, 102: 게이트산화막,100: semiconductor substrate, 102: gate oxide film,
104: 제1 도전층, 106: 티타늄 실리사이드층,104: first conductive layer, 106: titanium silicide layer,
108: 제1 절연층, 110: 게이트 스페이서,108: first insulating layer, 110: gate spacer,
112: 층간절연막, 114: 콘택홀,112: interlayer insulating film, 114: contact hole,
116: 금속 배선층.116: metal wiring layer.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002779A KR100486229B1 (en) | 1998-02-02 | 1998-02-02 | Method for tisix silicide gate transistor forming using hydrogen anneal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002779A KR100486229B1 (en) | 1998-02-02 | 1998-02-02 | Method for tisix silicide gate transistor forming using hydrogen anneal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068880A KR19990068880A (en) | 1999-09-06 |
| KR100486229B1 true KR100486229B1 (en) | 2005-08-05 |
Family
ID=37303964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002779A KR100486229B1 (en) | 1998-02-02 | 1998-02-02 | Method for tisix silicide gate transistor forming using hydrogen anneal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486229B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673193B1 (en) | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511897B1 (en) * | 1999-06-24 | 2005-09-02 | 주식회사 하이닉스반도체 | method of forming gate electrode of semiconductor device |
| KR100596883B1 (en) * | 2004-12-22 | 2006-07-05 | 동부일렉트로닉스 주식회사 | Method for forming the gate oxide of semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601869A (en) * | 1983-06-20 | 1985-01-08 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS62196870A (en) * | 1986-02-24 | 1987-08-31 | Seiko Epson Corp | Manufacture of semiconductor device |
| KR960039207A (en) * | 1995-04-04 | 1996-11-21 | 김주용 | Method for manufacturing gate electrode of semiconductor device |
| JPH09246497A (en) * | 1996-03-01 | 1997-09-19 | Motorola Inc | Formation of semiconductor device |
-
1998
- 1998-02-02 KR KR1019980002779A patent/KR100486229B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601869A (en) * | 1983-06-20 | 1985-01-08 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS62196870A (en) * | 1986-02-24 | 1987-08-31 | Seiko Epson Corp | Manufacture of semiconductor device |
| KR960039207A (en) * | 1995-04-04 | 1996-11-21 | 김주용 | Method for manufacturing gate electrode of semiconductor device |
| JPH09246497A (en) * | 1996-03-01 | 1997-09-19 | Motorola Inc | Formation of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673193B1 (en) | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990068880A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144649B1 (en) | Method for selective formation of silicide films of semiconductor device | |
| US5108954A (en) | Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method | |
| KR100881716B1 (en) | Method for fabricating tungsten line with reduced sheet resistance tungsten layer and method for fabricating gate of semiconductor device using the same | |
| US5258637A (en) | Semiconductor devices produced according to a method which reduces contact resistance at silicide/active area interfaces | |
| KR100334979B1 (en) | Semiconductor device in which hot carrier resistance can be improved and silicide layer can be formed with high reliability and method of manufacturing it | |
| KR970077674A (en) | Manufacturing method of semiconductor integrated circuit device | |
| KR100506963B1 (en) | Semiconductor device and method for producing the same | |
| US5960303A (en) | Process of forming titanium silicide interconnects | |
| KR0161380B1 (en) | Transistor of semiconductor device and their manufacturing method | |
| KR100486229B1 (en) | Method for tisix silicide gate transistor forming using hydrogen anneal | |
| US7129169B2 (en) | Method for controlling voiding and bridging in silicide formation | |
| KR100486649B1 (en) | Method for forming salicide of a semiconductor device | |
| KR100449250B1 (en) | Method for forming bit line of semiconductor device | |
| KR100403613B1 (en) | Method for forming gate electrode structure with improved profile and gate electrode structure thereof | |
| KR20040059931A (en) | Method for fabricating dual gate oxide of semiconductor device | |
| KR100318273B1 (en) | Method for forming bit line of semiconductor device | |
| US20040061190A1 (en) | Method and structure for tungsten gate metal surface treatment while preventing oxidation | |
| KR100905777B1 (en) | Method of manufacturing MOSFET device | |
| KR100437620B1 (en) | Method of forming polycide structure of semiconductor device without penetration of fluorine | |
| KR100351895B1 (en) | Method for forming bitline in semiconductor device | |
| JPH0831821A (en) | Production of semiconductor device | |
| KR100564552B1 (en) | Method for fabricating MOS transistor having low resistive gate electrode | |
| KR100518220B1 (en) | Method for forming bit line of semiconductor device | |
| KR100400279B1 (en) | Method for manufacturing semiconductor device with tungsten silicide | |
| KR100318260B1 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |