KR100481227B1 - 금속배선층 패턴을 가진 회로기판의 제조방법 - Google Patents

금속배선층 패턴을 가진 회로기판의 제조방법 Download PDF

Info

Publication number
KR100481227B1
KR100481227B1 KR10-2002-0024734A KR20020024734A KR100481227B1 KR 100481227 B1 KR100481227 B1 KR 100481227B1 KR 20020024734 A KR20020024734 A KR 20020024734A KR 100481227 B1 KR100481227 B1 KR 100481227B1
Authority
KR
South Korea
Prior art keywords
pattern
metal wiring
circuit board
layer
metal
Prior art date
Application number
KR10-2002-0024734A
Other languages
English (en)
Other versions
KR20030086641A (ko
Inventor
김남균
서길수
김은동
김상철
방욱
송근호
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR10-2002-0024734A priority Critical patent/KR100481227B1/ko
Publication of KR20030086641A publication Critical patent/KR20030086641A/ko
Application granted granted Critical
Publication of KR100481227B1 publication Critical patent/KR100481227B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 반도체의 패키지 및 전자회로 구성에 광범위하게 사용되는 회로기판을 제조하는 새로운 방법에 의하여 종래의 제조방법에서 문제점으로 지적되는 화학적 에칭공정에 의한 폐액 산출과, 금속배선층 표면의 오염과, 불필요한 금속배선층 영역의 제거에 따른 재활용의 어려움과, 공정의 복잡성 등을 개선할 수 있는 금속배선층 패턴을 가진 회로기판의 제조방법을 제공하기 위한 것이다
이를 위해 금속배선층 패턴을 가진 회로기판의 제조방법은, 판상의 전기절연층을 형성하는 제 1단계와; 금속배선 패턴을 형성하는 제 2단계와; 상기 제 1단계에서 형성된 판상의 전기절연층 상에 상기 제 2단계에서 형성된 상기 금속배선 패턴을 접착하여 금속배선 패턴층을 형성하는 제 3단계를 포함하여 이루어진다.

Description

금속배선층 패턴을 가진 회로기판의 제조방법 {Method Of Fabricating A Circuit Board With Metal Circuit Patterns}
본 발명은 반도체의 패키지 및 전자회로 구성에 광범위하게 사용되는 금속배선층 패턴을 가진 회로기판과 그 기판을 제조하는 방법에 관한 것이다.
일반적으로 반도체를 비롯한 전자부품은 회로기판 위에 패키지되는데, 이 회로기판은 기본적으로 절연층 위에 두께가 얇은 금속을 접착하고 특정 패턴으로 가공한 것이다.
금속지지판을 가진 회로기판을 제조하기 위한 종래의 방법을 소개하면 다음과 같다.
도 1은 금속지지판을 가진 회로기판(IMS; insulated metal substrate)을 도시한 도면이다. 금속배선층 패턴을 만들기 위한 출발물질로서의 회로기판(10)은 금속지지판(11), 전기절연층(12), 금속배선층(13)이 차례대로 쌓인 적층구조이다.
상기 금속지지판(11)은 1∼4㎜ 두께의 알루미늄, 구리 또는 기타 합금이 사용되며, 그 두께는 요구되는 기계적 강도와 열방출능력에 따라 달라질 수 있다. 전기절연층(12)은 두께 25∼1,000㎛의 에폭시, 고분자 수지 및 그 복합재가 흔히 사용되며, 그 두께는 요구되는 절연내압, 방열 특성에 의하여 결정된다.
상기 금속배선층(13)은 회로패턴의 디자인 대상으로서 두께 25∼1,000㎛의 전기전도도가 좋은 금속(구리 등)이 사용되며, 이 금속배선층(13)은 회로기판 위에 올려지는 반도체 및 전자부품간의 신호전달 또는 전류전달 경로로서의 구실을 하며 그 두께는 전류 또는 신호의 크기에 따라 달라질 수 있고, 특히 금속배선층(13)은 전자회로 또는 패키지마다 각각 상이하게 디자인되어 제조되게 된다.
상기 금속지지판(11)과 전기절연층(12)사이 그리고 전기절연층(12)과 금속배선층(13)사이의 접착성을 좋게 하기 위하여 각각의 재료의 표면처리를 하거나 기타 물리적 화학적 처리를 할 수 있다. 또한 금속배선층(13)의 표면을 흔히 도금하기도 한다.
도 2는 설계된 회로패턴을 종래의 기술로 제조하기 위하여 도 1의 회로기판에 부식방지필름(14) 또는 패턴필름을 금속배선층(13) 위에 특정패턴으로 도포한 상태를 나타낸 도면이다.
부식방지필름(14)을 선택적으로 도포하여 특정 패턴으로 만드는 대표적인 방법은 2가지이다. 첫째는 사진감광형 부식방지필름(14)을 금속배선층(13) 위에 전면적으로 도포한 후 포토마스크를 이용하여 일련의 포토 리소그라피(photo lithography) 공정을 통하여 선택된 영역에 부식방지필름(14)을 잔류시키는 방식이다. 다른 하나는 정밀 인쇄기기를 이용하여 부식방지필름(14)을 선택된 영역에 인쇄하여 특정 패턴을 만드는 방식이다.
도 2와 같이 적층구조형 회로기판(10)의 금속배선층(13) 위에 부식방지필름(14)을 특정 부위에 선택적으로 인쇄하거나 혹은 전면에 부식방지필름을 도포하여 포토마스크를 이용한 일련의 포토 리소그라피(photo lithography) 공정으로 선택적으로 남아있게 한다.
그 다음은 에칭공정으로서 도 2의 회로기판을 부식용액에 노출하여 일부의 금속배선층을 제거하는 공정으로서 도 3은 일부의 금속배선층(13)이 에칭에 의하여 제거된 상태를 보여주고 있다. 도 3은 종래의 기술로 회로기판을 제조하는 공정을 보여주는 것으로, 도 2와 같이 부식방지필름(14)이 도포된 회로기판(10)을 부식용액에 노출하여 부식한 이후의 상태를 보여주고 있다. 부식방지필름(14)과 그 아래의 금속배선층(13)은 온전히 남아있으나 부식방지필름(14)이 없는 영역의 금속배선층은 부식되어 제거된 상태를 보여주고 있다.
그 다음은 부식방지필름(14)을 벗겨내는 마무리 공정으로서 도 4는 이러한 일련의 공정을 거쳐서 완성된 회로기판을 보여주고 있다. 도 4는 완성된 회로기판(20)으로서 도 3에서 남아있는 부식방지 필름(14)을 제거하고 마무리 공정을 거친 상태를 도시한 도면이다.
완성된 회로기판(20)의 구성은 금속지지판(11)과 전기절연층(12)의 적층구조 위에 특정 패턴의 금속배선층(13)만이 남아있다. 도 1과 비교하면 금속지지판(11)과 전기절연층(12)은 공통적이지만 도 1에서 전면을 덮은 금속배선층(13)은 도 4에서 특정 패턴의 금속배선층(13)만을 남기고 에칭되어 없어진 것이 다르다.
상기에서 개략적으로 설명한 종래의 방법은 다음과 같은 단점이 있다.
(1) 여러 단계의 공정을 거쳐야 한다.
얇은 금속배선층(13)의 일부 면적을 제거하기 위하여 특정부위에 내부식성의 부식방지필름(14)을 도포하고, 사진작업 및 현상, 화학적 방법에 의한 에칭, 부식방지 필름(14)의 제거, 세척 등의 여러 단계 공정을 거쳐야 한다. 매 단계마다 공정의 안정화와 함께 검사과정이 필요하기도 한다.
(2) 화학 폐액 산출에 따른 환경문제를 유발한다.
금속배선층(13)을 선택적으로 제거하기 위하여 금속을 부식할 수 있는 에칭용 화학용액을 사용한다. 이러한 에칭 공정 후에는 중금속의 함유량이 높은 화학 폐액이 산출되게 된다. 화학 폐액이 산출되는 것은 금속 에칭 공정뿐만이 아니며 부식방지필름(14)을 현상하기 위해서도 화학적 처리가 불가피하며 또한 최종적으로 부식방지필름(14)을 벗겨내기 위해서도 화학용액을 이용한 처리가 불가피하다.
이러한 까닭으로 회로기판 또는 인쇄회로기판 산업은 산업용 폐수가 다량 산출하는 공해산업으로 인식되기에 이르렀다. 따라서 이러한 종래의 공정은 화학 폐액의 산출이 필연적이므로 이를 정화하여 처리하기 위한 경제적, 사회적 비용을 증대시키는 문제점이 있다.
(3) 에칭하여 제거한 금속배선층을 재활용하기 어렵다.
출발물질로서의 회로기판(10)의 금속배선층(13)에서 일부의 금속배선층은 회로를 구성하기에 불필요한 화학적 방법으로 제거된다. 즉, 금속배선층(13) 초기면적의 수십%가 부식 공정에서 제거된다. 즉 부식방지 필름이 덮이지 않은 부위의 금속층은 화학용액에 노출되어 반응하여 회로기판에서 사라지게 되며 이렇게 사라진 금속성분은 화학 폐용액 속에 잔류하게 된다. 이러한 폐액으로부터 다시 금속배선층으로 활용할 만한 품질의 금속판을 재생하기란 기술적으로 어렵다. 뿐만 아니라 재생을 위한 엄청난 비용증가로 사실상 재생은 불가능하다. 결론적으로 종래의 기술을 사용하여 회로기판을 제작할 경우 불필요하게 된 금속배선층 부분은 재활용이 불가능한 형태로 버려지는 문제점이 있다.
(4) 부식방지필름(14)의 도포에 따른 금속배선층(13)의 표면이 오염되어 후공정 비용이 상승한다.
도 4에서 남아있는 금속배선층(13)의 표면은 도 1의 금속배선층의 표면보다 훨씬 오염되어 있다. 그 이유는 부식방지필름(14)을 도포하고 다시 부식방지필름(14)을 제거하는 과정을 거치기 때문이다. 완성된 회로기판(20)은 반도체 또는 전자부품과의 결선을 위하여 솔더 접합 등 후공정을 거치는데 이를 위하여 금속 표면 오염을 제거하여 표면의 활성도를 높이는 별도의 공정을 추가해야 한다. 예를 들어 솔더 접합 특성을 향상시키기 위하여 융제(flux)를 사용하여야 하는 것도 이러한 이유 때문이다.
상기한 바와 같이 회로기판의 제조에서 발생하는 상기의 문제점들은 종래의 기술이 다음과 같은 몇가지 핵심적인 공정을 사용하기 때문이다.
(1) 전기절연층(12) 표면의 전부 혹은 대부분을 덮으며 접착된 금속배선층(13)을 사용하되 이 금속배선층(13)은 회로패턴으로 미리 가공되지 않은 것이다.
(2) 원하는 회로패턴을 제작하기 위하여 금속배선층(13)의 일부 혹은 거의 대부분을 화학적 부식공정을 통하여 제거한다.
(3) 화학적 부식을 막기 위하여 일부 금속배선층 위에 부식을 방지하기 위한 부식방지필름(14)을 도포하며 이 부식방지필름(14)은 최종적으로 제거된다.
상기한 공정상의 특징으로 인하여 종래의 기술은 전술한 문제점들이 발생하게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 반도체의 패키지 및 전자회로 구성에 광범위하게 사용되는 회로기판을 제조하는 새로운 방법에 의하여 종래의 제조방법에서 문제점으로 지적되는 화학적 에칭공정에 의한 폐액 산출과, 금속배선층 표면의 오염과, 불필요한 금속배선층 영역의 제거에 따른 재활용의 어려움과, 공정의 복잡성 등을 개선할 수 있는 금속배선층 패턴을 가진 회로기판의 제조방법을 제공하고자 함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 금속배선층 패턴을 가진 회로기판의 제조방법은, 판상의 전기절연층을 형성하는 제 1단계와; 금속배선 패턴을 형성하는 제 2단계와; 상기 제 1단계에서 형성된 판상의 전기절연층 상에 상기 제 2단계에서 형성된 상기 금속배선 패턴을 접착하여 금속배선 패턴층을 형성하는 제 3단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제 1단계에서 상기 판상의 전기절연층을 금속지지판 상에 형성한다. 그리고, 상기 제 1단계와 상기 제 2단계는 상호 독립적인 공정에 의하여 이루어진다. 또, 상기 판상의 전기절연층 위에 부착되기 이전의 금속배선 패턴의 2차원 투사 모양과, 상기 판상의 전기절연층 위에 부착된 회로기판의 완성시의 금속배선 패턴의 2차원 투사 모양이 동일하다. 또한, 상기 판상의 전기절연층 위에 부착된 이후의 상기 금속배선 패턴의 2차원적 투사 모양이 기계적, 화학적 가공방법에 의하여 더 이상 변형되지 않는다.
또, 상기 제 2단계는 금속배선 모재를 상기 금속배선 패턴의 2차원적 투사모양을 가진 펀치 또는 금형에 넣어 기계적 힘을 가하여 형성하거나, 상기 제 2단계는 금속배선 모재를 상기 금속배선 패턴의 2차원적 투사모양을 가진 펀치 또는 금형에 넣어 전자기적 힘을 가하여 형성한다. 또는, 상기 제 2단계는 금속분말을 성형하여 소결하여 금속배선 패턴을 형성한다.
또한, 상기 제 3단계에서 상기 금속배선 패턴과 상기 전기절연층사이의 접합은 압착 또는 가속접착에 의하여 행한다.
상기와 같이 구성된 본 발명에 의하면, 금속지지판과 전기절연층으로 구성된 적층구조를 만들고 이와는 별도로 금속배선층을 기계적 또는 전자기적 성형방법으로서 가공한 다음에 전기절연층 표면에 접착하여 회로기판을 완성한다. 본 발명에서 제안하는 방법은, 금속지지판, 전기절연층, 금속배선층을 적층한 다음에 화학적인 방법으로 금속배선층을 가공하는 것을 주요 내용으로 하는 종래의 방법이 발생시키는 상기의 문제점들을 개선할 수 있는 진보된 기술이다.
종래의 제조방법에 필연적으로 수반되는 화학적 에칭공정을 없앰으로써, 종래보다 공정단계를 줄이고, 제조공정을 환경과 친화시켰으며, 회로 패턴에서 불필요하게 버려지는 금속배선층을 용이하게 수거하여 재활용할 수 있으며, 회로패턴에 이용될 금속배선층 표면을 오염시키지 않음으로써 양호한 표면 상태를 계속적으로 유지함으로써 후공정의 용이성을 확보할 수 있게 된다.
이하, 본 발명의 바람직한 실시예에 따른 금속배선층 패턴을 가진 회로기판의 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명자들은 상기한 종래의 문제점들을 해결하기 위하여 상기의 3가지 핵심적인 공정을 거치지 않고도 도 4와 동일한 금속배선층 회로패턴을 제조할 수 있는 방법은 다음과 같다.
(1) 본 발명에서는 도 5와 같이 두 개의 주요 재료층, 즉 금속지지판(11)과 전기절연층(12)으로 구성된 적층구조를 만들어 사용한다.
(2) 도 6과 같이 회로패턴과 같은 금속배선층(16)을 가공한다. 이 가공방법은 화학적 방법이 아닌 기계적 성형, 전자적 성형, 금속학적 방법을 사용한다.
도 6은 특정 패턴으로 미리 성형되거나 가공된 금속배선층(16)을 도시한 도면이다. 도 6의 특정 패턴의 금속배선층(16)은 도 4에서 화학적 방법으로 제조된 특정패턴의 금속배선층(15)과 동일한 패턴을 가지지만, 기계적, 전자적 또는 금속학적 방법으로 성형되어 제작된다는 점에서 차이가 있다. 미리 성형되거나 가공된 특정 패턴의 금속배선층(16)은 전기전도도가 우수한 금속체가 사용된다.
(3) 도 5의 적층구조와 도 6의 회로패턴으로 미리 가공된 금속배선층(16)을 직접 접착하여 회로기판(30)을 제작한다.
도 5는 본 발명에서 새로이 제안되는 회로기판 제조방법을 위해 사용하고자 하는 적층구조를 보여주고 있다. 도 5의 금속지지판(11)은 1∼4㎜ 두께의 순수 금속(알루미늄, 구리 등) 또는 합금이 사용된다. 외부로부터 기계적인 힘이 가해졌을 때 금속지지판(11)과 금속지지판에 부착된 전기절연층의 변형을 방지할 수 있을 정도로 충분히 두꺼워야 한다. 상기 금속지지판(11)은 또한 그 상부에 탑재될 반도체나 전자부품에서 발생하는 열이 잘 발산될 수 있도록 열전도도가 높은 금속이 선호되며 알루미늄이나 구리 또는 그 합금을 사용할 수 있다.
이는 종래의 기술에서 도 1과 같이 금속지지판(11), 전기절연층(12), 금속배선층(13)의 세 가지 주요 재료층이 차례대로 쌓인 적층구조물을 출발물질로 사용하는 점에서 구별된다.
도 5에서 전기절연층(12)은 전기적으로 절연하기 위한 목적으로 만들어진다. 상기 전기절연층(12)은 절연강도가 뛰어나고 유전손실이 작으며 열전도도가 뛰어난 재료로서 아래층의 금속지지판(11) 혹은 또 다른 전기절연층과의 접합특성이 뛰어난 두께 25∼1,000㎛의 에폭시, 고분자 수지 및 그 복합재료가 사용될 수 있다. 상기 전기절연층(12)의 두께는 요구되는 절연전압이 높을수록 두꺼워져야 하며 전자회로의 손실열이 많아 열발산 능력을 향상시키려면 얇게 하거나 혹은 열전도도가 높은 복합재를 사용할 수 있다.
도 6은 미리 성형된 금속배선층 회로패턴(16)을 보여주고 있다. 도 5의 금속지지판(11)에 전기절연층(12)이 접착된 적층구조는 도 6의 미리 성형된 금속배선층 회로패턴(16)을 부착할 대상이다.
도 6의 금속배선층(16)은 여러 가지 방법으로 제작된다. 금형과 기계적 펀치를 이용하여 도 6의 금속배선판 회로패턴(16)을 성형할 수 있다. 배선회로패턴 모양을 한 금형 위에 금속배선판 모재를 놓고 전자기적 힘을 이용하여 강하게 밀어내는 방법으로 도 6의 금속배선판 회로패턴(16)을 성형할 수 있다. 혹은 금속배선층으로 사용되는 박판을 마치 가위로 잘라내듯 재단하여 금속배선층 회로패턴(16)을 제작할 수도 있다. 혹은 회로패턴 모양을 가지도록 금속분말을 성형하여 소결하여 금속배선층 회로패턴(16)을 제작할 수도 있다.
도 7은 새로이 제안되는 직접 접합방식의 회로기판 제조방법의 개념도이다. 도 5의 적층구조의 전기절연층(12) 위에 도 6의 미리 성형되거나 가공된 금속배선층 회로패턴(16)을 접착함으로써 회로기판을 제작한다. 금속배선층 회로패턴(16)과 전기절연층(12)사이의 접합은 압착, 가속접착 등의 방법이 사용될 수 있다.
도 8은 새로이 제안되는 직접 접합방식으로 제조하여 완성된 회로기판(30)을 보여주고 있다. 이러한 직접 접합방식으로 제조된 회로기판(30)은 금속지지판(11)과 전기절연층(12)과 금속배선층 회로패턴(16)의 물질들로 구성되어 있다.
상기한 바와 같이 본 발명에 의하면, 회로패턴의 금속배선층(16)을 별도로 성형하는 공정과, 이를 적층구조의 전기절연층(12)의 표면에 접착하는 2단계의 공정으로 진행된다. 이러한 방법은 종래의 방법, 즉 특정부위에 부식방지 필름(14)을 도포하고, 사진작업 및 현상, 화학적 방법에 의한 에칭, 부식방지 필름(14)의 제거, 세척 등의 여러 단계 공정에 비하여 훨씬 단순하다.
또, 종래의 기술은 도 2와 도 3과 같이 금속배선층(13)을 선택적으로 제거하기 위한 부식공정이 필요하며 또한 부식방지 필름의 도포 및 제거 과정이 필요하다. 본 발명에서 제안된 방법은 부식공정 및 부식방지 필름의 도포 및 제거과정이 생략됨으로써 화학 폐액이 전혀 산출되지 않는다.
또한, 금속배선층(13) 표면적의 수십%가 회로패턴을 형성하는데 불필요한 부분이지만 기계적, 또는 전자기적 성형 과정에서 금속잔류물로 남게 되어 쉽게 수거되므로 재활용이 가능하다. 종래의 기술로는 불필요하게된 금속배선층(13)은 화학폐액으로 남게 된다.
더욱이, 회로패턴의 금속배선층(16)을 기계적 또는 전자기적 성형방법으로 성형하므로 금속배선층(16) 표면에 오염물질이 개입할 가능성이 극히 낮다. 따라서 완성된 회로기판의 금속배선층(16) 표면은 애당초의 활성도를 유지할 수 있으므로 금속 표면의 활성도를 높이기 위한 별도의 공정을 추가할 필요가 없다.
다음으로, 상기한 금속배선층 패턴을 가진 회로기판의 제조 실시예에 대하여 설명한다.
<실시예 1>
전기적 절연을 목적으로 하는 두께 25∼2000㎛의 전기절연층(12)을 만들고 이와는 별도로 두께 25∼1,000㎛의 구리로 이루어진 특정 패턴 형상의 금속회로배선 또는 금속배선층(16)을 성형하여 위 전기절연층(12)의 표면에 부착함으로써 최종적으로 판상의 전기절연층 위에 회로패턴의 금속배선층(16)이 부착된 형태의 회로기판을 제작한다. 상기 금속회로배선 또는 금속배선층(16)은 상기 전기절연층(12)에 일단 부착된 뒤에는 2차원적 패턴을 바꾸기 위한 추가적인 공정이 필요하지 않도록 가공되어 있다.
<실시예 2>
실시예 1의 과정을 여러 차례 반복하여 전기절연층과 금속회로배선 또는 금속배선층(16)의 층상 조합이 번갈아 쌓이며 다층 구조를 형성한다.
<실시예 3>
기계적인 지지를 목적으로 한 두께 1∼4㎜ 두께의 알루미늄 금속지지판(11) 위에 전기적 절연을 목적으로 한 두께 50∼2000㎛의 전기절연층(12)을 형성하고, 이와는 별도로 두께 25∼1,000㎛의 구리 등의 금속회로배선 또는 금속배선층(16)을 성형하여 제작하여 위 전기절연층의 표면에 부착함으로써 최종적으로 금속지지판과 전기절연층과 금속회로패턴의 순서대로 부착된 형태의 회로기판을 제작한다.
<실시예 4>
실시예 1과 실시예 2와 실시예 3에서 전자성형법(electromagnetic forming)으로 금속배선층 회로패턴(16)을 제작한 다음에 전기절연층(12) 표면에 부착한다.
<실시예 5>
실시예 1과 실시예 2와 실시예 3에서 펀치와 금형을 이용한 펀치성형법으로 금속배선층 회로패턴(16)을 제작한 다음에 전기절연층(12) 표면에 부착한다.
<실시예 6>
실시예 1과 실시예 2와 실시예 3에서 금속을 용융하여 금속배선층 회로패턴(16)을 제작한 다음에 전기절연층(12)의 표면에 부착한다.
<실시예 7>
실시예 1과 실시예 2와 실시예 3에서 금속을 고온에서 소결하여 금속배선층 회로패턴(16)을 제작한 다음에 전기절연층(12)의 표면에 부착한다.
<실시예 8>
실시예 1과 실시예 2와 실시예 3에서 금속배선층 회로패턴(16)과 전기절연층(12) 사이의 접착성을 향상시키기 위한 목적으로 전기절연층(12)의 표면 또는 금속배선층(16)의 한쪽 표면에 활성제를 도포한다.
한편, 본 발명은 전술한 전형적인 바람직한 실시예들에만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 여러 가지로 개량, 변경, 대체 또는 부가하여 실시할 수 있는 것임은 당해 기술분야에 통상의 지식을 가진 자라면 용이하게 이해할 수 있을 것이다. 이러한 개량, 변경, 대체 또는 부가에 의한 실시가 이하의 첨부된 특허청구범위의 범주에 속하는 것이라면 그 기술사상 역시 본 발명에 속하는 것으로 보아야 한다.
이상 상세히 설명한 바와 같이, 회로기판 제작에 있어 본 발명에서 제안하는 방법은 다음의 효과를 가져올 수 있다. 즉, (1) 공정을 단순화할 수 있고, (2) 화학 폐액 산출이 없으므로 친환경적이며, (3) 불필요하여 제거된 금속배선층을 재활용할 수 있고, (4) 금속배선층 표면 활성도를 양호하게 유지하고 후공정이 용이하다는 효과가 있다.
도 1은 금속지지판을 가진 회로기판(IMS; Insulated Metal Substrate)을 도시한 도면이다.
도 2는 설계된 회로패턴을 종래의 기술로 제조하기 위하여 도 1의 회로기판에 부식방지 필름 또는 패턴필름을 금속배선층 위에 특정패턴으로 도포한 상태를 나타낸 도면이다.
도 3은 종래의 기술로 회로기판을 제조하는 공정을 보여주는 것으로 도 2와 같이 부식방지 필름이 도포된 회로기판을 부식용액에 노출하여 부식한 이후의 상태를 보여주는 도면이다.
도 4는 완성된 회로기판으로서 도 3에서 남아있는 부식방지 필름을 제거하고 마무리 공정을 거친 상태를 도시한 도면이다.
도 5는 본 발명에서 새로이 제안되는 회로기판 제조방법에서 사용하고자 하는 적층구조를 도시한 도면이다.
도 6은 본 발명에서 새로이 제안되는 회로기판 제조방법에서 사용하고자 하는 특정패턴으로 미리 성형되거나 가공된 금속배선층을 도시한 도면이다.
도 7은 본 발명에서 제안되는 직접 접합 방식의 회로기판 제조방법의 개념도이다.
도 8은 본 발명에서 제안되는 직접 접합방식으로 제조하여 완성된 회로기판을 도시한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 회로기판 11 : 금속지지판
12 : 전기절연층 13 : 금속배선층
14 : 부식방지필름 20 : 완성회로기판
16 : 금속배선층 30 : 완성회로기판

Claims (18)

  1. 금속지지판 상에 판상의 전기절연층을 형성하는 제 1단계와;
    상기 제 1단계와는 상호 연관성 없는 독립적인 공정에 의해 금속배선 모재를 기계적 힘이나 전자기적 힘 중 어느 하나의 힘을 가하여 금속패턴을 형성함과 동시에, 압착이나 가속접착 중 어느 하나에 의해 전기절연층 상에 접착하는 제 2단계와;
    상기 전기절연층의 표면과 상기 전기절연층에 접착될 금속배선 패턴층의 한쪽 표면 중 적어도 한쪽에 접착 활성제를 도포하는 제 3단계를 포함하여 이루어진 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 판상의 전기절연층 위에 부착되기 이전의 금속배선 패턴의 2차원 투사 모양과, 상기 판상의 전기절연층 위에 부착된 회로기판의 완성시의 금속배선 패턴의 2차원 투사 모양이 동일한 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  5. 제 4항에 있어서,
    상기 판상의 전기절연층 위에 부착된 이후의 상기 금속배선 패턴의 2차원적 투사 모양이 기계적, 화학적 가공방법에 의하여 더 이상 변형되지 않는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  6. 제 1항에 있어서,
    상기 제 2단계는 금속배선 모재를 상기 금속배선 패턴의 2차원적 투사모양을 가진 펀치 또는 금형 중 어느 하나에 넣어 기계적 힘을 가하여 형성함과 동시에 전기 절연층 위에 접착하는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  7. 삭제
  8. 제 1항에 있어서,
    상기 제 2단계는 금속배선 모재를 상기 금속배선 패턴의 2차원적 투사모양을 가진 펀치 또는 금형 중 어느 하나에 넣어 전자기적 힘을 가하여 형성함과 동시에 전기절연층 위에 접착하는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1항에 있어서,
    상기 전기절연층은 25∼2000㎛의 두께의 에폭시 수지와 페놀계 수지 및 고분자 수지 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  15. 제 2항에 있어서,
    상기 전기절연층은 25∼750㎛의 두께의 에폭시 수지와 페놀계 수지 및 고분자 수지 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  16. 제 1항에 있어서,
    상기 금속배선 패턴은 10∼1000㎛의 두께를 갖는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  17. 제 1항에 있어서,
    상기 금속배선 패턴은 25∼1000㎛의 두께를 갖는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
  18. 제 2항에 있어서,
    상기 금속지지판은 500∼5000㎛의 두께를 갖는 것을 특징으로 하는 금속배선층 패턴을 가진 회로기판의 제조방법.
KR10-2002-0024734A 2002-05-06 2002-05-06 금속배선층 패턴을 가진 회로기판의 제조방법 KR100481227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024734A KR100481227B1 (ko) 2002-05-06 2002-05-06 금속배선층 패턴을 가진 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024734A KR100481227B1 (ko) 2002-05-06 2002-05-06 금속배선층 패턴을 가진 회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20030086641A KR20030086641A (ko) 2003-11-12
KR100481227B1 true KR100481227B1 (ko) 2005-04-07

Family

ID=32381647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024734A KR100481227B1 (ko) 2002-05-06 2002-05-06 금속배선층 패턴을 가진 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100481227B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316992A (ja) * 1988-06-17 1989-12-21 Mitsubishi Shindoh Co Ltd 銅張積層配線板の製造方法
JPH07142858A (ja) * 1993-11-15 1995-06-02 Toshiba Corp セラミックス配線基板の製造方法
JPH11186679A (ja) * 1997-12-18 1999-07-09 Fuji Electric Co Ltd 絶縁基板およびその製造方法
KR20010017707A (ko) * 1999-08-13 2001-03-05 지충식 회로 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316992A (ja) * 1988-06-17 1989-12-21 Mitsubishi Shindoh Co Ltd 銅張積層配線板の製造方法
JPH07142858A (ja) * 1993-11-15 1995-06-02 Toshiba Corp セラミックス配線基板の製造方法
JPH11186679A (ja) * 1997-12-18 1999-07-09 Fuji Electric Co Ltd 絶縁基板およびその製造方法
KR20010017707A (ko) * 1999-08-13 2001-03-05 지충식 회로 기판

Also Published As

Publication number Publication date
KR20030086641A (ko) 2003-11-12

Similar Documents

Publication Publication Date Title
US7408261B2 (en) BGA package board and method for manufacturing the same
US5729897A (en) Method of manufacturing multilayer foil printed circuit boards
NL8302431A (nl) Ketenplaat en werkwijze voor het vervaardigen ervan.
US8956918B2 (en) Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US20070207607A1 (en) Ball grid array substrate having window and method of fabricating same
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US20090084494A1 (en) Substrate manufacturing method
EP0071706A3 (en) Composite metallic foil useful in the manufacture of printed circuits
KR20080037307A (ko) 회로기판 및 그 제조방법
CN102448250A (zh) 制造印刷电路板的方法
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
CN102196668A (zh) 电路板制作方法
CN108811301A (zh) 电路板结构及其制造方法
KR100731604B1 (ko) 스티프니스 특성이 강화된 인쇄회로기판 제조방법
KR100481227B1 (ko) 금속배선층 패턴을 가진 회로기판의 제조방법
CN103025068A (zh) 制造印刷电路板的方法和使用该方法制造的印刷电路板
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP2005520334A (ja) 金属−セラミック基板、好ましくは銅−セラミック基板を製造するプロセス
JP4172893B2 (ja) 金属ベース回路基板の製造方法
CN111246668B (zh) 一种高密度微间距高导热超薄铜基线路板的制作方法
CN110876239B (zh) 电路板及其制作方法
CN116058081A (zh) 制造印刷电路板的方法
US20110056614A1 (en) Manufacturing method of circuit board
JP2012175081A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee