KR100480900B1 - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR100480900B1
KR100480900B1 KR1019980000657A KR19980000657A KR100480900B1 KR 100480900 B1 KR100480900 B1 KR 100480900B1 KR 1019980000657 A KR1019980000657 A KR 1019980000657A KR 19980000657 A KR19980000657 A KR 19980000657A KR 100480900 B1 KR100480900 B1 KR 100480900B1
Authority
KR
South Korea
Prior art keywords
write enable
input
enable signal
signal
write
Prior art date
Application number
KR1019980000657A
Other languages
English (en)
Other versions
KR19990065387A (ko
Inventor
김대진
나준호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980000657A priority Critical patent/KR100480900B1/ko
Publication of KR19990065387A publication Critical patent/KR19990065387A/ko
Application granted granted Critical
Publication of KR100480900B1 publication Critical patent/KR100480900B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109Control signal input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10Aspects relating to interfaces of memory device to external buses
    • G11C2207/105Aspects related to pads, pins or terminals

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리에 관한 것으로, 제 1 라이트 인에이블 신호가 입력되는 라이트 인에이블 패드와; 소정의 저항성분을 구비하고, 라이트 인에이블 패드를 통하여 유입되는 정전기를 전원전압 또는 접지로 방전시키는 입력보호회로와; 입력보호회로를 통하여 입력되는 제 1 라이트 인에이블 신호를 내부회로에서 사용하기 위한 전압레벨로 변환하는 입력버퍼와; 제 1 라이트 인에이블 신호가 입력되고, 데이타를 메모리 셀에 기록하는데 필요한 소정의 제어신호를 발생시키는 라이트 제어회로와; 제 1 라이트 인에이블 신호를 반전시키고, 제 1 라이트 인에이블 신호를 내부회로에서 사용하기 위한 전압레벨로 변환하는 인버터와; 인버터의 출력신호와 칩 선택신호가 입력되어 제 2 라이트 인에이블 신호를 발생시키는 낸드 게이트와; 데이타 신호가 입력되고, 제 2 라이트 인에이블 신호가 발생하면 입력되어 있는 데이타 신호를 메모리 셀로 출력하는 데이타 입력버퍼를 포함하여 이루어져서, 라이트 인에이블 패드를 통하여 입력되는 라이트 인에이블 신호를 내부회로에 구비된 라이트 인에이블 신호 발생수단에 직접 입력되도록 하고, 그에 따른 정전기 방전수단과 레벨 변환수단을 부가하여 라이트 인에이블 신호의 전달과정에서 발생하는 시간지연을 크게 감소시킨다.

Description

반도체 메모리
본 발명은 반도체 메모리에 관한 것으로, 라이트 인에이블 패드를 통하여 입력되는 라이트 인에이블 신호가 칩 선택신호와 함께 내부적인 라이트 인에이블 신호를 발생시켜서 데이타 입력버퍼에 입력되어 있는 데이타를 메모리 셀 어레이로 출력하는 반도체 메모리에 관한 것이다.
반도체 메모리에서 셀에 데이타를 라이트(WRITE)하기 위해서는 라이트 인에이블 신호를 발생시켜서, 데이타 입력버퍼에서 메모리 셀 어레이로 출력되는 데이타 신호의 출력 타이밍을 제어한다. 즉, 라이트 인에이블 패드를 통하여 입력되는 라이트 인에이블 신호가 칩 선택신호와 함께 내부적인 라이트 인에이블 신호를 발생시켜서 데이타 입력버퍼에 입력되어 있는 데이타가 메모리 셀 어레이로 출력되도록 하는 것이다.
도 1은 이와 같은 종래의 반도체 메모리의 라이트 인에이블 신호 입력경로를 나타낸 회로도이다. 도 1에 나타낸 바와 같이, 라이트 인에이블 패드(10)를 통하여 라이트 인에이블 신호(/WE)가 입력되면 정전기 방지회로(20)를 통하여 내부 회로에 전달된다. 정전기 방지회로(20)를 통하여 입력되는 라이트 인에이블 신호(/WE)는 TTL 레벨의 신호이기 때문에 입력버퍼(40)를 거치면서 내부회로에서 사용할 수 있는 CMOS 레벨로 변환된다. 입력버퍼(40)의 출력신호는 라이트 제어회로(30)에 입력되어 메모리 셀을 대상으로 하는 데이타 라이트 동작에 필요한 여러 가지 제어신호를 발생시킨다. 입력버퍼(40)의 출력신호는 또 인버터(80)에 의해 반전되어 낸드 게이트(70)에도 입력된다. 이 낸드 게이트(70)는 데이타 입력버퍼(60)에 입력되어 있는 데이타 신호를 출력시켜서 메모리 셀 어레이(50)에 입력되도록 하기 위한 논리소자이다. 이 낸드 게이트(70)에는 인버터(80)의 출력신호 뿐만 아니라 두 개의 칩 선택신호(CS1)(CS2)도 함께 입력된다. 라이트 인에이블 신호(/WE)가 로우레벨로 활성화되면 인버터(80)의 출력신호는 하이레벨로 되며, 이때 두 개의 칩 선택신호(CS1)(CS2) 역시 하이레벨로 되면 낸드 게이트(70)에서는 로우레벨의 또 다른 라이트 인에이블 신호(/WR)가 발생한다. 데이타 입력버퍼(6)에 입력된 데이타 신호가 메모리 셀 어레이(50)로 출력되는 동작은 이 라이트 인에이블 신호(/WR)에 의해 이루어진다.
라이트 인에이블 패드(20)를 통하여 입력된 라이트 인에이블 신호(/WE)는 정전기 방지회로(20)와 입력버퍼(40)를 통하여 출력되기 때문에, 이 과정에서 커다란 시간지연이 발생한다. 정전기 방지회로(20)는 다수개의 저항(R1)(R2)과 다이오드(Dl)(D2)(Q1)로 구성되기 때문에 저항(Rl)(R2)과 기생 캐패시턴스에 따른 시간지연이 발생하며, 입력버퍼(40)에서도 큰 시간지연이 발생한다. 이 때문에 인버터(80)에 의해 하이레벨로 반전된 라이트 인에이블 신호(/WE)가 낸드 게이트(70)에 입력되는 시점이 늦어진다. 이와 같은 동작 특성을 도 2에 나타내었다. 도 2에서 (1)은 라이트 인에이블 패드(10)에서 발생하는 라이트 인에이블 신호(/WE)이며, (2)와 (3)은 각각 정전기 방지회로(20)의 출력신호(N1)와 입력버퍼(40)의 출력신호(N2)이다. 도 2의 (2)에서 시간 tl은 정전기 방지회로(20)에서 발생한 시간지연이며, 도2의 (3)에서 시간 t2는 입력버퍼(40)에서 발생한 시간지연이다. 도 2의 (4)와 (5)로 나타낸 두 개의 칩 선택신호(CS1)(CS2)는 라이트 인에이블 신호(/WE)보다 상대적으로 빨리 낸드 게이트(70)에 입력된다. 그러나 도 2의 (6)에 나타낸 바와 같이 입력버퍼(40)에서 출력되는 라이트 인에이블 신호(/WE)의 지연 때문에 낸드 게이트(70)의 출력신호인 또 다른 라이트 인에이블 신호(/WR)는 매우 늦게 출력된다. 도2(6)의 시간 t3은 인버터(80)와 낸드 게이트(70)에서 발생하는 시간지연이다. 또한 시간 t4는 라이트 인에이블 신호(/WE)가 활성화된 시점부터 또 다른 라이트 인에이블 신호(/WR)가 활성화될 때까지의 전체 지연시간을 나타내며 그 크기가 매우 큰 것을 알 수 있다. 이와 같은 커다란 시간지연은 오동작의 원인이 되므로 해소해야 할 필요가 있다.
따라서 본 발명은 라이트 인에이블 패드를 통하여 입력되는 라이트 인에이블 신호를 내부회로에 구비된 라이트 인에이블 신호 발생수단에 직접 입력되도록 하고, 그에 따른 정전기 방전수단과 레벨 변환수단을 부가하여 라이트 인에이블 신호의 전달과정에서 발생하는 시간지연을 크게 감소시키는데 그 목적이 있다.
이와 같은 목적의 본 발명은 제 1 라이트 인에이블 신호가 입력되는 라이트 인에이블 패드와; 소정의 저항성분을 구비하고, 라이트 인에이블 패드를 통하여 유입되는 정전기를 전원전압 또는 접지로 방전시키는 입력보호회로와; 입력보호회로를 통하여 입력되는 제 1 라이트 인에이블 신호를 내부회로에서 사용하기 위한 전압레벨로 변환하는 입력버퍼와; 제 1 라이트 인에이블 신호가 입력되고, 데이타를 메모리 셀에 기록하는데 필요한 소정의 제어신호를 발생시키는 라이트 제어회로와; 제 1 라이트 인에이블 신호를 반전시키고, 제 1 라이트 인에이블 신호를 내부회로에서 사용하기 위한 전압레벨로 변환하는 인버터와; 인버터의 출력신호와 칩 선택신호가 입력되어 제 2 라이트 인에이블 신호를 발생시키는 낸드 게이트와; 데이타 신호가 입력되고, 제 2 라이트 인에이블 신호가 발생하면 입력되어 있는 데이타 신호를 메모리 셀로 출력하는 데이타 입력버퍼를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 3과 도 4를 참조하여 설명하면 다음과 같다. 도 3은 본 발명에 따른 반도체 메모리의 라이트 인에이블 신호가 입력되는 경로를 나타낸 회로도이다.
먼저 도 3에서 라이트 인에이블 패드(10)를 통하여 입력되는 라이트 인에이블 신호(/WE)는 입력보호회로인 정전기 방지회로(20)에 입력된다. 입력보호회로(20)는 소정의 저항성분을 구비하고, 라이트 인에이블 패드(10)를 통하여 유입되는 정전기를 전원전압 또는 접지로 방전시킨다. 입력버퍼(40)는 정전기 방지회로(20)를 통하여 입력되는 TTL 레벨의 라이트 인에이블 신호(/WE)를 내부회로에서 사용할 수 있도록 CMOS 레벨로 변환한다. 입력버퍼(40)에서 출력되는 라이트 인에이블 신호(/WE)는 라이트 제어회로(30)에 입력되는데, 이 라이트 제어회로(30)에서는 데이타를 메모리 셀에 기록하는데 필요한 소정의 제어신호를 발생시킨다.
라이트 인에이블 패드(10)에서 출력되는 라이트 인에이블 신호(/WE)는 인버터(90)에도 입력되는데, 이 인버터(90)는 라이트 인에이블 신호(/WE)를 반전시키고, 또한 내부회로에서 사용하기 위한 전압레벨로 변환한다. 이 인버터(90)의 출력신호와 함께 두 개의 칩 선택신호(CS1)(CS2)가 낸드 게이트(70)에 입력되는데, 낸드 게이트(70)의 출력신호는 또 다른 라이트 인에이블 신호(/WR)가 된다. 데이타 입력버퍼(60)에는 8비트의 데이타 신호(DINO∼DIN7)가 입력되며, 낸드 게이트(70)에서 라이트 인에이블 신호(/WR)가 출력되면 입력되어 있는 데이타 신호를 메모리 셀(50)로 출력한다.
라이트 인에이블 패드(10)와 인버터(90) 사이에 연결되는 라이트 인에이블 신호(/WE)의 전달경로와 접지사이에는 엔모스 다이오드(Q2)가 연결된다. 이 엔모스 다이오드(Q2)는 라이트 인에이블 패드(10)를 통하여 입력되는 정전기로부터 내부 회로를 보호하기 위한 것이다. 또한 라이트 인에이블 패드(10)와 인버터(90) 사이에 연결되는 라이트 인에이블 신호(/WE)의 전달경로에는 저항(R3)이 병렬 연결된다. 이 저항은 엔모스 다이오드(Q2)와 함께 정전기로부터 내부회로를 보호하기 위한 것인데, 도 3의 A지정을 절단하면 전달경로의 저항값이 저항(R3)만큼 증가하게 된다. 이는 전달경로의 저항값을 정전기 보호회로(20)의 저항값과 일치시키기 위한 것이다.
도 4는 도 3에 나타낸 회로도의 동작특성을 나타낸 타이밍도이다. 라이트 인에이블 패드(20)를 통하여 입력된 라이트 인에이블 신호(/WE)는 정전기 방지회로(20)와 입력버퍼(40)를 통하여 출력되기 때문에, 이 과정에서 커다란 시간지연이 발생한다. 정전기 방지회로(20)는 다수개의 저항(R1)(R2)자 다이오드(D1)(D2)(Ql)로 구성되기 때문에 저항(Rl)(R2)과 기생 캐패시턴스에 따른 시간지연이 발생하며, 입력버퍼(40)에서도 큰 시간지연이 발생한다. 도 4의 (1)은 라이트 인에이블 패드(10)에서 발생하는 라이트 인에이블 신호(/WE)이며, (2)와 (3)은 각각 정전기 방지회로(20)의 출력신호(N1)와 입력버퍼(40)의 출력신호(N2)이다. 도 4의 (2)에서 시간 tl은 정전기 방지회로(20)에서 발생한 시간지연이며, 도 4의 (3)에서 시간 t2는 입력버퍼(40)에서 발생한 시간지연이다. 도 4의 (4)와 (5)로 나타낸 두 개의 칩 선택신호(CS1)(CS2)는 라이트 인에이블 신호(/WE)보다 상대적으로 빨리 낸드 게이트(70)에 입력된다. 그러나 도 4의 (6)에 나타낸 바와 같이 내부적으로 발생한 라이트 인에이블 신호(/WR)는 정전기 방지회로(20)와 입력버퍼(40)를 경유할 때보다 매우 빨리 출력된다. 도 4(6)의 시간 t5는 인버터(90)와 낸드 게이트(70)에서 발생하는 시간지연이다. 또한 시간 t6은 라이트 인에이블 신호(/WE)가 활성화된 시점부터 내부의 또 다른 라이트 인에이블 신호(/WR)가 활성화될 때까지의 전체 지연시간을 나타내며 최초의 라이트 인에이블 신호(/WE)의 활성화 시점과 비교하여 그 지연시간이 매우 작은 것을 알 수 있으며, 이로써 데이타 신호가 메모리 셀 어레이로 출력되는 속도가 크게 향상되는 것이다.
따라서 본 발명은 라이트 인에이블 패드를 통하여 입력되는 라이트 인에이블 신호를 내부회로에 구비된 라이트 인에이블 신호 발생수단에 직접 입력되도록 하고, 그에 따른 정전기 방전수단과 레벨 변환수단을 부가하여 라이트 인에이블 신호의 전달과정에서 발생하는 시간지연을 크게 감소시킨다.
도 1은 종래의 반도체 메모리의 라이트 인에이블 신호가 입력되는 경로를 나타낸 회로도.
도 2는 도 l에 나타낸 회로도의 동작특성을 나타낸 타이밍도.
도 3은 본 발명에 따른 반도체 메모리의 라이트 인에이블 신호가 입력되는 경로를 나타낸 회로도.
도 4는 도 3에 나타낸 회로도의 동작특성을 나타낸 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 라이트 인에이블 패드 20 : 정전기 방지회로
30 : 라이트 제어회로 40 : 입력버퍼
41, 42, 80, 90 : 인버터 50 : 메모리 셀 어레이
60 : 데이타 입력버퍼 70 : 낸드 게이트
Q1, Q2, Dl, D2 : 다이오드 R1∼R3 : 저항
/WE, /WR : 라이트 인에이블 신호 CS1, CS2 : 칩 선택신호
DINO~DIN7 : 데이타 신호

Claims (3)

  1. 반도체 메모리에 있어서,
    제 1 라이트 인에이블 신호가 입력되는 라이트 인에이블 패드와;
    소정의 저항성분을 구비하고, 상기 라이트 인에이블 패드를 통하여 유입되는 정전기를 전원전압 또는 접지로 방전시키는 입력보호회로와;
    상기 입력보호회로의 출력신호를 내부회로의 전압레벨로 변환하는 입력버퍼와;
    상기 입력버퍼의 출력신호가 입력되고, 데이타를 메모리 셀에 기록하는데 필요한 소정의 제어신호를 발생시키는 라이트 제어회로와;
    상기 라이트 인에이블 패드에서 출력되는 상기 제 1 라이트 인에이블 신호를 반전시키고, 상기 제 1 라이트 인에이블 신호를 내부회로에서 사용하기 위한 전압레벨로 변환하는 인버터와;
    상기 인버터의 출력신호와 칩 선택신호가 입력되어 제 2 라이트 인에이블 신호를 발생시키는 낸드 게이트와;
    데이타 신호가 입력되고, 상기 제 2 라이트 인에이블 신호가 발생하면 입력되어 있는 상기 데이타 신호를 메모리 셀로 출력하는 데이타 입력버퍼와,
    상기 인버터의 입력단과 접지사이에 연결된 방전수단을 포함하며,
    상기 라이트 인에이블 패드와 상기 인버터의 입력단 사이에 구비되는 상기 제 1 라이트 인에이블 신호 전달경로의 저항값이 상기 입력보호회로의 저항성분과 동일한 것을 특징으로 하는 반도체 메모리.
  2. 청구항 1에 있어서, 상기 방전수단이 엔모스 트랜지스터의 게이트와 소스를 접지시키고, 드레인을 상기 제 1 라이트 인에이블 신호 전달경로에 연결한 엔모스 다이오드인 반도체 메모리.
  3. 청구항 2에 있어서, 상기 엔모스 다이오드의 임계전압이 상기 제 1 라이트 인에이블 신호의 전압 레벨보다 높은 반도체 메모리.
KR1019980000657A 1998-01-13 1998-01-13 반도체메모리 KR100480900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980000657A KR100480900B1 (ko) 1998-01-13 1998-01-13 반도체메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000657A KR100480900B1 (ko) 1998-01-13 1998-01-13 반도체메모리

Publications (2)

Publication Number Publication Date
KR19990065387A KR19990065387A (ko) 1999-08-05
KR100480900B1 true KR100480900B1 (ko) 2005-07-07

Family

ID=37309584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000657A KR100480900B1 (ko) 1998-01-13 1998-01-13 반도체메모리

Country Status (1)

Country Link
KR (1) KR100480900B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198592A (ja) * 1983-04-27 1984-11-10 Hitachi Ltd 半導体記憶装置における書込み回路
KR900005294A (ko) * 1988-09-23 1990-04-13 이만용 에스램의 어드레스 트래킹 라이트 인에이블 버퍼
KR900015147A (ko) * 1989-03-20 1990-10-26 미다 가쓰시게 출력버퍼, 보호회로, 이것을 포함하는 반도체 기억장치 그리고 그의 품종 전개방법, 배치방법 및 테스트 방법
KR940002859A (ko) * 1992-07-04 1994-02-19 김주용 라이트 인에이블(we)버퍼 보호회로
KR960008840A (ko) * 1994-08-29 1996-03-22 김주용 메모리 소자의 라이트 제어신호 발생회로
KR980011454A (ko) * 1996-07-22 1998-04-30 문정환 라이트 제어회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198592A (ja) * 1983-04-27 1984-11-10 Hitachi Ltd 半導体記憶装置における書込み回路
KR900005294A (ko) * 1988-09-23 1990-04-13 이만용 에스램의 어드레스 트래킹 라이트 인에이블 버퍼
KR900015147A (ko) * 1989-03-20 1990-10-26 미다 가쓰시게 출력버퍼, 보호회로, 이것을 포함하는 반도체 기억장치 그리고 그의 품종 전개방법, 배치방법 및 테스트 방법
KR940002859A (ko) * 1992-07-04 1994-02-19 김주용 라이트 인에이블(we)버퍼 보호회로
KR960008840A (ko) * 1994-08-29 1996-03-22 김주용 메모리 소자의 라이트 제어신호 발생회로
KR980011454A (ko) * 1996-07-22 1998-04-30 문정환 라이트 제어회로

Also Published As

Publication number Publication date
KR19990065387A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
US6300800B1 (en) Integrated circuit I/O buffer with series P-channel and floating well
US6229365B1 (en) Semiconductor integrated circuit device operating stably at a plurality of power supply voltage levels
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US5903179A (en) Data-outputting buffer circuit
KR100313154B1 (ko) 정전기방전 보호회로
KR100343914B1 (ko) 반도체 장치
US6009030A (en) Sense amplifier enable signal generating circuit of semiconductor memory devices
EP0431624B1 (en) Output circuit having large current driving capability without producing undesirable voltage fluctuations
KR100480900B1 (ko) 반도체메모리
US4896056A (en) Semiconductor IC including circuit for preventing erroneous operation caused by power source noise
KR100265046B1 (ko) 반도체 메모리 소자의 데이터 출력버퍼
KR100224764B1 (ko) 로우 어드레스 스트로우브신호 입력버퍼
US5585759A (en) Input buffer of semiconductor integrated circuit
KR100313155B1 (ko) 정전기방전 보호회로
KR0179913B1 (ko) 출력 인에이블 신호 발생 회로
US20040001551A1 (en) Data transmission circuit and method for reducing leakage current
US5994943A (en) Data output circuits having enhanced ESD resistance and related methods
KR100323453B1 (ko) 정전기방전 보호회로
KR100557951B1 (ko) 입력 버퍼 회로
KR100457746B1 (ko) 출력 버퍼
KR0172438B1 (ko) 반도체 메모리 장치의 입력 패드의 회로
KR100443511B1 (ko) 정전기 보호 회로
KR100323455B1 (ko) 정전기방전 보호회로
US7193883B2 (en) Input return path based on Vddq/Vssq
KR950000354B1 (ko) 네가티브 입력신호 보상을 위한 입력버퍼

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee