KR100480625B1 - Method for forming trench isolation and semiconductor device comprising the same - Google Patents
Method for forming trench isolation and semiconductor device comprising the same Download PDFInfo
- Publication number
- KR100480625B1 KR100480625B1 KR10-2002-0065249A KR20020065249A KR100480625B1 KR 100480625 B1 KR100480625 B1 KR 100480625B1 KR 20020065249 A KR20020065249 A KR 20020065249A KR 100480625 B1 KR100480625 B1 KR 100480625B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- isolation layer
- trench isolation
- film
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는 반도체 소자에 관한 것이다. 본 발명에 따른 트렌치 소자분리막 형성방법에서는, 실리콘 기판에 넓고 얕은 제1 트렌치를 형성한 다음 그 내부에 산화막을 매립하여 제1 트렌치 소자분리막을 형성한다. 상기 제1 트렌치 소자분리막 양측에 바로 인접한 부위의 기판 상부면을 식각함으로써 상기 제1 트렌치 소자분리막보다 좁고 깊은 제2 트렌치를 형성한다. 이어서, 열산화법으로 상기 제2 트렌치를 매립하여 상기 제1 트렌치 소자분리막과 연결된 제2 트렌치 소자분리막을 형성한다. 깊은 트렌치를 매립하여 소자분리막을 형성하는 대신, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 갭 필 마진(gap fill margin)을 확보하는 동시에 소자분리 특성을 강화할 수 있다. A method of forming a trench isolation film and a semiconductor device comprising the isolation film is provided. In the method for forming a trench isolation layer according to the present invention, the first trench isolation layer is formed by forming a wide and shallow first trench in a silicon substrate and then embedding an oxide film therein. The second trench may be narrower and deeper than the first trench isolation layer by etching the substrate upper surface of a portion immediately adjacent to both sides of the first trench isolation layer. Subsequently, the second trench is filled with the second trench by thermal oxidation to form a second trench isolation layer connected to the first trench isolation layer. Instead of filling a deep trench to form a device isolation film, filling a shallow trench to form a device isolation film, and then forming deep device isolation films by thermal oxidation on both sides of the device isolation film, thereby securing a gap fill margin. At the same time, device isolation characteristics can be enhanced.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 특히 반도체 소자 제조시 소자간의 분리를 위한 쉘로우 트렌치 소자분리막(Shallow Trench Isolation : 이하 "STI"라 함)의 형성방법 및 그 방법으로 형성한 STI를 구비하는 반도체 소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and in particular, a method of forming a shallow trench isolation layer (hereinafter referred to as "STI") for isolation between devices and a STI formed by the method. It relates to a semiconductor device provided.
반도체 소자의 집적도가 증가됨에 따라서, 서로 이웃한 소자들을 전기적으로 격리시키기 위한 소자분리 기술의 중요성이 더욱 증대되고 있다. 반도체 공정의 소자분리 기술 중의 하나인 STI 형성방법은 반도체 기판에 액티브영역을 한정하는 트렌치를 형성하고 나서, 상기 트렌치 내부를 절연 물질로 매립하여 소자분리막을 형성하는 것이다. As the degree of integration of semiconductor devices increases, the importance of device isolation techniques for electrically isolating neighboring devices is increasing. The STI forming method, which is one of the device isolation techniques of the semiconductor process, forms a trench to define an active region in a semiconductor substrate, and then fills the trench with an insulating material to form an isolation layer.
반도체 소자의 크기 감소에 따라서 STI가 형성되는 필드영역도 좁아지고 있으며, 이에 따른 소자분리 특성 확보를 위한 다양한 시도가 있어 왔다. 그 중에서 가장 쉽게 소자분리 특성을 확보하는 방법으로는 트렌치의 깊이를 깊게 하는 것이 있다. 하지만 이 경우, 트렌치 깊이 증가에 따른 갭 필 마진(gap fill margin) 감소가 문제되고 있다. As the size of the semiconductor device decreases, the field area where the STI is formed is also narrowing, and various attempts have been made to secure device isolation characteristics. The easiest way to secure device isolation is to deepen the depth of the trench. However, in this case, the gap fill margin decreases as the trench depth increases.
본 발명이 이루고자하는 기술적 과제는, 소자분리 특성은 개선하면서 갭 필 마진은 충분히 확보할 수 있는 소자분리막 형성방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a device isolation film formation method capable of sufficiently securing a gap fill margin while improving device isolation characteristics.
본 발명이 이루고자하는 다른 기술적 과제는, 소자분리 특성이 향상된 소자분리막을 구비하는 고집적 반도체 소자를 제공하는 것이다. Another object of the present invention is to provide a highly integrated semiconductor device having a device isolation film having improved device isolation characteristics.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트렌치 소자분리막 형성방법에서는 실리콘 기판을 식각하여 넓고 얕은 제1 트렌치를 형성한 다음, 상기 제1 트렌치 내부에 산화막을 매립하여 제1 트렌치 소자분리막을 형성한다. 상기 제1 트렌치 소자분리막 양측에 바로 인접한 부위의 실리콘 기판 상부면을 노출시키는 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각함으로써 상기 제1 트렌치 소자분리막보다 좁고 깊은 제2 트렌치를 형성한다. 이어서, 상기 감광막 패턴을 제거한 다음 열산화법으로 상기 제2 트렌치를 매립하여 상기 제1 트렌치 소자분리막과 연결된 제2 트렌치 소자분리막을 형성한다.In order to achieve the above technical problem, in the method of forming a trench isolation layer of a semiconductor device according to the present invention, a silicon substrate is etched to form a wide and shallow first trench, and then an oxide film is embedded in the first trench to form a first trench device. A separator is formed. After forming a photoresist pattern that exposes the upper surface of the silicon substrate in a portion immediately adjacent to both sides of the first trench isolation layer, and then etching the exposed substrate using the photoresist pattern as an etching mask, narrower and deeper than the first trench isolation layer Form a second trench. Subsequently, after removing the photoresist pattern, the second trench is buried by thermal oxidation to form a second trench isolation layer connected to the first trench isolation layer.
본 발명에 있어서, 상기 제1 트렌치는 후속적으로 산화막을 매립할 때에 보이드가 형성되지 않는 종횡비(aspect ratio)로 형성하는 것이 바람직하다. 그리고, 상기 제2 트렌치를 형성할 때에는 상기 제1 트렌치 소자분리막에 비해 상기 실리콘 기판을 선택적으로 잘 식각하는 가스를 이용한 건식 식각으로 수행하는 것이 좋다. 또한, 상기 제2 트렌치는 상기 제1 트렌치 소자분리막 두께의 1.5배 이상의 깊이를 갖도록 형성할 수 있다.In the present invention, the first trench is preferably formed in an aspect ratio in which no void is formed when the oxide film is subsequently buried. In addition, when forming the second trench, it is preferable to perform dry etching using a gas that selectively etches the silicon substrate as compared with the first trench device isolation layer. The second trench may be formed to have a depth of at least 1.5 times the thickness of the first trench isolation layer.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자는, 실리콘 기판에 형성되고 증착 산화막으로 이루어진 넓고 얕은 제1 트렌치 소자분리막과, 상기 제1 트렌치 소자분리막 양측에 상기 제1 트렌치 소자분리막과 연결되어 형성되고 열산화막으로 이루어진 좁고 깊은 제2 트렌치 소자분리막을 구비하는 것이 특징이다. According to another aspect of the present invention, a semiconductor device includes a wide and shallow first trench isolation layer formed on a silicon substrate and formed of a deposition oxide layer, and connected to the first trench isolation layer on both sides of the first trench isolation layer. And a second deep trench isolation layer formed of a thermal oxide film.
본 발명에 의하면, 깊은 트렌치를 매립하여 보이드 발생의 위험을 안고 소자분리막을 형성하는 대신, 적절히 얕은 소자분리막을 형성한 다음 그 양측으로 깊고 좁은 트렌치를 형성한 후 열산화법으로 매립하여 추가적인 소자분리막을 형성한다. 따라서, 깊은 트렌치의 갭 필 마진 감소로 인해 보이드가 형성되던 문제없이 양호하게 갭 필링된 트렌치 소자분리막을 형성할 수 있으며, 소자분리 특성도 개선/강화할 수 있다. According to the present invention, instead of filling the deep trenches and forming the device isolation layer with the risk of voids, an appropriately shallow device isolation layer is formed, and then deep and narrow trenches are formed on both sides thereof, and the additional device isolation layer is embedded by thermal oxidation. Form. Therefore, a well gap-filled trench isolation layer can be formed without problems of voids due to a decrease in gap fill margin of deep trenches, and device isolation characteristics can be improved / enhanced.
이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에서 동일한 부호는 동일한 층 및 요소를 지칭한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Like numbers in the figures refer to like layers and elements.
도 1 내지 도 6은 본 발명의 실시예에 따른 트렌치 소자분리막 형성방법과 그 소자분리막을 구비하는 반도체 소자를 설명하기 위한 단면도들이다. 본 실시예에서는 종래의 깊은 트렌치 소자분리막과 동일하거나 더 나은 소자분리 특성을 가지면서도 보이드 발생이 없고 고집적화에 유리한 소자분리막과 그 형성방법을 제시한다. 1 to 6 are cross-sectional views illustrating a method of forming a trench device isolation film and a semiconductor device having the device isolation film according to an embodiment of the present invention. In this embodiment, a device isolation film having a device isolation characteristic which is the same as or better than that of a conventional deep trench device isolation film, without voids, and advantageous for high integration, and a method of forming the same are provided.
먼저 도 1을 참조하면, 실리콘 기판(100) 상에 열산화막(104)과 질화막(108)을 순차적으로 형성하여 패드 절연막(110)을 형성한다. 이어서 패드 절연막(110) 상에 포토레지스트(112)를 도포한다. 반사방지를 위하여, 패드 절연막(110) 상에 포토레지스트(112)를 도포하기 전에 유기 ARC(Anti Reflection Coating)(미도시)를 더 도포할 수도 있다. First, referring to FIG. 1, a thermal insulating film 104 and a nitride film 108 are sequentially formed on a silicon substrate 100 to form a pad insulating film 110. Subsequently, the photoresist 112 is coated on the pad insulating layer 110. In order to prevent reflection, an organic antireflection coating (ARC) (not shown) may be further applied before the photoresist 112 is applied on the pad insulating layer 110.
상기 열산화막(104)은 기판(100)과 질화막(108) 사이의 열팽창 계수 차이에서 오는 응력(stress)에 의해 결함이 발생하는 것을 방지하기 위해 형성하는 것으로, 100-300Å 정도 두께로 형성한다. 상기 질화막(108)은 기판(100)의 필드영역을 식각할 때에 식각 마스크로 쓰이는 것으로, 추후에 행해지는 CMP(Chemical Mechanical Polishing) 단계의 평탄화 정지막으로 사용되기도 하며, 평탄화 공정에 의한 손상이 액티브영역에 가해지지 않도록 충분히 두꺼운 두께로 형성하는 것이 바람직하다. 예를 들어, 실리콘 질화물을 1800-2200Å 가량 두께로 증착하여 형성한다(그러나, 유기 ARC를 형성한다면 더 낮게 증착하여도 됨). 증착방법은 통상적인 방법, 예컨대 CVD(Chemical Vapor Deposition), SACVD(Sub-Atmospheric CVD), LPCVD(Low Pressure CVD) 또는 PECVD(Plasma Enhanced CVD)에 의할 수 있으며, 증착소스로는 SiH2Cl2와 NH3를 이용할 수 있다.The thermal oxide film 104 is formed to prevent defects from occurring due to stresses resulting from the difference in thermal expansion coefficient between the substrate 100 and the nitride film 108, and is formed to a thickness of about 100-300 kPa. The nitride film 108 is used as an etch mask when etching the field region of the substrate 100. The nitride film 108 may be used as a planarization stop film during a subsequent chemical mechanical polishing (CMP) step, and damage caused by the planarization process is active. It is preferable to form it thick enough so that it will not be applied to a region. For example, silicon nitride is formed by depositing a thickness of about 1800-2200 mm 3 (but lower may be deposited if organic ARC is formed). The deposition method may be a conventional method such as chemical vapor deposition (CVD), sub-atmospheric CVD (SACVD), low pressure CVD (LPCVD) or plasma enhanced CVD (PECVD), and the deposition source may be SiH 2 Cl 2. And NH 3 can be used.
다음에 도 2를 참조하면, 필드영역을 정의하기 위해 노광 및 현상 공정을 수행하여 포토레지스트 패턴(112a)을 형성한다. 이후, 상기 포토레지스트 패턴(112a)을 식각 마스크로 하여 필드영역의 기판 상부면이 노출될 때까지 건식 식각 방법으로 상기 패드 절연막(110)을 패터닝한다. 즉, 액티브영역의 질화막(108)과 열산화막(104)은 남기고 필드영역의 질화막(108)과 열산화막(104)은 식각으로 제거한다. 이로써, 패터닝된 패드 절연막(110a)은 액티브영역 위에 남겨진 질화막 패턴(108a)과 열산화막 패턴(104a)으로 이루어진다. 상기 질화막(104)을 식각할 때에는 CF4, CHF3, C2F6, C4F 8, CH2F2, CH3F, CH4, C2H2 , C4F6 등과 같은 가스 또는 이들의 혼합가스를 사용할 수 있다.Next, referring to FIG. 2, the photoresist pattern 112a is formed by performing exposure and development processes to define a field region. Thereafter, the pad insulating layer 110 is patterned by a dry etching method using the photoresist pattern 112a as an etching mask until the upper surface of the substrate in the field region is exposed. That is, the nitride film 108 and the thermal oxide film 104 in the active region are left, and the nitride film 108 and the thermal oxide film 104 in the field region are removed by etching. As a result, the patterned pad insulating layer 110a includes a nitride film pattern 108a and a thermal oxide pattern 104a that remain on the active region. When etching the nitride film 104, a gas such as CF 4 , CHF 3 , C 2 F 6 , C 4 F 8 , CH 2 F 2 , CH 3 F, CH 4 , C 2 H 2 , C 4 F 6 , or the like. These mixed gases can be used.
도 3은, 포토레지스트 패턴(112a)을 제거한 다음, 노출된 기판(100)을 건식 식각하여 액티브영역을 한정하는 제1 트렌치(116)를 형성한 상태를 도시한다. 포토레지스트 패턴(112a)은 통상적인 방법, 예컨대 산소 플라즈마를 사용하여 에싱한 다음 유기 스트립으로 제거할 수 있다. 여기서의 제1 트렌치(116)는 후속적으로 산화막으로 매립할 때에 보이드가 형성되지 않는 종횡비로 형성하는 것이 바람직하다. 이러한 종횡비는 후속적으로 어떠한 매립 특성을 가지는 산화막으로 매립할 것인가에 따라 결정된다. 매립 특성이 우수한 산화막으로 매립할 것이라면 제1 트렌치(116)의 종횡비를 충분히 크게 하여도 되지만, 매립 특성이 그다지 우수하지 않은 산화막으로 매립할 것이라면 제1 트렌치(116)의 종횡비를 작게 하여야 할 것이다. 3 illustrates a state in which the first trenches 116 defining the active regions are formed by removing the photoresist pattern 112a and then dry etching the exposed substrate 100. Photoresist pattern 112a may be ashed using conventional methods such as oxygen plasma and then removed with an organic strip. The first trench 116 herein is preferably formed in an aspect ratio in which no void is formed when subsequently buried in an oxide film. This aspect ratio is determined by what kind of embedding properties are subsequently embedded into the oxide film. The aspect ratio of the first trench 116 may be sufficiently large if it is to be filled with an oxide film having excellent buried characteristics, but the aspect ratio of the first trench 116 should be reduced if it is to be filled with an oxide film having a very poor filling characteristic.
계속하여, 상기 제1 트렌치(116) 내부에 HDP(high density plasma) 산화막과 같은 산화막(120)을 매립한다. 그러나, 트렌치 식각 계면 안정을 위하여 얇은 열산화막을 성장시킨 다음에 매립하기도 한다. HDP 산화막의 경우에는 매립 특성이 중간 이상이므로, 상기 제1 트렌치(116)의 종횡비가 3보다 작은 경우에는 보이드없이 매립할 수 있다. 산화막(120)을 증착하였으면 그 내부의 수분을 추출하고 막을 경화시켜 후속 공정의 식각 등에 의한 손실을 최소화하도록 N2, O2, H2 O 등을 이용한 분위기에서 800-1100℃ 온도로 치밀화시킬 수 있다. 이러한 단계는 선택적이다. 한편, 상기 산화막(120)은 제1 트렌치(116)를 완전히 메우기 위하여 패터닝된 패드 절연막(110a) 위에도 소정 두께로 증착되며(점선 표시 참조), 후속적으로 이러한 산화막(120)은 패터닝된 패드 절연막(110a) 중 질화막 패턴(108a)의 상부표면과 실질적으로 동일한 레벨로 평탄화된다(일점 쇄선 표시 참조). 예를 들어, 상기 산화막(120)은 CMP 또는 에치백(etch back)에 의하여 평탄화된다. 이러한 평탄화 공정에서는 질화막 패턴(108a)을 평탄화 정지막으로 사용한다. 예를 들어, CMP를 사용하여 상기 산화막(120)을 평탄화할 경우, 상기 질화막 패턴(108a)은 CMP 스토퍼로 기능한다. 따라서, CMP에서 사용되는 슬러리는 상기 질화막 패턴(108a)보다 산화막(120)을 보다 빨리 식각할 수 있는 것, 예를 들어 세리아(CeO2) 계열의 연마제를 포함하는 슬러리를 선택하는 것이 양호한 결과를 가져온다.Subsequently, an oxide film 120 such as a high density plasma (HDP) oxide film is embedded in the first trench 116. However, in order to stabilize the trench etching interface, a thin thermal oxide film may be grown and then buried. In the case of the HDP oxide film, since the embedding property is in the middle or more, when the aspect ratio of the first trench 116 is smaller than 3, it may be buried without voids. When the oxide film 120 is deposited, the water can be densified at 800-1100 ° C. in an atmosphere using N 2 , O 2 , H 2 O, etc. to minimize the loss due to the extraction of moisture inside the film and curing the film. have. This step is optional. On the other hand, the oxide film 120 is also deposited on the patterned pad insulating film 110a so as to completely fill the first trench 116 (see dotted line), and the oxide film 120 is subsequently patterned. It is planarized to substantially the same level as the upper surface of the nitride film pattern 108a in 110a (refer to a dashed-dotted line display). For example, the oxide layer 120 is planarized by CMP or etch back. In this planarization process, the nitride film pattern 108a is used as the planarization stop film. For example, when the oxide film 120 is planarized using CMP, the nitride film pattern 108a functions as a CMP stopper. Therefore, the slurry used in the CMP can etch the oxide film 120 faster than the nitride film pattern 108a. For example, a slurry containing a ceria (CeO 2 ) -based abrasive may be selected. Bring.
계속하여 도 4를 참조하면, 패터닝된 패드 절연막(110a)까지 제거하여 기판(100) 표면과 거의 나란한 제1 트렌치 소자분리막(120a)을 형성한다. 패터닝된 패드 절연막(110a) 중 질화막 패턴(108a)은 인산 스트립을 적용하여 제거할 수 있고, 열산화막 패턴(104a)은 HF나 BOE(Buffered Oxide Etchant)를 이용하여 제거할 수 있다. Referring to FIG. 4, the patterned pad insulating layer 110a is removed to form a first trench isolation layer 120a that is substantially parallel to the surface of the substrate 100. The nitride layer pattern 108a of the patterned pad insulating layer 110a may be removed by applying a phosphate strip, and the thermal oxide layer pattern 104a may be removed using HF or BOE (Buffered Oxide Etchant).
이어서, 사진 공정을 이용하여 상기 제1 트렌치 소자분리막(120a) 양측에 바로 인접한 부위의 기판(100) 상부면을 노출시키는 감광막 패턴(124)을 형성한다. 상기 감광막 패턴(124)들 사이의 거리(A)는 제1 트렌치 소자분리막 너비(B)보다 크게 하며, 적절히 결정함으로써 후속의 제2 트렌치 너비를 조절한다. 즉, 상기 감광막 패턴(124)은 제1 트렌치 소자분리막(120a) 에지 부분에 제2 트렌치가 식각될 면적을 확보하기 위하여 제1 트렌치 소자분리막(120a) 에지 부분에서 원하는 면적만큼 거리를 두어 형성한다. Subsequently, a photoresist pattern 124 is formed to expose an upper surface of the substrate 100 at a portion immediately adjacent to both sides of the first trench isolation layer 120a by using a photolithography process. The distance A between the photoresist patterns 124 may be larger than the width of the first trench isolation layer B, and the subsequent second trench width may be adjusted by appropriately determining. That is, the photoresist pattern 124 may be formed at a distance from the edge portion of the first trench isolation layer 120a by a desired area in order to secure an area in which the second trench is to be etched at the edge portion of the first trench isolation layer 120a. .
다음 도 5에 도시한 대로, 상기 감광막 패턴(124)을 식각 마스크로 하여 기판(100)을 식각함으로써 제1 트렌치 소자분리막(120a)보다 좁고 깊은 제2 트렌치(128)를 형성한다. 이 때에는, 산화막으로 매립되어 형성된 제1 트렌치 소자분리막(120a)에 비해 실리콘인 기판(100)을 선택적으로 잘 식각하는 가스를 이용한 건식 식각으로 수행한다. 이 때, 제2 트렌치(128)의 깊이(C)는 제1 트렌치 소자분리막(120a) 두께(D)의 1.5배 이상이 되도록 형성할 수 있다. 예를 들어, 제1 트렌치 소자분리막(120a) 두께(D)가 약 4000Å이라면 제2 트렌치(128)의 깊이(C)는 7000Å 정도로 할 수 있다. 상기 기판(100)을 식각할 때에는 HBr과 Cl2의 혼합가스를 사용할 수 있다. 그러나, 이러한 가스 종류에 한정되는 것은 아니고, 제1 트렌치 소자분리막(120a)에 대하여 기판(100)을 선택적으로 잘 식각할 수 있는 가스이면 다양하게 이용할 수 있을 것이다.Next, as illustrated in FIG. 5, the substrate 100 is etched using the photoresist pattern 124 as an etching mask to form a second trench 128 that is narrower and deeper than the first trench isolation layer 120a. In this case, the etching is performed by dry etching using a gas that selectively etches the substrate 100 made of silicon, compared to the first trench device isolation layer 120a embedded in the oxide film. In this case, the depth C of the second trench 128 may be formed to be at least 1.5 times the thickness D of the first trench device isolation layer 120a. For example, when the thickness D of the first trench isolation layer 120a is about 4000 GPa, the depth C of the second trench 128 may be about 7000 GPa. When etching the substrate 100, a mixed gas of HBr and Cl 2 may be used. However, the present invention is not limited to this kind of gas, and may be variously used as long as it can selectively etch the substrate 100 with respect to the first trench device isolation layer 120a.
도 6은, 감광막 패턴(124)을 에싱과 유기 스트립으로 제거한 다음, 열산화법으로 상기 제2 트렌치(128)를 매립하여 상기 제1 트렌치 소자분리막(120a)과 연결된 제2 트렌치 소자분리막(132)을 형성한 상태를 도시한다. 열산화시킬 때에는 퍼니스 타입이나 챔버 타입의 장비를 모두 이용할 수 있으며, O2나 H2O를 산소소스로서 공급하여 800-1100℃ 온도로 가열한다. 분위기 중에 HCl을 첨가하여 산화속도를 증가시키기도 하나, H2O를 이용한 습식 산화에서는 부식문제로 사용하지 않는다. 기판(100)의 실리콘이 소모되면서 열산화막이 만들어지기 때문에 제2 트렌치(128)의 최초 계면보다 더 기판쪽으로 들어간 계면이 형성되지만, 도면에는 부각시켜 나타내지 않기로 한다. 후속적으로는 이온주입 공정으로 인한 손상을 방지하기 위해 버퍼층(buffer layer)으로서 게이트 산화막을 성장시키고 반도체 소자 동작에 필요한 이온주입 공정을 진행하게 된다.FIG. 6 illustrates that the photoresist layer pattern 124 is removed by ashing and an organic strip, and the second trench device isolation layer 132 connected to the first trench device isolation layer 120a by filling the second trench 128 by thermal oxidation. The state which formed the is shown. In the case of thermal oxidation, both furnace type and chamber type equipment can be used, and O 2 or H 2 O is supplied as an oxygen source and heated to a temperature of 800-1100 ° C. Although the oxidation rate is increased by adding HCl in the atmosphere, it is not used as a corrosion problem in wet oxidation using H 2 O. Since the thermal oxide film is made as the silicon of the substrate 100 is consumed, an interface that is formed toward the substrate is formed more than the initial interface of the second trench 128, but it is not shown in the drawing. Subsequently, in order to prevent damage due to the ion implantation process, a gate oxide layer is grown as a buffer layer and an ion implantation process required for operating a semiconductor device is performed.
이렇게 하여, 실리콘 기판(100)에 형성되고 증착 산화막으로 이루어진 넓고 얕은 제1 트렌치 소자분리막(120a)과, 상기 제1 트렌치 소자분리막(120a) 양측에 상기 제1 트렌치 소자분리막(120a)과 연결되어 형성되고 열산화막으로 이루어진 좁고 깊은 제2 트렌치 소자분리막(132)을 포함하는 것을 특징으로 하는 반도체 소자가 제조된다. In this way, a wide and shallow first trench isolation layer 120a formed on the silicon substrate 100 and formed of a deposition oxide layer, and both sides of the first trench isolation layer 120a are connected to the first trench isolation layer 120a. A semiconductor device is fabricated, comprising a narrow deep trench isolation layer 132 formed of a thermal oxide film.
본 발명에 의하면, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 기존의 소자분리막의 깊이는 변화시키지 않으면서 소자분리막 주위의 소자분리 특성을 강화시키는 장점이 있다. 따라서, 소자분리 특성은 종래의 깊은 트렌치 소자분리막과 동일하거나 더 우수하면서, 보이드가 형성되는 문제없이 갭 필링된 트렌치 소자분리막을 형성할 수 있는 것이다. According to the present invention, by forming a device isolation film by filling a shallow trench, and then forming a deep device isolation film on both sides of the device isolation film by thermal oxidation method, device isolation around the device isolation film without changing the depth of the existing device isolation film There is an advantage to enhance the characteristics. Therefore, the device isolation characteristic is the same as or better than that of the conventional deep trench device isolation film, and the gap-filled trench device isolation film can be formed without the problem of forming voids.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the technical idea of the present invention. Is obvious.
상술한 본 발명에 의하면, 깊은 트렌치를 매립하여 소자분리막을 형성하는 대신, 얕은 트렌치를 매립하여 소자분리막을 형성한 다음 그 소자분리막 양측에 추가로 깊은 소자분리막을 열산화법으로 형성함으로써, 갭 필 마진을 확보하는 동시에 소자분리 특성을 강화할 수 있다. 따라서, 반도체 소자의 집적화에 부응할 수 있는 소자분리 방법으로 이용될 수 있다.According to the present invention described above, instead of filling a deep trench to form an isolation layer, instead of filling a shallow trench to form an isolation layer, a deep device isolation layer is formed on both sides of the isolation layer by thermal oxidation, thereby providing a gap fill margin. At the same time, device isolation characteristics can be enhanced. Therefore, it can be used as a device isolation method that can cope with the integration of semiconductor devices.
도 1 내지 도 6은 본 발명의 실시예에 따른 트렌치 소자분리막 형성방법과 그 소자분리막을 구비하는 반도체 소자를 설명하기 위한 단면도들이다. 1 to 6 are cross-sectional views illustrating a method of forming a trench device isolation film and a semiconductor device having the device isolation film according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100...실리콘 기판 116...제1 트렌치100 ... silicon substrate 116 ... first trench
120a...제1 트렌치 소자분리막 128...제2 트렌치120a ... first trench isolation layer 128 ... second trench
132...제2 트렌치 소자분리막132 ... Second trench isolation layer
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065249A KR100480625B1 (en) | 2002-10-24 | 2002-10-24 | Method for forming trench isolation and semiconductor device comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065249A KR100480625B1 (en) | 2002-10-24 | 2002-10-24 | Method for forming trench isolation and semiconductor device comprising the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040036285A KR20040036285A (en) | 2004-04-30 |
| KR100480625B1 true KR100480625B1 (en) | 2005-03-31 |
Family
ID=37334871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0065249A KR100480625B1 (en) | 2002-10-24 | 2002-10-24 | Method for forming trench isolation and semiconductor device comprising the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480625B1 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273650A (en) * | 1988-09-08 | 1990-03-13 | Oki Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit device |
| US5360753A (en) * | 1992-09-25 | 1994-11-01 | Samsung Electronics Co., Ltd. | Manufacturing method for a semiconductor isolation region |
| KR970018383A (en) * | 1995-09-27 | 1997-04-30 | 김주용 | Trench device isolation method |
| KR970018369A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | LOCOS-Trench Combination Device Isolation Method |
| KR19980014189A (en) * | 1996-08-08 | 1998-05-15 | 김광호 | Device isolation method of semiconductor device |
| KR0168196B1 (en) * | 1995-12-14 | 1999-02-01 | 김광호 | Method for forming isolation region on a semiconductor device |
| KR100190010B1 (en) * | 1995-12-30 | 1999-06-01 | 윤종용 | Method for forming element isolation region in semiconductor device |
| KR19990050129A (en) * | 1997-12-16 | 1999-07-05 | 김영환 | Device Separator Formation Method of Semiconductor Device |
| KR20010084523A (en) * | 2000-02-26 | 2001-09-06 | 박종섭 | Method for forming isolation region of semiconductor device |
-
2002
- 2002-10-24 KR KR10-2002-0065249A patent/KR100480625B1/en not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273650A (en) * | 1988-09-08 | 1990-03-13 | Oki Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit device |
| US5360753A (en) * | 1992-09-25 | 1994-11-01 | Samsung Electronics Co., Ltd. | Manufacturing method for a semiconductor isolation region |
| KR970018369A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | LOCOS-Trench Combination Device Isolation Method |
| KR970018383A (en) * | 1995-09-27 | 1997-04-30 | 김주용 | Trench device isolation method |
| KR0168196B1 (en) * | 1995-12-14 | 1999-02-01 | 김광호 | Method for forming isolation region on a semiconductor device |
| KR100190010B1 (en) * | 1995-12-30 | 1999-06-01 | 윤종용 | Method for forming element isolation region in semiconductor device |
| KR19980014189A (en) * | 1996-08-08 | 1998-05-15 | 김광호 | Device isolation method of semiconductor device |
| KR19990050129A (en) * | 1997-12-16 | 1999-07-05 | 김영환 | Device Separator Formation Method of Semiconductor Device |
| KR20010084523A (en) * | 2000-02-26 | 2001-09-06 | 박종섭 | Method for forming isolation region of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040036285A (en) | 2004-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100428805B1 (en) | Structure of Trench Isolation and Method of Forming The Same | |
| KR100224700B1 (en) | Isolation method of semiconductor device | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| KR100518587B1 (en) | Fabrication Method for shallow trench isolation structure and microelectronic device having the same structure | |
| KR100677998B1 (en) | Method for manufacturing shallow trench isolation layer of the semiconductor device | |
| KR100403627B1 (en) | Trench isolation method | |
| US20070264790A1 (en) | Method of manufacturing semiconductor device | |
| KR100480625B1 (en) | Method for forming trench isolation and semiconductor device comprising the same | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| KR20070058122A (en) | Method for forming isolation layer of semiconductor device | |
| KR100632034B1 (en) | Method for fabricating a field oxide in a semiconductor device | |
| KR100613342B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20020050762A (en) | Method for isolating semiconductor devices | |
| KR19980048836A (en) | Device Separating Method of Semiconductor Device | |
| KR100652288B1 (en) | Method for fabricating a field oxide in a semiconductor device | |
| KR100536805B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20050015179A (en) | Method for forming trench isolation | |
| KR100942077B1 (en) | Method of manufacturing semiconductor device | |
| KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100478484B1 (en) | Formation method of trench in semiconductor device | |
| KR20000033701A (en) | Method for manufacturing semiconductor device comprising flattening process when shallow trench isolation is formed | |
| KR100509846B1 (en) | Method For Isolating Semiconductor Device | |
| KR20060066390A (en) | Method of forming a isolation layer in a semiconductor device | |
| KR20020051351A (en) | Method for isolating semiconductor devices | |
| KR20010109544A (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |