KR100475018B1 - Manufacturing Method of Semiconductor Memory Device - Google Patents
Manufacturing Method of Semiconductor Memory Device Download PDFInfo
- Publication number
- KR100475018B1 KR100475018B1 KR1019970072019A KR19970072019A KR100475018B1 KR 100475018 B1 KR100475018 B1 KR 100475018B1 KR 1019970072019 A KR1019970072019 A KR 1019970072019A KR 19970072019 A KR19970072019 A KR 19970072019A KR 100475018 B1 KR100475018 B1 KR 100475018B1
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen
- film
- forming
- manufacturing
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000001257 hydrogen Substances 0.000 claims abstract description 90
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 90
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000003795 desorption Methods 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 230000002265 prevention Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012298 atmosphere Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 62
- 238000000137 annealing Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000005275 alloying Methods 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자를 수소 열처리하여 그 전기적 특성을 개선하는데 있어서 가장 적합한 방법을 제공하는 반도체 메모리 소자의 제조방법에 관한 것이다. 고유전체막이나 강유전체막을 갖는 커패시터를 구비하는 반도체 메모리 소자를 제조하는데 있어서, 커패시터를 형성하는 공정 전에 기판을 수소분위기에서 열처리하고, 계속해서 상기 열처리에 의해 트랜지스터에 흡착된 수소가 탈착되지 않도록 저온에서 치밀한 구조의 수소 탈착 방지막을 기판 전면에 형성한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor memory device, which provides a method most suitable for improving the electrical properties of a device by hydrogen heat treatment. In the manufacture of a semiconductor memory device having a capacitor having a high dielectric film or a ferroelectric film, the substrate is heat-treated in a hydrogen atmosphere before the process of forming the capacitor, and at a low temperature so that hydrogen adsorbed to the transistor by the heat treatment is not desorbed. A dense hydrogen desorption prevention film is formed on the entire substrate.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 소자를 수소 열처리하여 그 전기적 특성을 개선하는데 있어서 가장 적합한 방법을 제공하는 반도체 메모리 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor memory device, which provides a method most suitable for improving the electrical properties of a device by hydrogen heat treatment.
초고집적화된 다이나믹 랜덤 억세스 메모리(DRAM) 소자 제조에 있어서 가장 큰 문제가 되는 것 중의 하나는 커패시터를 제조하는 공정이다. 최소 선폭(feature size)이 줄어들더라도 DRAM이 동작하기 위해서 요구되어지는 축전용량은 선폭에 대하여 선형적으로 줄어들지 않기 때문이다. 즉, 데이터 저장 소자로 작용하는 커패시터의 면적은 고집적화 (최소 선폭의 감소)와 더불어 점점 줄어들고 있으나 커패시터 동작을 위해 필요한 최소한의 정전용량은 이와 선형적으로 줄어들지 않는다. One of the biggest problems in manufacturing highly integrated dynamic random access memory (DRAM) devices is the process of manufacturing capacitors. This is because, even if the minimum feature size is reduced, the capacitance required for DRAM operation does not decrease linearly with respect to the line width. In other words, the area of the capacitor serving as the data storage element is decreasing with high integration (minimum line width reduction), but the minimum capacitance required for the capacitor operation does not decrease linearly.
차세대 메모리 소자인 1G급 DRAM의 경우, 커패시터 제조를 위해 이용가능한 면적은 0.2㎛2 정도이다. 이에, 주어진 면적에서 더 큰 용량의 정전용량(capacitance)을 얻기 위한 방법이 연구되고 있다.In the case of 1G DRAM, the next generation memory device, the available area for capacitor manufacturing is about 0.2 mu m 2 . Therefore, a method for obtaining a larger capacity capacitance in a given area has been studied.
C = ε(A/d)C = ε (A / d)
여기서, C는 정전용량을, ε은 유전율을, A는 커패시터의 면적을, 그리고 d는 유전체막의 두께를 의미한다. 상기 식에 의하면, 정전용량(C)은 유전체막과 접하는 스토리지 전극의 면적(A), 유전체막의 두께(d) 및 유전체막의 유전율(ε)과 밀접하게 관련되어 있다는 것을 알 수 있다. Where C is capacitance, ε is the dielectric constant, A is the area of the capacitor, and d is the thickness of the dielectric film. According to the above formula, it can be seen that the capacitance C is closely related to the area A of the storage electrode in contact with the dielectric film, the thickness d of the dielectric film, and the dielectric constant? Of the dielectric film.
따라서, 정전용량(C)을 증가시키기 위해서는, 스토리지 전극의 면적을 증가시키기거나 (A값 증가), 유전체막의 두께를 감소시키거나 (d값 감소), 유전체막의 유전율을 증가 (ε값 증가)시키는 것이 필요하다. 이중, 유전체막의 유전율을 증가시켜 정전용량을 증가시키기 위한 방법으로, BST계의 고유전체와 PZT계의 강유전체를 사용하여 유전체막을 형성하는 것과 같은 새로운 방법이 제시되고 있다. BST계의 고유전체와 PZT계의 강유전체 (이하, "BST 또는 PZT 유전체막"이라 칭함)는 그 유전율이 NO막 (질화막과 산화막을 중첩한 막)에 비해 백배 이상이나 높다. 따라서, 이러한 새로운 유전체막의 사용은 1G급 이상의 차세대 DRAM의 제조를 가능하게 한다.Therefore, in order to increase the capacitance C, it is necessary to increase the area of the storage electrode (increase the value of A), reduce the thickness of the dielectric film (reduce the value of d), or increase the dielectric constant of the dielectric film (increase the value of ε). It is necessary. Among them, as a method for increasing the capacitance by increasing the dielectric constant of the dielectric film, a new method such as forming a dielectric film using a high-k dielectric of BST and a ferroelectric of PZT has been proposed. The dielectric constant of the BST-based high dielectric material and the PZT-based ferroelectric (hereinafter, referred to as "BST or PZT dielectric film") is more than one hundred times higher than that of the NO film (film overlying the nitride film and the oxide film). Therefore, the use of this new dielectric film enables the fabrication of next generation DRAMs of 1G class or more.
BST 또는 PZT 유전체막은 기존의 다결정실리콘(polysillicon) 전극에는 적용이 어렵기 때문에 새로운 전극 구조가 요구된다. 현재 BST 또는 PZT 유전체막을 위한 전극으로써 널리 연구되고 있는 물질은 백금(Pt)인데, 백금은 화학적으로 안정하고 산화하지 않기 때문에 BST 또는 PZT 유전체막 형성 시 필요한 고온 공정을 거쳐도 BST 또는 PZT 유전체막과의 계면에 저유전층을 형성하지 않아 적당하다. Since the BST or PZT dielectric film is difficult to apply to existing polysillicon electrodes, a new electrode structure is required. Pt (Pt) is a material that is widely studied as an electrode for BST or PZT dielectric films. Since platinum is chemically stable and does not oxidize, BST or PZT dielectric films and It is suitable because no low-k dielectric layer is formed at the interface.
도 1 내지 도 4는 커패시터 형성 후, 금속 공정에서 기판을 수소분위기에서 열처리하는 종래의 반도체 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도들로서, BST 또는 PZT 유전체막을 사용한 경우이다.1 to 4 are cross-sectional views illustrating a conventional method of manufacturing a semiconductor memory device in which a substrate is heat-treated in a hydrogen atmosphere in a metal process after capacitor formation, and a BST or PZT dielectric film is used.
소자분리막(12)에 의해 활성 영역들 사이가 서로 분리되어 있는 반도체 기판(10)에 소오스(22), 드레인(20) 및 게이트 전극(16)으로 구성된 트랜지스터를 형성한 후 (도 1), 상기 트랜지스터가 형성되어 있는 기판 전면에 제1 층간절연층(24)를 형성한다. 이어서, 상기 드레인(20)을 부분적으로 노출시키는 다이렉트 접촉창(25)을 상기 제1 층간절연층(24)에 형성한 후, 상기 다이렉트 접촉창(25)을 통해 상기 드레인(20)과 접속하는 비트 라인(26)을 형성한다 (도 2).After forming a transistor including a
계속해서, 제2 층간절연층(28)을 형성하고, 상기 소오스(22)를 부분적으로 노출시키는 매몰 접촉창(29)을 형성한 후, 이를 통해 상기 소오스(22)와 접속하는 스토리지 전극(30)을 형성한다 (도 3). 이후, BST 또는 PZT 유전체막과 플레이트 전극 (도시되지 않음)을 형성하고, 제3 층간절연층(32)를 형성한 후, 금속 배선(34)을 형성한다 (도 4). Subsequently, a second
16M급 이상의 집적도를 갖는 DRAM 소자 제조 공정에서는 상기 금속 배선을 형성한 (metallization) 후, 통상 합금(alloying)공정을 행한다. 이 합금 공정은 서브 - 미크론(sub-micron) 크기의 트랜지스터의 전기적 특성 향상을 위하여 수소를 계면에 트랩시켜 주고자 하는 목적과 금속 배선 (통상, 알루미늄 배선)의 식각 손상을 완화시키고자 하는 목적으로 행해진다. 이 공정은 450℃ 정도의 온도에서 수% - 100% 정도의 수소를 포함하는 질소 분위기에서 기판을 열처리하는 과정으로 진행되는데, 이 과정에서 수소(H2)가 금속 배선(34), 제3 층간절연층(32), 커패시터 및 제2 및 제1 층간절연층(28 및 24) 등을 통해 확산하여 반도체 기판(10) 상의 트랜지스터에 까지 도달하게 된다.In a DRAM device manufacturing process having an integration degree of 16M or more, after the metallization is formed, an alloying process is usually performed. This alloying process is intended to trap hydrogen at the interface to mitigate the electrical properties of sub-micron size transistors and to mitigate etching damage of metal wiring (usually aluminum wiring). Is done. This process is a process of heat-treating the substrate in a nitrogen atmosphere containing a few percent to 100% hydrogen at a temperature of about 450 ℃, during which hydrogen (H 2 ) is the
한편, BST 또는 PZT 유전체막은 수소 분위기와 같은 강한 환원성 분위기에서 열처리 되면 박막 내부에 많은 결함(deffect)이 발생하여 유전성질과 전기 절연성질이 크게 나빠진다. 특히 BST 또는 PZT 유전체막을 위한 전극으로써 널리 사용되는 백금의 경우, 수소 분위기에서 소정의 공정이 진행될 때 수소 분자를 해리 흡착하여 H+ 이온 또는 H 원자를 생성하게 되고, 이 원자 또는 이온 상태의 수소는 BST 또는 PZT 유전체막 내에 많은 결함을 발생시켜 커패시터의 전기적 성질을 급격히 열화시키는 치명적인 요인으로 작용한다. 따라서, 전술한 바와 같은 합금 과정에서 수소에 의한 유전체막의 손상은 피하기 어려운 것으로 판단된다.On the other hand, when the BST or PZT dielectric film is heat-treated in a strong reducing atmosphere such as a hydrogen atmosphere, many defects (deffects) occur in the thin film, and the dielectric and electrical insulation properties are greatly degraded. Particularly in the case of platinum widely used as an electrode for a BST or PZT dielectric film, when a predetermined process is performed in a hydrogen atmosphere, hydrogen molecules are dissociated and adsorbed to generate H + ions or H atoms. Many defects are generated in the BST or PZT dielectric film, which acts as a fatal factor that rapidly degrades the electrical properties of the capacitor. Therefore, it is determined that the damage of the dielectric film by hydrogen in the alloying process as described above is difficult to avoid.
수소에 의한 유전체막의 손상을 제거하기 위하여, 수소 분위기에서의 합금 공정 후 질소(N2) 분위기 등에서 다시 한번 기판을 어닐링(annealing)하는 방법도 생각할 수 있으나, 이와 같은 방법은 상기한 합금 공정에 의한 트랜지스터 특성 개선 효과를 무산시킬 뿐 아니라 이미 형성되어 있는 금속 배선(34)을 보호하기 위하여 어닐링 온도와 분위기에 대한 여러 제한이 가해지게 되므로 실용성이 결여된 방법이다.In order to remove the damage of the dielectric film by hydrogen, a method of annealing the substrate once again in a nitrogen (N 2 ) atmosphere or the like after the alloying process in a hydrogen atmosphere may be considered. In addition to eliminating the effect of improving transistor characteristics, various limitations on the annealing temperature and atmosphere are applied to protect the
도 1 내지 도 4에서, 미설명된 도면 부호 "14"는 게이트 산화막을, 그리고 "18"은 게이트 전극 캡핑(capping)막을 의미한다.1 to 4,
본 발명의 목적은 반도체 메모리 소자를 수소 열처리하여 그 전기적 특성을 개선하는데 있어서 가장 적합한 방법을 제공하는데 있다.It is an object of the present invention to provide a method most suitable for hydrogen heat treating semiconductor memory devices to improve their electrical properties.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 메모리 소자의 제조방법은, BST계의 고유전체막이나 PZT계의 강유전체막을 갖는 커패시터를 구비하는 반도체 메모리 소자를 제조하는데 있어서, 커패시터를 형성하는 공정 전에 기판을 수소분위기에서 열처리하고, 계속해서 상기 열처리에 의해 트랜지스터에 흡착된 수소가 탈착되지 않도록 저온에서 치밀한 구조의 수소 탈착 방지막을 기판 전면에 형성하는 공정을 포함한다.The method for manufacturing a semiconductor memory device according to the present invention for achieving the above object is a method for manufacturing a semiconductor memory device including a capacitor having a BST-based high dielectric film or a PZT-based ferroelectric film, before the step of forming the capacitor. Heat-treating the substrate in a hydrogen atmosphere, and subsequently forming a hydrogen desorption prevention film having a dense structure at low temperature on the entire surface of the substrate so that hydrogen adsorbed to the transistor is not desorbed by the heat treatment.
상기 수소 열처리 공정은 상기 트랜지스터를 형성한 후부터 셀 커패시터 형성 이전 사이에 진행되는 중간 공정들 중 어느 하나, 예컨대 상기 트랜지스터 상에 증착되는 층간절연층 형성 후 상기 수소 탈착 방지막 형성전에 행한다. The hydrogen heat treatment step is performed before any hydrogen desorption prevention film is formed after forming the interlayer insulating layer deposited on the transistor.
상기 수소 탈착 방지막은 400℃ 이하의 온도에서 원자층 도포 (atomic layer deposition) 등의 방식으로 형성하는데, 수소가 통과하지 못할 정도의 치밀한 막구조를 갖도록 형성한다. 상기 수소 탈착 방지막은 산화알루미늄(Al2O3), 보론 나이트라이드(BN), 실리콘 나이트라이드(SiN) 및 이산화 실리콘(SiO2) 등과 같은 물질들 중 어느 하나로 된 유전막을 증착하거나 이들의 조합으로 이루어진 유전막을 증착하여 형성한다.The hydrogen desorption prevention film is formed by atomic layer deposition or the like at a temperature of 400 ° C. or lower, and has a dense film structure such that hydrogen cannot pass therethrough. The hydrogen desorption prevention film may be formed by depositing or combining a dielectric film made of any one of materials such as aluminum oxide (Al 2 O 3 ), boron nitride (BN), silicon nitride (SiN), and silicon dioxide (SiO 2 ). It is formed by depositing a dielectric film.
상기 수소 탈착 방지막을 형성한 후, 트랜지스터의 소오스를 부분적으로 노출시키는 매몰 접촉창을 상기 층간절연층에 형성하는 공정과 상기 매몰 접촉창을 도전물질로 채움으로써 플럭층을 형성하는 공정과 상기 플럭층을 통해 상기 소오스와 접속하는 고유전체막 또는 강유전체막을 갖는 커패시터를 형성하는 공정을 더 진행한다.After the hydrogen desorption prevention film is formed, forming a buried contact window in the interlayer insulating layer to partially expose the source of the transistor; and forming a floc layer by filling the buried contact window with a conductive material. The process of forming a capacitor having a high dielectric film or a ferroelectric film connected to the source through the further proceeds.
따라서, 본 발명에 의하면, 열 부담(thermal burget)이 큰 공정인 커패시터 제조 공정 전에 기판을 수소 분위기에서 열처리한 후 수소 탈착 방지막을 형성함으로써 BST 또는 PZT 유전체막의 손상없이 트랜지스터의 전기적 특성을 개선시킬 수 있다.Therefore, according to the present invention, the electrical properties of the transistor can be improved without damaging the BST or PZT dielectric film by forming a hydrogen desorption prevention film after heat-treating the substrate in a hydrogen atmosphere before the capacitor fabrication process, which is a thermal burget process. have.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 반도체 메모리 소자의 제조방법을 더욱 상세하게 설명하고자 한다.Hereinafter, a method of manufacturing a semiconductor memory device according to the present invention will be described in more detail with reference to the accompanying drawings.
수소에 의한 커패시터의 특성이 열화되는 것을 방지하기 위한 좋은 방법으로, 커패시터를 형성하기 전에 수소 어닐링을 행하는 것이다. 그러나 이는 전술한 바와 같은 후속 공정 (커패시터, 층간절연층, 금속 배선 등을 형성하는 공정)을 진행함에 따라, 특히 커패시터 형성과 같이 열 다발이 큰 공정을 진행하면 예외 없이 트랜지스터의 전기적 특성의 열화를 가져온다. 이는 수소 어닐링 시 트랜지스터에 흡착되어 트랩 큐어링(curing)의 역할을 수행하고 있던 수소가 후속 공정에서 탈착되어 버리기 때문인 것으로 판단된다.A good way to prevent the deterioration of the characteristics of the capacitor by hydrogen is to perform hydrogen annealing before forming the capacitor. However, this is followed by a subsequent process (a process of forming a capacitor, an interlayer insulating layer, a metal wiring, etc.) as described above, especially when a large heat bunch process such as capacitor formation is performed, without deterioration of the electrical characteristics of the transistor without exception. Bring. This is because the hydrogen adsorbed by the transistor during hydrogen annealing and serving as trap curing is desorbed in a subsequent process.
따라서, 본 발명에서 제안하는 공정은 커패시터 형성 전에 수소 어닐링을 행하고 흡착된 수소가 탈착되지 않을 정도의 온도 (약 400℃ 이하)에서 수소의 탈착을 막을 수 있는 치밀한 박막 (수소 탈착 방지막)을 형성함으로써 상기 수소 탈착 방지막 형성 후의 공정 시 발생할지도 모를 수소 탈착을 방지하는 것이다.Therefore, the process proposed by the present invention is carried out by forming an dense thin film (hydrogen desorption prevention film) which can prevent the desorption of hydrogen at a temperature (about 400 ° C. or less) at which the adsorbed hydrogen is not desorbed before the capacitor is formed. It is to prevent hydrogen desorption which may occur in the process after formation of the hydrogen desorption prevention film.
도 5 내지 도 11은 트랜지스터 형성 후 커패시터 형성 전에 기판을 수소분위기에서 열처리한 후 수소 탈착 방지막을 형성하는 본 발명에 의한 반도체 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.5 to 11 are cross-sectional views illustrating a method of manufacturing a semiconductor memory device according to the present invention in which a substrate is heat-treated in a hydrogen atmosphere and then a hydrogen desorption prevention film is formed after formation of a transistor.
먼저, 도 5는 트랜지스터를 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 비활성 영역의 반도체 기판(50)에 트렌치를 형성한 후 이를 절연물질로 채움으로써 활성 영역 사이를 전기적으로 절연하는 트렌치형 소자분리막(52)을 형성하는 단계와, 상기 반도체 기판(30) 표면에 게이트 산화막(54)을 형성한 후 연속하여 다결정실리콘과 실리사이드가 적층된 구조의 게이트 전극 형성물질층을 형성하는 단계와, 상기 게이트 전극 형성물질층과 게이트 산화막을 차례대로 패터닝함으로써 게이트 전극(56)을 형성하는 단계, 상기 게이트 전극(56)을 마스크로 한 이온 주입 공정을 행하여 상기 게이트 전극(56) 양측의 반도체 기판에 각각 소오스(62) 및 드레인(60)을 형성하는 단계와, 상기 게이트 전극(56) 캡핑하는 캡핑층(58)을 형성하는 단계로 진행한다. 이때, 트랜지스터를 형성하는 상기 방법은 전술한 바에 한정되지 않으며 일반적으로 알려진 여러 방법으로 행할 수 있다.First, FIG. 5 is a cross-sectional view for explaining a process of forming a transistor, which is to electrically insulate between active regions by forming a trench in a
도 6은 비트 라인(66)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 트랜지스터가 형성되어 있는 기판 전면에, 예컨대 보론 - 인이 도우프된 글래스(BPSG)와 같은 절연물질을 도포하여 제1 층간절연층(64)을 형성하는 단계와, 상기 드레인(60)을 부분적으로 노출시키는 다이렉트 접촉창(65)을 상기 제1 층간절연층(64)에 형성하는 단계와, 예컨대, 불순물이 도우프된 다결정실리콘과 같은 도전물질로 상기 다이렉트 접촉창(65)을 통해 드레인(60)과 접속하는 상기 비트 라인(66)을 형성하는 단계로 진행한다.6 is a cross-sectional view illustrating a process of forming the
도 7은 수소 분위기에서 기판을 어닐링하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 비트 라인(66)이 형성되어 있는 기판 전면에 제2 층간절연층(68)을 형성하는 단계와, 예컨대 450℃ 정도의 온도, 수% - 100% 정도의 수소를 포함하는 질소 분위기에서 기판을 어닐링하는 단계로 진행한다. FIG. 7 is a cross-sectional view for explaining a process of annealing a substrate in a hydrogen atmosphere, which includes forming a second
이때, 상기 어닐링 공정 시 공급되는 수소는 제2 층간절연층(68), 비트 라인(66), 제1 층간절연층(64) 등을 거쳐 트랜지스터에 까지 도달하여 트랜지스터의 트랩 큐어링의 역할을 한다.At this time, the hydrogen supplied during the annealing process reaches the transistor via the second
도 8은 수소 탈착 방지막(100)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 트랜지스터에 흡착된 수소가 탈착되지 않을 정도의 온도, 예컨대 400℃ 이하의 온도에서 원자층 도포 (atomic layer deposition; ALD) 등의 방식으로 수소가 통과하지 못할 정도의 치밀한 막구조의 상기 수소 탈착 방지막(100)을 상기 제2 층간절연층(68) 전표면에 형성하는 단계로 진행한다.FIG. 8 is a cross-sectional view for explaining a process of forming the hydrogen
이때, 상기 수소 탈착 방지막(100)은 수소가 통과하지 못할 정도의 치밀한 막구조를 갖는 물질, 예컨대 산화알루미늄(Al2O3)과 같은 유전막을 증착하거나 이 보다 유전율이 낮은 보론 나이트라이드(BN), 실리콘 나이트라이드(SiN) 또는 이산화 실리콘(SiO2) 등과 같은 물질로 된 유전막을 증착하거나 이들의 조합으로 이루어진 유전막을 증착하여 형성한다.In this case, the hydrogen
상기 수소 탈착 방지막(100)은 도 7에서 설명한 수소 어닐링 공정 시 트랜지스터에 흡착된 수소가 이후의 공정에서 탈착되더라도 이를 통과하지 못하게 한다. 따라서, 탈착된 수소는 다시 트랜지스터에 흡착하게 되므로 수소 어닐링에 의한 트랜지스터 소자의 전기적 특성 개선 효과는 유지된다. 상기 수소 탈착 방지막(100)은 트랜지스터에 흡착된 수소가 탈착되지 않을 정도의 온도에서 형성되므로 이를 형성하기 위한 제반 공정에 의해 수소가 탈착하는 현상이 발생하지 않는다.The hydrogen
한편, 본 발명의 일 실시예에 따르면, 수소 어닐링을 제2 층간절연층(68) 형성 후 수소 탈착 방지막(100) 형성 전에 행했지만, 이는 트랜지스터 형성 후 커패시터 형성 전 사이의 중간 공정들 중 어느 하나의 공정 다음에 진행할 수도 있음은 물론이다. 이때, 상기 수소 어닐링 공정과 수소 탈착 방지막 형성 공정을 반드시 연달아 행할 필요는 없으며, 상기 수소 탈착 방지막 형성 공정은 상기 수소 어닐링 공정 후 커패시터 형성 전 사이에 행하면 된다.Meanwhile, according to one embodiment of the present invention, the hydrogen annealing was performed after the formation of the second
도 9는 플럭층(70)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 수소 탈착 방지막(100)과 제2 및 제1 층간절연층(68 및 64)을 선택적으로 식각하여 상기 소오스(62)를 노출시키는 매몰 접촉창(69)을 형성하는 단계와, 예컨대 불순물이 도우프된 다결정실리콘과 같은 도전물질을 기판 전면에 증착하는 단계와, 상기 수소 탈착 방지막(100) 표면이 노출될 때 까지, 예컨대 에치백 또는 화학 물리적 폴리슁(CMP)으로 상기 도전물질을 식각함으로써 상기 매몰 접촉창(69)을 플럭(plug)하는 모양의 상기 플럭층(70)을 형성하는 단계로 진행한다. FIG. 9 is a cross-sectional view for explaining a process of forming the
이때, 도 9에서는 플럭층(70)과 비트 라인(66)이 접하는 모양으로 도시되어 있으나, 실제 이들은 상기 제2 층간절연층(68)에 의해 전기적으로 절연되어 있다.In this case, although the
도 10은 커패시터(72)를 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 백금을 전극으로 사용하고 BST계, PZT계 또는 SBT(SrBi2Ta2O9)계 유전체를 유전체막으로 구성하는 통상의 커패시터 제조방법을 따른다.FIG. 10 is a cross-sectional view for explaining the process of forming the
도 11은 금속 배선(76)을 형성하는 공정을 설명하기 위해 도시한 단면도로서, 이 공정은, 상기 커패시터(72)가 형성되어 있는 기판 전면에 제3 층간절연층(74)을 형성하는 단계와, 상기 제3 층간절연층(74) 상에, 예컨대 알루미늄과 같은 금속 물질을 증착한 후 이를 패터닝하여 상기 금속 배선(76)을 형성하는 단계 (금속화 공정(metallization process))로 진행한다.FIG. 11 is a cross-sectional view for explaining a process of forming a
이때, 커패시터를 형성하기 전에 이미 수소 어닐링을 행하였으므로, 상기 금속 배선(76)을 형성한 후 진행되는 합금(alloying) 공정 시 질소 분위기 중의 수소함유를 제거하거나 극히 낮은 농도로 유지한다. 따라서, 금속 배선(76) 형성 후 진행되는 합금 공정에 의해 커패시터에 손상이 발생하던 문제점을 근본적으로 제거할 수 있다.At this time, since hydrogen annealing has already been performed before forming the capacitor, hydrogen content in a nitrogen atmosphere is removed or maintained at an extremely low concentration in an alloying process that is performed after the
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by one of ordinary skill in the art within the technical idea of the present invention.
본 발명에 의한 반도체 메모리 소자의 제조방법에 의하면, 트랜지스터 형성 후 커패시터 형성 전에 수소 어닐링 공정을 진행한 후, 수소 탈착 방지막으로 트랜지스터에 흡착된 수소의 탈착을 방지함으로써 수소 어닐링에 따른 트랜지스터의 특성 개선 효과를 그대로 유지하면서 수소에 의한 커패시터의 손상을 방지할 수 있다.According to the method of manufacturing a semiconductor memory device according to the present invention, after the formation of the transistor, the hydrogen annealing process is performed before the formation of the capacitor, and then the desorption of hydrogen adsorbed to the transistor by the hydrogen desorption prevention film is prevented, thereby improving the characteristics of the transistor according to hydrogen annealing. It is possible to prevent the damage of the capacitor by hydrogen while maintaining the same.
도 1 내지 도 4는 커패시터 형성 후, 금속 공정에서 기판을 수소분위기에서 열처리하는 종래의 반도체 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a conventional semiconductor memory device in which a substrate is heat-treated in a hydrogen atmosphere in a metal process after capacitor formation.
도 5 내지 도 11은 트랜지스터 형성 후 커패시터 형성 전에 기판을 수소분위기에서 열처리한 후 수소 탈착 방지막을 형성하는 본 발명에 의한 반도체 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.5 to 11 are cross-sectional views illustrating a method of manufacturing a semiconductor memory device according to the present invention in which a substrate is heat-treated in a hydrogen atmosphere and then a hydrogen desorption prevention film is formed after formation of a transistor.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072019A KR100475018B1 (en) | 1997-12-22 | 1997-12-22 | Manufacturing Method of Semiconductor Memory Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072019A KR100475018B1 (en) | 1997-12-22 | 1997-12-22 | Manufacturing Method of Semiconductor Memory Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990052528A KR19990052528A (en) | 1999-07-15 |
| KR100475018B1 true KR100475018B1 (en) | 2005-07-12 |
Family
ID=37303377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072019A KR100475018B1 (en) | 1997-12-22 | 1997-12-22 | Manufacturing Method of Semiconductor Memory Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100475018B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673193B1 (en) | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358137B1 (en) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | Method for fabricating of FeRAM having titanium oxide hydrogen barrier as base of inter-layer dielectric |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714993A (en) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | Semiconductor device and manufacturing thereof |
| JPH07111318A (en) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | Ferroelectric substance memory |
| JPH0997883A (en) * | 1995-09-29 | 1997-04-08 | Sony Corp | Capacitor structure of semiconductor memory element and manufacture thereof |
| JPH09293869A (en) * | 1996-04-25 | 1997-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
-
1997
- 1997-12-22 KR KR1019970072019A patent/KR100475018B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714993A (en) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | Semiconductor device and manufacturing thereof |
| JPH07111318A (en) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | Ferroelectric substance memory |
| JPH0997883A (en) * | 1995-09-29 | 1997-04-08 | Sony Corp | Capacitor structure of semiconductor memory element and manufacture thereof |
| JPH09293869A (en) * | 1996-04-25 | 1997-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673193B1 (en) | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990052528A (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275984B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100269306B1 (en) | Integrate circuit device having buffer layer containing metal oxide stabilized by low temperature treatment and fabricating method thereof | |
| KR100395468B1 (en) | Semiconductor device having a hydrogen barrier layer | |
| JP3451943B2 (en) | Method for forming capacitor of semiconductor device | |
| KR20000026967A (en) | Capacitor of semiconductor device and method for forming the same | |
| KR100506513B1 (en) | How to Form Ferroelectric Capacitors | |
| KR100475018B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR100293720B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100275113B1 (en) | A method for fabricating ferroelectric capacitor in semiconductor device | |
| KR100614576B1 (en) | Method for forming capacitor | |
| KR100326242B1 (en) | A method for forming capacitor in semiconductor device | |
| KR100474589B1 (en) | Capacitor Manufacturing Method | |
| KR100587088B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20040082511A (en) | Semiconductor memory device and method for manufacturing the same | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100937988B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100326243B1 (en) | A method for forming capacitor in semiconductor device | |
| KR20000039607A (en) | Method for fabricating capacitor of semiconductor device | |
| KR100846367B1 (en) | Method for fabricating Ferroelectric Random Access Memory | |
| KR100734640B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100235973B1 (en) | Manufacturing method of capacitor in the semiconductor device | |
| KR100329614B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR19990048782A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20010002095A (en) | Method for forming semiconductor memory device capable of preventing contact of diffusion barrier and dielectric layer | |
| KR20010106713A (en) | Method for manufacturing capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |