KR100473138B1 - 허용영역의사용을통한모듈효과레벨에서의공정흐름설계 - Google Patents
허용영역의사용을통한모듈효과레벨에서의공정흐름설계 Download PDFInfo
- Publication number
- KR100473138B1 KR100473138B1 KR1019970013979A KR19970013979A KR100473138B1 KR 100473138 B1 KR100473138 B1 KR 100473138B1 KR 1019970013979 A KR1019970013979 A KR 1019970013979A KR 19970013979 A KR19970013979 A KR 19970013979A KR 100473138 B1 KR100473138 B1 KR 100473138B1
- Authority
- KR
- South Korea
- Prior art keywords
- module
- level
- constraint
- modules
- designable
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 230000008569 process Effects 0.000 title claims abstract description 96
- 238000013461 design Methods 0.000 title claims abstract description 68
- 230000000694 effects Effects 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000004377 microelectronic Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000001902 propagating effect Effects 0.000 claims 3
- 230000007246 mechanism Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 65
- 238000012546 transfer Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000003786 synthesis reaction Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 101100503252 Streptomyces wedmorensis fom1 gene Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000013400 design of experiment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- General Factory Administration (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
제조 흐름, 특히 마이크로전자 집적 회로의 공정의 설계 비용 및 사이클 타임을 줄이기 위한 방법 및 공정이 설명된다. 본 발명의 한 실시예는 공정 흐름 설계의 테스크를 다수의 추상 레벨(abstraction level)로 분할하는 방법으로서 이러한 추상 레벨들 사이를 변환시키는 메카니즘을 제공한다. 공정은 각각 공정 제약을 갖는 다수의 모듈로 분할된다. 공정 제약은 최종 모듈로부터 최초 모듈로 역방향으로 전달되고, 또한 필요한 경우에는 이전 모듈로부터 이후 모듈로 순방향으로 전달된다. 이러한 방법은 포괄적인 설계(top-down design) 분류법으로서, 고 레벨의 추상으로부터의 요구사항은 추상 레벨을 낮추도록 연속적으로 감소되어 저 레벨에 의해 부과된 제약을 충족시킨다.
Description
본 발명은 전반적으로 다중 모듈 공정 흐름의 설계에 관한 것이다. 보다 구체적으로, 공정 모듈을 위해 개발된 허용 영역을 사용하여 다양한 공정 모듈에 필요한 처리/설정으로 장치 성능 조건을 변환시킴으로써 마이크로 전자장치 제조 공정 흐름을 설계하는 포괄적인 방법(top-down approach)에 관한 것이다. 바람직한 실시예는 반도체 공정 흐름에 관한 것이다.
아래에 공동 양도된 특허 출원이 참조로 설명된다.
마이크로 전자공학의 발전은 상당 부분 마이크로 전자장치 제조 기술의 개선에 기인하여 가능해진다. 불행히도, 마이크로 전자장치 제조의 계속적인 발전을 위해서는 실재로는 점점 복잡한 기술을 개발하기 위하여 자본과 시간을 투자해야 한다. 기술 개발을 위한 경비의 증가로 전자 기술 및 전자 산업의 성장 속도가 늦춰진다.
집적 회로의 제조는 실리콘 웨이퍼로 불리는 초순수 실리콘 결정의 얇은 슬라이스에서 시작하여, 웨이퍼상에서 수행되는 정확하게 제어되는 제조 단계의 순서에 의해 진행된다. 각 단계에서 수행될 정밀한 동작에 따른 일련의 단계의 명세(specification)가 공정 흐름(process flow)으로 알려져 있다. 원하는 전자 장치를 생산하기 위한 공정 흐름을 설계하는 테스크는 2부분으로 분류될 수 있다. 제1 부분은 웨이퍼 상태의 원하는 세트의 변화가 될 수 있는 공정 모듈을 설계하는 것이다. 이 부분은 모듈 합성이라 칭한다. 제2 부분은 모듈의 순서 및 각 모듈에 의해 수행된 정확한 웨이퍼-상태를 선택함에 의해 공정 모듈을 공정 흐름으로 조합하는 것을 포함하여 흐름의 마지막에서 웨이퍼-상태는 원하는 장치가 된다. 이러한 제2 부분은 이하에서 흐름 합성이라 칭한다.
본 발명에 따르면, 마이크로 전자 장치 제조 기술을 개발하기 위한 비용 및 사이클 타임을 감소시키기 위한 흐름 합성에 대한 개선된 방법이 제공된다. 본 발명은 공정 모듈로 칭하는 재사용 가능한 순서로부터의 공정 흐름의 조립을 설명한다.
본 발명의 한 실시예는 공정 흐름 설계의 테스크를 다수의 추상 레벨로 분할하고 이러한 추상 레벨 사이를 변환시킬 수 있는 메카니즘을 제공하는 것이다. 이로써 저 레벨에 의해 부과된 제약을 만족시키면서, 고 레벨의 추상으로부터의 성능목표치가 저 레벨에서의 목표치로 연속적으로 감소되는 포괄적인 설계 방법이 유도된다. 이는 공정 설계에서 종종 수행되는 일반적인 설계(bottom-up design) 방법과는 대조된다. 일반적인 방법에서, 먼저 공정을 변하게 한 다음 장치 성능에 대한 영향을 평가한다. 이러한 복잡한 문제를 다수의 추상 레벨로 분할하는 방법은 회로 합성에서의 설계 비용 및 사이클 타임을 감소시키는데 있어서 성공적인 유사한 방법에 영향을 받았다.
본 발명의 이점은 새로운 공정, 특히 반도체 제조 공정의 설계의 사이클 타임이 감소된다는 것이다.
본 발명의 다른 이점은 현존하는 모듈이 원하는 장치를 생성할 수 없는 경우의 가시화 능력에 있다. 이러한 경우, 상이한 단계의 전달에서 허용 영역을 관측함으로써, 설계자는 확장된 능력을 가지는 것이 필요한 예상 모듈 또는 현재 모듈을 사용할 수 있도록 이완될 필요가 있는 장치 성능을 식별할 수 있다.
본 발명의 실시예의 다른 이점은 컴퓨터 시스템 상의 제약의 전달을 수행하는데 필요한 계산적인 리소스를 감소시키기 위한 그리드 및 허용 영역의 계층적인 표시이다.
본 발명의 새로운 특징은 첨부된 청구범위에서 개시한다. 그러나, 다른 특징 및 이점뿐만 아니라 본원 발명 자체는 첨부된 도면과 함께 다음의 설명을 참조하여 잘 이해될 것이다.
추상 레벌 및 모듈
본 발명의 방법의 중요한 특성은 공정 흐름 설계를 다수의 추상 레벨로 분할하고 추상 레벨 사이의 설계 요구를 변환하는 메카니즘을 제공하는 것이다. 복잡한 문제를 다수의 레벨로 분할하고 이러한 레벨들 사이로 정확한 인터페이스를 지정하는 이러한 방법은 디지털 회로 합성 및 컴퓨터 네트워크 설계에 있어서 성공적인 유사한 방법에 영향을 받았다. 표1은 공정 흐름 합성에 대해 식별된 추상 레벨을 도시한다.
표 1
추상의 최고 레벨은 장치 성능 레벨이다. 장치 요구가 이 레벨에서 특정된다. 집적 회로에 대한 성능 요구의 전형적인 예는 트랜지스터(Ion)의 구동 전류, 최대 허용 누설 전류(Ioff), 트랜지스터의 스위칭 속도를 측정하는 장점의 형상(FOM; figure of merit), 신뢰 요구등이다. 이러한 요구는 회로 성능을 고려하고 구입자의 요구에 의해 유도된다. 이들은 목표 세트 및 공정 흐름에 의해 생성된 장치에 대한 제약을 제공한다.
다음 추상 레벨은 장치 설계가능인자 레벨이다. 이는 설계자가 장치 성능을 얻도록 수정 가능한 반도체 장치의 특성이다. MOSFET에 대한 장치 설계가능인자의 예로서, 현대 집적 회로에서 통상적으로 발견되는 반도체 장치 혹은 트랜지스터를 스위칭하는데 사용되는 게이트 전극의 유효 길이(Loff), 게이트 산화물의 두께(Tox), 트랜지스터의 특성을 제어하는데 사용되는 다양한 불순물을 설명하는 도핑 특성 등이다. 이러한 장치 설계가능인자에 대한 신규한 방법의 중요한 특성은 설계가능인자의 원하는 값을 얻는 독립 공정에 한정된다는 것이다. 이는 장치 설계와 공정 설계 사이의 명백한 분리를 제공한다.
다음의 3개의 추상 레벨은 공정 모듈의 개념(notion)과 연관된다. 모듈 효과는 모듈 공정의 결과로서 관측되는 웨이퍼 상의 변화이다. 예는 산화물 두께, 게이트 길이 등을 포함한다. 모듈 처리는 모듈 공정 동안 웨이퍼가 겪게되는 환경이다. 예는 공정 가스의 압력, 유속 밀도 등의 부분 압력을 포함한다. 모듈 설정은 공정 동안 사용되는 공정 장치 상의 적절한 제어의 값이다. 모듈 세팅의 예는 가스 유량, 시간, 온도 등의 예이다. 이러한 추상 레벨은 상술한 관련 출원서에 더 연구된다.
공정 모듈
공정 모듈은 효과적으로 관측되고, 모델화되고, 제어될 수 있는 공정 복잡성의 가변 레벨에서의 공정 단계의 그룹이다. 모듈은 모듈에 의해 수행될 수 있는 웨이퍼-상태 변환의 계산적인 모델을 구성할 수 있는 경우에 모델화 할 수 있다. 관측성이란 웨이퍼 상태 파라미터의 값이 관측에 의해 얻어질 수 있다는 것을 의미한다. 제어성이란 모듈 모델의 타당성이 필요하다면 공정 장치를 조절함에 의해 또는 모듈 모델을 채택함에 의해 보장될 수 있다는 것을 의미한다. 유효 모델성 및 제어성은 모듈의 모델링 및 제어의 비용이 비싸지 않을 것을 요구한다.
공정 설계에 유용한 모듈을 형성하기 위해 그룹화될 수 있는 공정 단계의 식별 순서는 설계 유연성 및 모델링 난점의 절충을 요한다. 각각의 개별 공정 단계를 분리된 모듈로 유지하는 것은 다수의 장치 유형이 상이한 조합으로 이 모듈을 사용함에 의해 제조될 수 있으므로 설계 유연성을 최대화한다. 그러나, 이러한 세분성에서의 모듈의 사용은 모듈을 모델링하는데 있어서의 어려움을 증가시킨다. 각각의 개별 공정을 분리된 빌딩 블럭으로 사용하기 위해서는, 모듈들 사이의 상호 작용이 특징화될 수 있다. 이러한 테스크의 특징화의 정확성에 의존해서 극도로 복잡해진다. 스펙트럼의 다른 단부에서, 장치에 대한 완전한 제조 순서가 한 모듈로 간주될 수 있다. 그러한 모듈이 모든 상호 작용을 포착하더라도, 재사용의 여지는 없다.
모듈 모델은 어떻게 입력 웨이퍼 상태가 영향을 받는지를 설명한다. 즉, 모듈 모델은 입력 웨이퍼 상태를 출력 웨이퍼 상태로 매핑하는 전달 기능을 설명한다. 모델은 공정 장치내의 드리프트(drift)에도 불구하고 정확성을 유지하기 위해서는 튜닝 및 재보정이 가능하여야 한다. 가능한 빈번한 재보정의 필요성은 모델이 모델 튜닝을 위해 사용될 수 있는 일단의 항시 관찰가능한 파라미터를 가지는 것을 의미한다.
지수 k를 가지는 모듈에서의 웨이퍼 상태 전송은 아래와 같이 설명될 수 있다:
Wk+1 =Fk(Wk,Pk)
여기서, Wk, Wk+1는 현 및 다음 웨이퍼 상태
Pk는 현재 모듈에서 인가된 처리/설정
Fk는 모듈에 의해 수행되는 웨이퍼 상태 변환을 표시하는 함수.
모듈 효과 레벨에서 공정 설계를 수행하기 위해서, 모듈에 의해 생산된 웨이퍼 상태 변환의 설명을 할 필요가 있으며, 이러한 변환을 얻기 위해서 필요한 공정 처리를 열거할 필요는 없다. 다음 단계에서, 모듈 효과 레벨에서의 설계가 완료된 이후에, 다음 낮은 추상 레벨로 이동할 수 있고 선택된 웨이퍼 상태 변환을 생성하는데 필요한 공정 처리를 결정한다. 이 공정은 모듈 효과를 얻기 위해 필요한 공정 처리의 선택으로부터 모듈 효과 레벨에서의 비결합 공정 설계의 바람직한 특성을 가진다.
모듈 효과 및 대응된 공정 처리 사이를 분리시키기 위해서, 모듈 모델은 모듈 효과 레벨에서 허용 영역으로서 설명된다. 허용 영역은 입력 웨이퍼 상태에 대해 가능한 출력 웨이퍼 상태의 세트를 특정한다. 어떤 점에서는 입력 웨이퍼 상태에 대해 가능한 출력 웨이퍼 상태의 세트를 결정하기 위해서 모든 공정 처리에 대해 "집적화"한다. 표시 기능이 정방향이고, 허용 영역과 같은 다-대-다(many-to-many; 多-對-多) 매핑은 특수한 표시를 요한다. 아래에 합성 방법(synthesis approach)을 기본으로 하는데 사용된 허용 영역에 대해 가능한 표시가 설명되지만, 다른 표시가 존재하며 또한 사용될 수 있다.
허용 영역 표시
허용 영역에 대한 표시는 가능한 유형의 큰 부류를 설명하기에 일반적으로 충분한 유연한 설명을 요한다. 또한, 후술하는 것처럼, 교차 및 투사의 동작이 이러한 허용 영역 상에서 수행되어, 이러한 동작에 대한 복잡한 알고리즘(algorithm)을 요하지 않는 표시가 양호하다. 표시를 기준으로 한 룩 업 테이블은 이러한 요구 모두를 만족시킨다.
이러한 표시에 있어서, 허용 영역의 각각의 파라미터(축)는 유한 수의 구분(division)들로 양자화된다. 각각의 파라미터의 양자화는 다중 차원 공간 내의 "박스" 또는 그리드의 세트가 된다. 박스내에 포함된 입력 웨이퍼 상태 파라미터의 어떤 값에 대해 박스내에 출력 웨이퍼 상태를 생성하는 공정 처리가 있는 경우 1로 각각의 박스가 세트된다. 즉, 허용 영역은 유한 도메인을 가진 표시기 기능이고, 도메인의 각각의 소자는 입력 및 출력 웨이퍼 상태 파라미터에 대한 양자화 레벨에 대응한다. 도1a, 도1b는 이러한 그리드 표시를 도시한다. 도1a는 원래의 허용 영역을 표시하고, 도1b는 그리드된 허용 영역을 표시한다.
그리드 표시는 박스내의 임의의 포인트가 허용 가능하면 모든 포인트가 허용 가능하다는 것을 가정한다. 이러한 가정은 실제 영역을 근사화시킨다. 설계 공정 동안의 이러한 표시의 영향은 그리드 크기를 작게 함으로써 제한될 수 있다. 그리드 상에서 하한부터 상한까지의 선택될 수 있는 그리드 크기는 5%와 같은 특정양 이상 임의의 장치 성능을 변화시키는 장치 설계가능인자의 변화를 초래하는 웨이퍼 효과의 변화를 초래하지는 않는다. 그리드 크기의 값은 설계가능인자에 대한 장치 성능의 선형 감도 및 공정의 제어에 필요한 허용오차(tolerance)를 고려함에 의해 결정된다.
한 실시예에서, 이러한 영역은 허용 영역을 저장 및 동작시키기 위해 필요한 계산적 리소스를 감소시키도록 계층적으로 표시된다. 계층적 표시에서 동일한 값(세트 또는 언세트)을 모두 가진 인접 포인트의 세트는 단일 계층적 그리드 포인트에 의해 표시된다. 계층적 표시는 데이타 압축을 제공하여, 주어진 n차원 본체를 표시하는데에는 적은 수의 그리드가 필요하다. 계층적 표시는 인접 포인트의 세트가 동시에 동작할 수 있기 때문에, 플랫 그리드에 비해 보다 효과적인 교차와 같은 불 그리드 연산(boolean grid operation)을 더욱 유효하게 한다. 그리드 및 계층적 그리드는 허용 영역을 표시하기 위한 소수의 방법이다. 다른 표시가 또한 공정 합성을 위해 사용될 수 있으며 본 발명의 범위내에 고려될 수 있다.
추상 레벨들 사이의 변환
본 발명의 이점은 테스크를 다수의 재사용가능 공정 모듈로 분할하고 이러한 레벨들 사이의 설계 요구를 변환시킴에 의해 마이크로 전자장치 제조 공정을 개발하기 위한 비용 및 사이클 타임을 줄이는 것이다. 이러한 기술은 공정 합성으로 칭한다. 그러므로, 공정 합성의 주 목표는 추상 레벨들 사이의 설계 요구를 변환하는 것이다. 제1 레벨과 제2 레벨 사이의 장치 성능과 장치 설계가능인자 및 제2 레벨과 제3 레벨의 장치 설계가능인자와 모듈 효과 사이의 변환이 아래에 논의된다. 마지막 3개 레벨들 사이의 변환의 테스크는 레시피 합성(recipe synthesis)의 테스크이다. 개별 공정에 대한 레시피 합성이 반도체 제조에서 제어 대 타겟 방법의 일부로서 연구되었다. 이러한 변환의 예는 상술한 관련 출원에서 발견된다.
장치 성능과 장치 설계가능인자 사이에 제1 변환이 있다. 이 변환의 제1 단계는 장치 설계가능인자 세트를 규정하는 것이다. 장치 설계가능인자는 설계 파라미터들을 이용한 실험으로부터 식별된다. 예들 들면, CMOS 공정에 대한 장치 설계가능인자는 게이트 산화물 두께와 같은 장치의 파리미터들 및 도핑 특성을 규정하는 파라미터들을 포함한다. 설계 실험으로 인한 장치의 파라미터화는 장치 설계가능인자에 대한 장치 성능의 응답 외형 모델(response surface model)을 구축하기 위한 수개의 장치 시뮬레이터(simulator)과 결부되어 사용될 수 있다. 계산적으로 고가의 시뮬레이터를 사용하여 얻어진 경우, 이러한 응답 외형은 계산적으로 유효한 시뮬레이터의 대체물의 역할을 한다. 대안적으로, 이러한 응답 외형은 특성화 실험에 의해 얻어진 측정치로부터 유도될 수 있다. 양호한 실시예에서, 응답 외형 모델은 실험에 의한 설계(design of experiment; DOE)를 사용하여 구축된다.
설계가능인자에 대한 장치 성능의 모델들은 설계가능인자에 대한 장치 성능의 선형 감도를 결정하도록 사용된다. 이들 감도는 설계가능인자의 공간을 양자화하는데 사용된다. 성능 제약 및 목표는 응답 외형 모델을 사용한 양자화된 장치 설계가능인자에 대한 허용 영역으로 분해된다. 이는 설계가능인자 공간내의 각각의 하이퍼박스(hyperbox)의 중심 포인트에서의 모델을 산정하고 예측된 성능이 모든 장치 요구에 부합되는지를 검사함에 의해 수행된다.
예를 들면, 도2는 분해 알고리즘을 사용하여 유도된 2개의 설계가능인자인 게이트 길이(L) 및 게이트 산화물 두께(Tox)의 공간내의 허용 영역의 투사의 예를 도시한다. 이러한 허용 영역의 해석에 의하면 백색 영역(white region)내에 모든 포인트가 있고 흑색 영역내에 어떠한 포인트도 없는 경우 장치 목적을 달성할 수 있다. 이러한 공정은 선택된 설계 설계가능인자의 공간내의 모든 유효 설계를 식별한다. 이는 현재 실습 상의 개선물로서, 설계자는 소수의 설계만을 수동으로 탐색할 수 있다.
장치 설계가능인자로부터 모듈 효과 유도
다음으로, 장치 설계가능인자 레벨들 사이에서 모듈 효과 레벨로의 변환에 관한 것이다. 이러한 변환의 목적은 흐름내의 각각의 모듈 이후의 웨이퍼 상태 파라미터의 허용 범위를 결정하는 것으로 장치 설계가능인자의 주어진 세트는 흐름의 끝에서 얻어진다. 흐름은 본 발명의 목적에 대하여 공정 모듈의 순서로서 설명될 수 있다. 장치 설계가능인자로부터의 모듈 효과의 유도는 장치 성능 명세를 흐름의 끝에서의 웨이퍼 상태 명세로 제1 변환함에 의해 이행된다. 다음으로, 도3에 도시된 것처럼, 최종 웨이퍼 상태 제약은 최종 웨이퍼 상태 명세와 모듈의 허용 영역 모델을 교차함에 의해 흐름의 최근 모듈(도면내의 모듈(M2))을 통해 역방향으로 전달된다. 이는 최근 모듈(도면에서의 웨이퍼 상태(X))를 처리하기 이전의 웨이퍼 상태 상의 제약을 설명하는 영역을 생성하여, 최종 명세가 충족된다. 이러한 유도된 영역은 다음으로 흐름내의 이전 모듈(모듈 M1)을 통해 역방향으로 전달되어 모듈(웨이퍼 상태 Y) 이전의 웨이퍼 상태 상의 제약을 생성한다. 전달 공정은 흐름 내의 각각의 모듈에 의해 생성된 웨이퍼 상태 상의 연속적인 제약을 생성하도록 흐름을 통해 역방향으로 전달이 계속되어 최종 웨이퍼 상태 명세 또는 장치 설계가능인자가 얻어진다. 그러므로 흐름 순서는 제약 그래프를 형성하고, 모듈 모델은 웨이퍼 허용 영역 파라미터 사이의 제약이다.
양호한 실시예에 있어서, 허용 영역인 모듈 모델은 제약 전달을 통한 흐름 설계의 기준으로 사용된다. 전형적인 종래 기술의 응용은 간격 제약(interval constraint)을 전달하도록 1-D 범위상의 내포 동작(intentional operation)을 사용한다. 대조적으로 허용 영역의 파라미터 상의 제약은 다중-차원 형태 자체가 될 수 있다. 제약은 영역 교차를 거쳐 허용 영역을 통해 전달된다. 교차의 결과는 신규한(더욱 제약된) 허용 영역으로서, 동일한 계층적 그리드 포맷이고, 동일한 차원[즉, 동일한 입력 및 출력 차원]이다.
예를 들면, 도4의 상황을 고려한다. 도4a에서, 파라미터 A 범위 상의 1-D 제약은 단순 2-D 모듈 허용 영역을 통해 전달된다. 제약(A 상의 범위)은 모듈 허용 영역을 갖는 교차에 의해 전달된다. 교차의 결과로서, 제약에 상응하는 파라미터(B)의 값은 빗금친 결과 영역내에 존재하여야 한다. 제약 범위내의 상이한 A의 값에 대해 B에 대한 상이한 결과 범위가 생성된다.
도4b내의 제약에 있어서, 파라미터 A 및 B 상의 2-D 제약은 단순 2-D 모듈 허용 영역을 통해 전달된다. 제약(A 및 B 상의 범위)은 모듈 허용 영역을 갖는 교차에 의해 전달된다. 교차의 결과로서, 그 제약에 상응하는 파라미터 A 및 B의 임의의 값은 2중 빗금친 결과 영역내에 위치한다. 그러므로, 도4b에서는 최종 웨이퍼 상태 제약은 최근 모듈(도3내의 웨이퍼 상태 X)을 처리하기 이전에 웨이퍼 상태 상의 제약을 설명하는 영역을 생성하는 흐름(도3내의 모듈 M2)내의 최근 모듈을 통해 역방향으로 전달되어, 최종 명세가 충족된다는 것을 도시한다. 이러한 유도된 영역은 다음으로 흐름(모듈 M1)내의 이전 모듈을 통해 역방향으로 전달되어, 모듈(도3내의 웨이퍼 상태 A) 이전의 웨이퍼 상태 상의 제약을 생성한다. 이러한 방식으로 전달 공정은 흐름을 통해 계속 역방향으로 전달되어 흐름내의 각각의 모듈에 의해 생성된 웨이퍼 상태 상의 연속적인 제약을 생성하여 최종 웨이퍼 상태 명세 또는 장치 설계가능인자가 얻어진다.
상술한 형상은 또한 다른 포인트로 도시되는데, 제약 전달 알고리즘에 있어서, 모델 "입력" 및 "출력" 사이에는 분별이 없다. 임의의 모델 파라미터 상의 제약은 그 "입력" 및 "출력" 상태와는 무관하게 다른 파라미터를 제약한다.
언제라도 모듈 모델을 갖는 웨이퍼 상태 제약의 교차가 널(null) 영역을 생성하는 경우, 이는 하부의 설정-대-효과 모델에 의해 규정된 것처럼 모듈은 임의의 설정에 의해 주어진 필요한 웨이퍼 상태 효과를 생성할 수 없는 것을 의미한다. 이러한 경우, 상이한 모듈로 흐름내에서 교체되어야 한다. 적절한 대체물이 이용가능하지 않은 경우에는, 장치 명세는 새로운 모듈 개발 없이 얻어지지 않는다.
상술한 것처럼, 흐름내의 각각의 모듈에 대해, 모듈의 출력 효와 상의 제약은 모듈 이전의 상태 상의 제약(신규 허용 영역)제약을 생성하도록 모듈의 허용 영역을 통해 역방향으로 전달된다. 이들 유도된 제약은 다음에 이전 모듈의 출력 효과에 대한 제약으로서 사용되고 이하 마찬가지이다. 따라서, 예를 들어 도 3의 모듈 M1에 대해, 그것의 허용 영역은 모듈 M2를 통해 역방향으로 전달된 것으로부터 생성된(상태 X)의 허용 영역 제약과 교차된다. 이 유도된 제약 영역은 생성된 모듈로서의 차원으로 될 것이다. 따라서, 모듈 M2를 통해 뒤로 최종 상태 제약을 전달한 결과는 M2의 모델과 동일한 차원의 상태 X에서 제약 영역을 생성시킬 것이다. 이 제약은 이제 모듈 M1을 통해 역방향으로 전달되어야 한다. 모듈 M1이 M2와 동일한 파라미터 차원을 갖지 않을 수 있기 때문에, 즉, 동일한 입력 및 출력을 갖지 않을 수 있기 때문에, 상태 X의 제약 영역은 그것이 사용될 수 있는 M1의 차원 공간 상으로 투사되어야 한다. 즉, 투사는 M1의 수용 영역에 의해 요구되는 상태 X의 수용 영역의 그들 차원에 대해서만 일어난다.
도 5는 상태 X의 허용 영역내의 파라미터 차원들 중 하나만이 M1의 공간내로 투사될 필요가 있는 예에 대해서 이 공정을 도시한 것이다. 여기서, 파라미터 A에 대한 값의 투사가 계산되고 M1의 허용 영역에 대한 제한으로서 사용되고, 교차 결과는 제약 범위간의 A 차원에 대한 값을 포함하는 이들 그리드 포인트만을 포함한다. 파라미터 B는 이것이 M1의 모델에서 사용되지 않았기 때문에 이 투사내에 포함되지 않았다. 대안적으로, M1은 도 4b에 도시한 바와 같이, 2개의 파라미터 A 및 B를 포함할 수 있다. 이 경우에, 파라미터 A 및 B에 대한 값의 2-D 투사는 상태 X의 영역으로부터 일어날 것이다(이 경우에, 2-D 영역에 대해서, 2-D 투사는 이 영역과 동일하다). 다음에, 2-D 투사는 모듈 M1에 대한 제한으로서 사용될 수 있다. 도면에 의해 암시되는 바와 같이, 교차의 결과는 A 및 B 차원내의 값들이 제약 범위내에 있는 이들 그리드 포인트만을 포함한다.
지금까지의 설명은 제약의 역방향 전달, 즉 모듈 M2로부터 모듈 M1까지의 제약에 한정되었다. 몇가지 공정에서, 초기 공정은 상기 설명한 방법에 의해 고려되지 않은 후속 공정에 대한 제한을 가질 수 있다. 예를 들어, 이것은 후속 공정이 후속 공정과 공유되지 않은 초기 공정의 파라미터에 의해 한정된 파라미터를 갖는 경우에 발생할 것이다. 이들 추가 제약을 고려하기 위해서, 제약의 순방향 전달은 역방향으로의 전달과 동일한 방식으로 역방향 전달에 후속하여 이루어진다.
본 발명의 부가적인 장점은 기존의 모듈이 원하는 장치를 생성할 수 없을 때 가시화 능력이다. 이들 상황에서, 상이한 단계의 전달에서 허용 영역을 관찰함으로써, 설계자는 확장된 능력을 가질 필요가 있는 후보 모듈, 또는 현재의 모듈을 사용할 수 있게 하기 위해서 완화될 필요가 있는 장치 성능을 식별할 수 있다.
컴퓨터 소프트웨어 실시예
본 발명의 실시예는 특정 응용 집적 회로의 공정 합성을 위해 개발되었다. 본 실시예의 처리는 접촉 및 상호 접속을 포함하지 않는 공정 모듈에 한정되었다. 이 실시예는 집적 설계 환경(IDE)라고 하는 시스템이다. IDE는 Sun SPARC 스테이션 상에서 개발되었고 X-윈도우 하에서 실행한다. IDE는 C++, 및 Tc1/Tk의 조합으로 기입되었다. Tc1은 신속한 프로토타이핑을 위해 설계된 번역된 언어이고 Tk는 프로토타입하기에 극도로 쉬운 사용자 인터페이스에 기초한 X-윈도우의 설계를 하는 Tc1의 기능의 셋트이다.
처리 모듈 및 허용 영역
기존의 처리 기술로부터의 처리 모듈은 처리 모듈 라이브러리내에 저장된다. 이들 라이브러리는 웨이퍼 상태 변형을 가능하게 할 뿐만 아니라 각 모듈의 선택된 효과 포인트에 대한 레시피 생성을 가능하게 하기 위해서 각 모듈 및 모델에 관한 정보를 저장한다. 각 모듈에 대한 웨이퍼 상태 변형 모델은 역방향 또는 순방향 전달을 수행하기 위해서 각 웨이퍼 상태에서 허용 영역과 교차될 수 있는 큰 허용 영역이다. 각각의 허용 영역은 임의의 값이 허용가능한 설계인 N 차원 공간내의 영역을 표시하여야 하기 때문에, 효율적인 표시의 문제는 사소하지가 않다. 허용 영역은 계층적 그리드 방법을 사용하여 본 실시예에서 표시된다.
시스템 구성
시작시에, IDE는 다음의 4개의 옵션을 갖는 툴 바를 생성한다: 설계 매니저, 프로세스 뷰, 장치 뷰, 및 종료. 현재의 설계는 4개의 옵션 버튼위의 윈도우에서 디스플레이된다. IDE를 사용하기 위해서, 설계자는 먼저 새로운 설계를 생성하고 또는 기존의 것을 개방시키기 위해서 설계 매니저로 먼저 들어간다. 다음에, 설계자는 성능을 특정하고 설계가능인자에 대한 허용 영역을 생성하기 위해서 장치 뷰를 사용한다. 설계자는 다음에 각 공정에 대한 특정 모듈 효과를 결정하기 위해서 프로세스 뷰를 사용한다. 종료는 자명한 기능이다.
설계 매니저
설계 매니저는 기존의 설계를 개방하고, 기존의 설계를 삭제하고, 새로운 설계를 생성하기 위해 사용된다. 새로운 설계는 모든 설계가능인자가 고정되고 성능에 제약아 없다는 조건하에서 생성된다.
장치 뷰
새로운 설계가 생성되고 또는 기존의 설계가 개방된 후에, 설계자는 IDE 툴바로부터 장치 뷰를 선택하여야 한다.
장치 뷰의 주 화면은 2개의 주 영역, 도 6a의 정치 성능과 도 6b의 장치 설계가능인자로 나누어진다. 장치 성능 영역은 설계자가 특정할 수 있는 모든 장치성능의 리스트를 포함한다. 각 기능은 액티브 혹은 인 액티브의 상태를 갖고있다. 임의의 성능의 상태를 설정하기 위해서 도6C의 스크린 상의 성능에 대한 더블 클릭이 행해진다.
성능의 상태는 특정될 수 있다. 성능이 액티브하게 설정되면, 사용자가 성능의 허용 가능한 값에 대한 박스 제약을 특정할 수 있다. 임의의 수의 성능에 대한 박스 제약을 설정함으므로써, 설계자가 그 장치의 장치 성능에 대한 초기 허용 가능 영역을 생성한다. 도6a에서 설계자는 3개의 성능을 액티브로 했다. 메인 스크린 상의 디스플레이는 이러한 사실을 갱신하여 표시한다. 이 경우에, FOM1(CMOS 기술에 대한 장점의 수) PD1 off(PMOS 소자의 오프 전류) 및 ND1off(NMOS 소자의 오프 전류)가 액티브되고 제약이 특정된다.
장치 설계가능인자 영역(도6b참조)은 설계자가 사용할 수 있는 장치 설계가능인자 형태의 리스트를 포함한다. 각 설계가능인자는 사용자에 의해 결정된 3개의 상태, 공칭(Noninal), 고정(Fixed), 혹은 가변(Variable) 중 하나이다. 임의의 설계가능인자 상태를 수정하기 위해서 도6d의 스크린 상의 설계가능인자 형태가 더블 클릭된다. 이 스크린으로부터, 사용자는 설계가능인자 형태(또는 상태)를 선택할 수 있다. 설계가능인자가 가변으로 선택되면, 설계자가 설계가능인자 형태의 허용 영역을 한정하는 제약 값 및 분석(성능 계산)에 사용되는 설계 포인트를 특정할 수 있다. 설계가능인자가 고정으로 선택되면, 설계가능인자는 임의의 설계가능인자 허용 영역에서 설계 포인트로 고정되게 된다. 설계가능인자가 공칭으로 설정되면, 설계가능인자는 공칭 값으로 유지된다.
각 설계가능인자에 대하여 표시되는 정보가 사용자에 의해서 설정된 그 상태에 의해서 결정된다. 도6e에서, Ppt-char는 이러한 흐름에 대한 공칭 값으로 고정된다. 따라서, 이것을 위해 표시된 유일한 정보는 공칭 값이다. Pvt peak는 설계자에 의해서 고정된 값으로 설정되었다.(이 경우에 이 값은 공칭 값과 같으나 제약 내의 임의의 값일 수 있다). Pvtpeak에 대한 고정된 상태가 표시되고, 공칭값이 표시되며, 고정된 포인트(설계자에 의해서 선택된)이 표시되고, 공칭값이 표시되며,최소 및 최대 제약이 표시된다. 제3 설계가능인자 Tox(게이트 산화물의 두께)가 가변적으로 설정된다. 가변의 설계가능인자는 허용 영역이 생성된 것들이다.
장치 분해 및 기능 계산
장치 뷰 스크린의 하부에 2개의 액션 버튼에 정의되어 있다. 이들은 "성능 계산" 및 "설계가능인자 분해"이다. 성능 계산이 선택되면, 각 설계가능인자의 공칭 값이 각 성능의 공칭값을 계산하는데 사용되고 각 설계가능인자의 설계 포인트(특정된 설계 포인트가 없으면 공칭값)이 각 성능에 대한 설계 포인트를 계산하는데 사용된다. 이것이 디스플레이를 변화시키는 예가 도6f에 도시되어 있다. 이 예에서, Tox 및 L의 설계 포인트는 그들의 공칭값(Tox=80A, L=0.45마이크론)으로부터 수정되었다. 이들 수정값은 거의 모든 성능에 영향을 주었다. 이것중 3개만 고려 해보자. PD1off, ND1off 및 FOM1 모두의 값이 증가했다. 설계자가 PD1off 및 ND1off에 패널티(penalty)를 지불하려고 했다면, FOM1의 22%증가가 달성될 수 있다. 설계자가 FOM1의 15%증가를 달성하기를 원하고 ND1off를 le-12이하로 유지하기를 원한다고 가정하면, 이러한 설계가 가능할 것인가? 제1단계는 FOM1 및 ND1off에 대한 제약을 설정한 후 임의의 허용 가능 영역이 있는지를 결정하기 위해서 "설계가능인자 분해"를 선택한다. 이에 대한 결과가 도6f가 도시되어 있다. 이 경우에, 영역이 성공적으로 발견되었다. 그 영역에서의 각 가변 설계가능인자의 최소 및 최대값은 장치 설계가능인자(91<=Tox<=101,0.4<=043)하에서 표시된다. 이 영역은 아마도 장방형이 아닐것이므로, 이들 값간의 Tox 및 L의 모든 조합이 아마도 실현될 수 없을 것이다. 그러나, Tox의 각 값에 대해서 적어도 실현 가능한 L값이 존재하고 반대의 경우도 성립한다.
장치 뷰 출력
사용자는 장치 설계가능인자의 허용 영역을 출력하기 위해서 장치 뷰 메뉴로부터 "Design/Save"를 선택해야 한다.
프로세스 뷰
설계자는 그의 설계물을 저장한 후, 각각의 모듈에서 요구되는 웨이퍼 상태의 영향을 결정하기 위하여 프로세스 뷰에 들어갈 수 있다(도 6g 참조). 이 스크린은 3 개의 영역, 즉 단면, 모듈 정보 및 공정 흐름을 포함할 수 있다. 공정 흐름은 프로세스 플로우를 나타내기 위한 박스들, 역방향(우측에서) 및 순방향(좌측에서) 전달시 필요한 웨이퍼 상태들을 나타내기 위한 웨이퍼들, 및 전달 방향을 지시하기 위한 화살표들을 포함한다. 단면 스크린 영역은 선택된 웨이퍼 상태의 그래픽 뷰를 포함한다. 역방향 및 순방향 전달은 웨이퍼 상태를 생성하기 위해 사용되므로 단면 스크린 영역은 초기에는 블랭크 상태이다. 마지막 영역은 모듈 정보 스크린 영역이다. 이 영역은 선택된 모듈에 대한 정보를 포함한다.
공정 모듈
공정 흐름 내 각각의 모듈은 공정 흐름 영역에서 하나의 박스로 표시된다. 이 박스를 선택하면 모듈 정보 영역 내의 공정 정보가 표시된다. 모듈을 통한 전달을 위해 필요한 허용 영역들은 물론 상기 정보는 모듈 라이브러리로부터 인출된다.
역방향 전달
역방향 전달은 설계가능인자 허용 영역으로부터 시작되며, 각 모듈 후의 영역을 각 모듈의 허용 영역과 교차하여 각 모듈 전의 웨이퍼 상태의 허용 영역을 결정한다. 모듈을 통한 전달이 완료될 경우, 전달된 웨이퍼 상태는 회색으로부터 흑색으로 변경된다. 역방향 전달을 시작하기 위해서는 웨이퍼 상태들 중 하나를 더블 클릭하여 팝업 메뉴에서 "전달 허용 영역"을 선택한다. 공정 흐름 영역 우측의 최상 웨이퍼가 전달된 경우 역방향 전달이 완료된다. 임의의 이들 역방향 웨이퍼는 단면 영역에서 웨이퍼 상태를 관찰하기 위하여 선택될 수 있다(도 6h 참조). 임의의 웨이퍼 상태에서의 허용 영역들을 관찰하기 위해서는 웨이퍼 상태를 더블 클릭하여 팝업 메뉴로부터 "뷰 허용 영역"을 선택해야 한다. 이후, 웨이퍼 상태 내에 유지된 각각의 허용 영역들을 위한 팝업 메뉴가 생성된다(개념적으로는 각각의 웨이퍼 상태에 대해 단 하나의 영역이 존재하지만, 다수 영역은 모델링과 표현을 단순화한다). 이러한 영역들 중 하나가 선택될 때 비주얼라이저(도 6h)가 초기화된다. 사용자는 비주얼라이저를 통해 허용 영역들의 임의의 2차원 투영도를 관측할 수 있다. 모듈의 효과를 설정하는데 보조하기 위하여 사용자는 2차원 투영도 내 임의의 포인트를 허용 불가능한 것으로 설정한 후 이러한 결정의 효과를 관찰할 수 있다. 도 6h에서 각각의 흑색 또는 회색 정사각형은 웨이퍼 상태에 의해 유지된 허용 영역에 허용할 수 있었던 그리드 포인트를 나타낸다. 상기 영역을 조사하기 위하여 설계자는 수개의 그리드 포인트들을 선택하여 이들을 허용 불가능한 것으로 표시하였다. 이제 설계자는 다른 투영도 상에서 그 효과를 관찰할 수 있다. 이러한 방법은 설계자에게 모듈 영향 파라미터들을 설정하는데 사용될 수 있는 영역에 대한 강력한 통찰력을 제공한다.
순방향 전달
순방향 전달은 프로세스 뷰를 사용하는 다음 단계이다. 순방향 전달시, 인입 웨이퍼의 허용 영역은 모듈의 허용 영역 및 역방향 전달로부터의 제약과 교차되어 모듈 후의 웨이퍼 상태에 대한 허용 영역이 생성된다. 소스/드레인 모듈을 통한 모든 방법으로 순방향 전달이 완료된 때, 결과된 웨이퍼 상태는 실현가능한 설계가능인자를 특정하는 허용 영역을 포함한다. 이러한 실현가능한 설계가능인자는 장치 뷰로부터 생성된 장치 설계가능인자 영역의 서브세트가 된다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되지 않아야 한다. 본 발명의 다른 실시예들은 물론, 상기 예시적인 실시예들에 대한 다양한 변형 및 조합들은 본원의 설명을 참조로 할 때 당해 기술 분야의 전문가들에게 자명할 것이다. 따라서, 첨부된 청구 범위는 그러한 모든 변형 및 실시예들을 포함하는 것으로 의도된다.
도1a 및 도1b는 허용 영역 및 변수 x 및 y에 대한 그리드된 허용 영역을 도시하는 도면.
도2는 게이트 길이 및 산화 두계에 대한 2차원 허용 영역의 예를 도시하는 도면.
도3은 모듈 M2의 제약이 시작 상태 Y로 전달되는 본 발명의 실시예를 도시하는 도면.
도4a는 1차원 제약으로부터 2차원 모듈로의 제약의 전달을 도시하는 도면.
도4b는 2차원 모듈로의 2차원 제약의 전달을 도시하는 도면.
도5는 웨이퍼 상태 제약 및 모듈 제약이 상이한 차원을 가지는 예를 도시하는 도면.
도6a 내지 도6h는 본 발명의 컴퓨터 프로그램 실시예에 대한 스크린 디스플레이를 도시하는 도면.
Claims (13)
- 제조 가능한 장치의 제조 공정 흐름(manufacturing process flow)을 설계하는 방법에 있어서,(a) 상기 공정 흐름을, 적어도 장치 성능 명세(performance specification)를 기술하는 장치 성능 레벨(device performance level), 요구되는 성능을 얻도록 개조 될 수 있는 장치의 특성을 기술하는 장치 상태 명세를 갖는 장치 설계가능인자 레벨(device designables level), 및 모듈 효과 레벨(module effect level)을 포함하는 다수의 추상 레벨(abstration level)로 분할하는 단계;(b) 장치 성능 레벨로부터의 장치 성능 명세를 상기 장치 설계가능인자 레벨의 장치 상태 명세로 변환하는 단계; 및(c) i. 적어도 제1 모듈 및 최종 모듈을 가지는 일련의 모듈인 적어도 2개의 모듈 -공정의 모듈 각각은 출력 장치 상태 및 입력 장치 상태를 포함함- 을 형성하도록 함께 그룹화될 수 있는 공정 순서를 식별하는 단계;ii. 각 모듈에 대한 모듈 모델을 상기 입력 장치 상태에 적합한 상기 출력 장치 상태의 세트를 특정하는 추상화된 모듈 효과 레벨에서 제약의 허용 영역(acceptability region)으로서 기술하는 단계; 및iii. 상기 최종 모듈 제약을 상기 일련의 모듈의 연속적인 이전 모듈 제약과 교차시킴에 의해 상기 제1 모듈 쪽으로 상기 최종 모듈의 제약을 역방향으로 전달(propagate) 하는 단계를 포함하는 순서에 의해 장치 설계가능인자 레벨과 모듈 효과 레벨 사이를 변환시키는 단계를 포함하는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제1항에 있어서, 상기 제1 모듈 제약을 상기 일련의 모듈 순서내의 연속적인 이후 모듈 제약과 교차시킴에 의해 상기 최종 모듈 쪽으로 상기 제1 모듈의 제약을 순방향으로 전달(propagate) 하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제1항에 있어서, 상기 허용 영역은 박스내에 특정 값을 가지는 다중-차원 공간내의 그리드(grid) 또는 상기 그리드내의 각각의 공간에 대한 교차점(intersection)으로 표시되는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제1항에 있어서, 상기 허용 영역은 계층적으로(hiearchically) 표시되는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제1항에 있어서, 상기 장치는 반도체 마이크로전자 장치인 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제조 가능한 장치의 반도체 제조 공정 흐름을 설계하기 위한 방법에 있어서,(a) 상기 공정 흐름을, 적어도 장치 성능 명세를 기술하는 장치 성능 레벨(device performance level), 요구되는 성능을 얻도록 개조될 수 있는 장치의 특성을 기술하는 장치 상태 명세를 갖는 장치 설계가능인자 레벨(device designables level), 및 모듈 효과 레벨(module effect level)을 포함하는 다수의 추상 레벨(abstration level)로 분할하는 단계;(b) 상기 장치 성능 레벨로부터의 상기 장치 성능 명세를 상기 장치 설계가능인자 레벨의 장치 상태 명세로 변환하는 단계; 및(c) i. 적어도 제1 모듈 및 최종 모듈을 가지는 일련의 모듈인 적어도 2개의 모들 -공정의 모듈 각각은 출력 웨이퍼 상태 및 입력 웨이퍼 상태를 포함함- 을 형성하도록 함께 그룹화될 수 있는 공정 순서를 식별하는 단계;ii. 각 모듈에 대한 모듈 모델을 상기 입력 웨이퍼 상태에 적합한 상기출력 웨이퍼 상태의 세트를 특정하는 추상화된 모듈 효과 레벨에서 제약의 허용 영역(acceptability region)으로서 기술하는 단계, 및iii. 상기 최종 모듈 제약을 상기 일련의 모듈의 연속적인 이전 모듈 제약과 교차시킴에 의해 상기 제1 모듈 쪽으로 상기 최종 모듈의 제약을 역방향으로 전달(propagate) 하는 단계를 포함하는 순서에 의해 장치 설계가능인자 레벨과 모듈 효과 레벨사이를 변환시키는 단계를 포함하는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제6항에 있어서, 상기 제1 모듈 제약을 상기 일련의 모듈의 연속적인 이후 모듈 제약과 교차시킴에 의해 상기 최종 모듈 쪽으로 상기 제1 모듈의 제약을 순방향으로 전달(propagate) 하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제6항에 있어서, 상기 허용 영역은 박스내에 특정 값을 갖는 다중-차원 공간내의 그리드(grid) 또는 상기 그리드내의 각각의 공간에 대한 교차점(intersection)으로 표시되는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 제6항에 있어서, 상기 허용 영역은 계층적으로 표시되는 것을 특징으로 하는 제조 공정 흐름을 설계하는 방법.
- 반도체 장치의 반도체 제조 공정 흐름을 설계하기 위한 컴퓨터 시스템에 있어서,(a) 상기 공정 흐름을, 적어도 장치 성능 명세를 기술하는 장치 성능 레벨(device performance level), 요구되는 성능을 얻도록 개조될 수 있는 장치의 특성을 기술하는 장치 상태 명세를 가진 장치 설계가능인자 레벨(device designables level), 및 모듈 효과 레벨(module effect level)을 포함하는 다수의 추상 레벨(abstration level)로 분할하기 위한 수단;(b) 사용자로 하여금 상기 장치 성능 레벨내의 특정 장치 성능 제약을 선택하도록 하면서, 장치 성능 레벨로부터의 장치 성능 명세를 상기 장치 설계가능인자 레벨의 장치 상태 명세로 변환하기 위한 수단;(c) i. 적어도 제1 모듈 및 최종 모듈을 가지는 일련의 모듈인 적어도 2개의 모듈 -공정의 모듈 각각은 출력 웨이퍼 상태 및 입력 웨이퍼 상태를 포함함- 을 형성하도록 함께 그룹화될 수 있는 공정 순서를 식별하는 단계;ii. 각 모듈에 대한 모듈 모델을 상기 입력 웨이퍼 상태에 적합한 상기 출력 웨이퍼 상태의 세트를 특정하는 추상화된 모듈 효과 레벨에서 제약의 허용 영역(acceptability region)으로서 기술하는 단계; 및iii. 상기 최종 모듈 제약을 상기 일련의 모듈의 연속적인 이전 모듈 제약과 교차시킴에 의해 상기 제1 모듈 쪽으로 상기 최종 모듈의 제약을 역방향으로 전달(propagate) 하는 단계를 포함하는 순서에 의해 장치 설계가능인자 레벨과 모듈 효과 레벨 사이를 변환시키기 위한 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
- 제10항에 있어서, 상기 제1 모듈 제약을 상기 일련의 모듈의 연속적인 이후 모듈 제약과 교차시킴에 의해 상기 최종 모듈 쪽으로 상기 제1 모듈의 제약을 순방향으로 전달(propagate) 하기 위한 수단을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
- 제10항에 있어서, 상기 허용 영역은 박스내에 특정 값을 가지는 다중-차원 공간내의 그리드(grid) 또는 상기 그리드내의 각각의 공간에 대한 교차점(intersection)으로 표시되는 것을 특징으로 하는 컴퓨터 시스템.
- 제10항에 있어서, 상기 허용 영역은 계층적으로 표시되는 것을 특징으로 하는 컴퓨터 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1552096P | 1996-04-16 | 1996-04-16 | |
| US60/015520 | 1996-04-16 | ||
| US60/015,520 | 1996-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980077018A KR19980077018A (ko) | 1998-11-16 |
| KR100473138B1 true KR100473138B1 (ko) | 2005-07-07 |
Family
ID=21771877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013979A KR100473138B1 (ko) | 1996-04-16 | 1997-04-16 | 허용영역의사용을통한모듈효과레벨에서의공정흐름설계 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0802493A3 (ko) |
| JP (1) | JPH1083943A (ko) |
| KR (1) | KR100473138B1 (ko) |
| TW (1) | TW365019B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002951790A0 (en) | 2002-10-02 | 2002-10-17 | Amcor Limited | Unified design space |
| US8086992B2 (en) | 2007-02-14 | 2011-12-27 | Microsoft Corporation | Enable top-down service design |
| CN104182637B (zh) * | 2014-08-25 | 2017-02-08 | 山东九章膜技术有限公司 | 一种膜元件卷制过程中的胶水用量确定方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232152A (ja) * | 1989-03-03 | 1990-09-14 | Mitsubishi Electric Corp | 生産システムシミュレータ生成装置 |
| JPH03159238A (ja) * | 1989-11-17 | 1991-07-09 | Mitsubishi Electric Corp | 形状シミュレーション方法 |
| US5196997A (en) * | 1991-01-22 | 1993-03-23 | International Business Machines Corporation | Method and apparatus for quality measure driven process control |
| US5280425A (en) * | 1990-07-26 | 1994-01-18 | Texas Instruments Incorporated | Apparatus and method for production planning |
| US5402367A (en) * | 1993-07-19 | 1995-03-28 | Texas Instruments, Incorporated | Apparatus and method for model based process control |
| US5408405A (en) * | 1993-09-20 | 1995-04-18 | Texas Instruments Incorporated | Multi-variable statistical process controller for discrete manufacturing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050088A (en) * | 1989-03-29 | 1991-09-17 | Eastman Kodak Company | Production control system and method |
| JP3446256B2 (ja) * | 1993-09-03 | 2003-09-16 | 株式会社日立製作所 | Ｆａシステムの制御方法及び装置 |
-
1997
- 1997-04-10 EP EP97105919A patent/EP0802493A3/en not_active Withdrawn
- 1997-04-14 TW TW086104739A patent/TW365019B/zh not_active IP Right Cessation
- 1997-04-16 KR KR1019970013979A patent/KR100473138B1/ko not_active IP Right Cessation
- 1997-04-16 JP JP9942997A patent/JPH1083943A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232152A (ja) * | 1989-03-03 | 1990-09-14 | Mitsubishi Electric Corp | 生産システムシミュレータ生成装置 |
| JPH03159238A (ja) * | 1989-11-17 | 1991-07-09 | Mitsubishi Electric Corp | 形状シミュレーション方法 |
| US5280425A (en) * | 1990-07-26 | 1994-01-18 | Texas Instruments Incorporated | Apparatus and method for production planning |
| US5196997A (en) * | 1991-01-22 | 1993-03-23 | International Business Machines Corporation | Method and apparatus for quality measure driven process control |
| US5402367A (en) * | 1993-07-19 | 1995-03-28 | Texas Instruments, Incorporated | Apparatus and method for model based process control |
| US5408405A (en) * | 1993-09-20 | 1995-04-18 | Texas Instruments Incorporated | Multi-variable statistical process controller for discrete manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0802493A3 (en) | 1999-11-03 |
| TW365019B (en) | 1999-07-21 |
| KR19980077018A (ko) | 1998-11-16 |
| JPH1083943A (ja) | 1998-03-31 |
| EP0802493A2 (en) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912678A (en) | Process flow design at the module effects level through the use of acceptability regions | |
| US8176445B1 (en) | Method and system for optimizing integrated circuit layout | |
| US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
| US5559718A (en) | System and method for model-based verification of local design rules | |
| US8719754B1 (en) | System and method to generate re-useable layout components from schematic components in an IC design with hierarchical parameters | |
| US5581474A (en) | Identifying overconstraints using port abstraction graphs | |
| US6587990B1 (en) | Method and apparatus for formula area and delay minimization | |
| Wachutka | Tailored modeling: a way to the'virtual microtransducer fab'? | |
| US20020073388A1 (en) | Methodology to improve the performance of integrated circuits by exploiting systematic process non-uniformity | |
| CN109783833A (zh) | 集成电路及其设计的方法及其设计系统 | |
| KR100473138B1 (ko) | 허용영역의사용을통한모듈효과레벨에서의공정흐름설계 | |
| US5673199A (en) | Computer aided reuse tool | |
| Roy et al. | Numerically convex forms and their application in gate sizing | |
| Duvall | A practical methodology for the statistical design of complex logic products for performance | |
| Ananthakrishnan et al. | Systematic mask synthesis for surface micromachined microelectromechanical systems | |
| Hachtel et al. | An interactive linear programming approach to model parameter fitting and worst case circuit design | |
| Lloyd et al. | Technology CAD for competitive products | |
| Sanaei et al. | An algorithmic approach to system modularization under constraints | |
| US20080244481A1 (en) | Method for designing and manufacturing semiconductor device and software therefor | |
| Saxena et al. | A methodology for the top-down synthesis of semiconductor process flows | |
| US20210141989A1 (en) | Methods of generating integrated circuit (ic) layout synthetic patterns and related computer program products | |
| Dixit et al. | 3D geometric simulation of MEMS fabrication processes: A semantic approach | |
| KR20100048186A (ko) | 공정-소자-회로 통합 시뮬레이션 시스템 | |
| Hekmatpour et al. | Hierarchical modeling of the VLSI design process | |
| Pichler | Integrated semiconductor technology analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 13 |
|
| EXPY | Expiration of term |