KR100472524B1 - 조합된 ｍｔｒ과 패러티 제약을 갖는 부분 응답 채널 - Google Patents

조합된 ｍｔｒ과 패러티 제약을 갖는 부분 응답 채널 Download PDF

Info

Publication number
KR100472524B1
KR100472524B1 KR10-2001-7016810A KR20017016810A KR100472524B1 KR 100472524 B1 KR100472524 B1 KR 100472524B1 KR 20017016810 A KR20017016810 A KR 20017016810A KR 100472524 B1 KR100472524 B1 KR 100472524B1
Authority
KR
South Korea
Prior art keywords
code
parity
bit
consecutive
channel
Prior art date
Application number
KR10-2001-7016810A
Other languages
English (en)
Other versions
KR20020015360A (ko
Inventor
바레트 제이. 브리크너
프라딥 알. 파두콘
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20020015360A publication Critical patent/KR20020015360A/ko
Application granted granted Critical
Publication of KR100472524B1 publication Critical patent/KR100472524B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1446—16 to 17 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

데이터 저장 채널 인코더(150)는 데이터 워드 입력(152), 코드 워드 출력(153) 및 인코더를 포함한다. 상기 인코더(150)는 상기 데이터 워드 입력(152)과 상기 코드 워드 출력(153) 사이에 연결되며, 상기 데이터 워드 입력(152)상에 수신된 연속적인 데이터 워드(Xm)를 조합된 최대 변화 실행과 패러티 제약을 갖는 선택된 코드에 따라 상기 코드 워드 출력(153)상의 연속적인 코드 워드(Yn)로 인코드하는데 적합하다. 최대 변화 실행 제약은 상기 연속적인 코드 워드(Yn)를 제약하여, 상기 연속적인 코드 워드(Yn)가 인코드된 비트 스트림(260)을 형성하기 위하여 연결될 때, 상기 인코드된 비트 스트림(260)은 상기 인코드된 비트 스트림(260)내의 홀수 또는 짝수로 표시된 비트 위치(268)에서 시작하는 1개의 연속적인 변화중 최대와 상기 홀수 또는 짝수로 표시된 비트 위치(268)중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 가진다.

Description

조합된 ＭＴＲ과 패러티 제약을 갖는 부분 응답 채널 {PARTIAL RESPONSE CHANNEL HAVING COMBINED MTR AND PARITY CONSTRAINTS}
본 발명은 디지털 통신 시스템, 특히 디스크 드라이브 또는 다른 저장 시스템내의 인코딩 및 디코딩 시스템과 관련된다.
디지털 통신 시스템 분야에서, 디지털 정보는 채널을 통하여 송신기로부터 수신기로 전달된다. "채널"은 기록 매체, 전화선 및 전자기 스펙트럼과 같은 많은 상이한 매체를 포함할 수 있는 일반화된 용어이다. 자기 디스크 드라이브와 같은 데이터 저장 시스템에서, 채널은 저장 매체를 포함하며, 그리고 디지털 정보는 저장 매체에 전송되며, 회복되기 전에 일정 시간동안 저장되고 수신기에 전달된다.
통상적인 자기 디스크 드라이브는 허브 또는 스핀들상에 회전을 위해 설치된 하나 이상의 단단한 디스크를 포함한다. 각 디스크는 상기 디스크의 표면과 통신하기 위하여 유체역학적 베어링으로 형성된 관련 헤드와 트랜스듀서를 갖는다. 전자기계적 액추에이터는 트랙 탐색 동작을 위해 디스크 표면상에 방사상으로 데이터 헤드를 이동시키며, 트랙 추적 동작을 위해 디스크 표면상의 목적 트랙상에 직접 트랜스듀서를 고정시킨다. 드라이브 제어기는 디스크로부터의 정보를 회복하고 디스크상의 정보를 저장하기 위하여, 호스트 시스템으로부터 수신된 명령을 기초로 디스크 드라이브를 제어한다. 드라이브 제어기는 호스트 시스템과 통신하기 위한 "호스트 인터페이스", 액추에이터를 제어하기 위한 "서보 서브시스템", 저장 매체상의 데이터를 기록하기 위한 "기록 채널" 및 저장 매체로부터 기록된 데이터를 수신하기 위한 "판독 채널"과 같은 다양한 서브시스템을 포함한다.
정보는 디스크 표면상의 동심원 데이터 트랙내에 통상적으로 저장된다. 트랜스듀서를 통과하는 전류의 방향은 선택된 데이터 트랙내의 디스크의 표면상의 자속 반전을 인코드하기 위하여 제어된다. 넌-리턴-투-제로-인버스(non-return-to-zero-inverse)(NRZI) 코딩으로 알려진 인코딩의 한 형태에서, 디지털 "1"은 데이터 트랙내의 한 자기 도메인에서 다음 자기 도메인으로 자속 반전에 의해 표현되며, 그리고 디지털 "0"은 한 자기 도메인에서 다음 자기 도메인으로 자속 반전의 결핍에 의해 표현된다.
디스크로부터 데이터 회복시, 서보 서브시스템은 전자기계적 액추에이터를 제어하여, 데이터 헤드가 목적 데이터 트랙상을 비행하고, 데이터 트랙내에 저장된 자속 반전을 감지하며, 그리고 그러한 자속 반전에 기초한 판독 신호를 생성하도록 한다. 판독 신호는 통상적으로 조건 설정되며, 그리고 나서 자속 반전에 의해 표현된 데이터를 회복하기 위하여 판독 채널에 의해 디코드된다. 통상적인 판독 채널은 자동 이득 제어 회로, 저역 통과 필터, 아날로그 대 디지털 변환기 또는 샘플러, 시퀀스 검출기 및 디코더를 포함한다.
채널의 펄스 응답은 통상적으로 (1-D)m(1+D)n 형태의 적절한 부분 응답(PR) 타깃으로 균등하게 되며, 여기서 m과 n은 양의 정수이며, D는 지연 연산자이다. 부분 응답 클래스 2(PR2), 부분 응답 클래스 4(PR4), 확장 부분 응답 클래스 4(EPR4) 및 개선된 확장 부분 응답 클래스 4(E2PR4)채널과 같은 많은 상이한 PR 타깃들이 개발되었다.
비터비(Viterbi) 검출기는 판독 채널내의 데이터 검출기로 과거에 사용되었다. 검출기의 입력이 신호 플러스 추가 백색, 가우시안 잡음을 포함할 때, 그리고 통상적인 브랜치 메트릭(검출기에 제공된 신호내의 오차의 제곱)이 사용될 때, 비터비 검출기는 최대 가능도(maximum-likelihood)(ML) 시퀀스 검출기로서 작용한다. 그리고 나서, 검출된 비트 시퀀스는 최초 사용자 데이터 안에서 디코딩을 위해 디코더로 통과된다.
디스크 드라이브 저장 채널을 포함한 모든 채널은 그것들이 전달하는 신호에 잡음을 삽입하게 된다. 채널 잡음에 의해 야기된 신호 오차를 검출하고 때로는 수정하기 위하여, 많은 인코딩 기술이 개발되었다. 이러한 인코딩 기술은 많은 데이터 비트의 형태로된 데이터 워드를 많은 코드 비트의 형태로된 코드 워드로 변환한다. 코드 워드내에 부과된 코딩 제약은 오차를 발생하기 쉬운 비트 시퀀스를 피하기 위하여 설계될 수 있으며, 채널로부터 수신된 신호내의 오차의 검출 및 때때로 수정을 허용할 수 있다.
사용자 데이터 비트 수 대 코드 비트 수의 평균비는 코드의 코드 비율로 공지되어 있다. 일반적으로, 수신된 채널내의 오차를 검출하고 수정하기 위한 능력은 코드 비율이 감소함에 따라 증가될 수 있는데, 그 이유는 더 낮은 코드 비율은 코드 워드내의 더 많은 양의 과다 정보를 의미하기 때문이다. 그러나, 인코더에 의해 추가된 각각의 부가 비트는 채널을 통해 신호를 전송하기 위해 필요한 시간 및 에너지를 증가시킨다.
여러 형태의 제약이 제안되었다. 예를 들면, 디스크 드라이브에서, 자기 매체를 회전시키는 스핀들 모터의 회전 속도는 시간에 따라 변한다. 이는 판독 신호 전압 펄스 사이에 균일하지 않은 시간 간격을 가져온다. 위상 고정 루프(PLL)는 판독 타이밍 클록의 위상과 주파수 대 판독 신호 전압 펄스의 위상과 주파수를 고정하기 위하여 사용된다. PLL이 정기적으로 업데이트되는 것을 보장하기 위하여, 판독 신호내에서 연속 제로의 수가 최대수 "k"보다 더 크지 않게 제한하는 코드가 사용될 수 있다. 이러한 종류의 코드는 "k" 제약을 갖는 실행-길이-제한(run-length-limited)(RLL) 코드로서 알려져 있다. "k" 값이 더 작을수록, PLL의 성능은 더 좋아진다. 그러나, "k" 값이 더 작을수록, 코드를 실행하기 더 어려워진다.
코드는 상호-부호 간섭의 효과를 제한하기 위하여 인코딩된 비트 스트림내의 연속적인 1들의 수를 제한할 수도 있으며, 이는 전송된 신호내에 연속적인 변화가 서로를 간섭할 때 발생한다. 그러한 코드는 "j" 제약을 갖는 최대 변화 실행(maximum transition run:MTR)코드로 알려져 있으며, "j"는 채널 신호내에서 허용된 연속적인 변화의 최대수이다. 예를 들면, 3개 또는 그 이상의 연속적인 변화를 피하기 위하여, MTR 제약 j=2를 갖는 코드가 설계될 수 있다. MTR 코드가 상호-부호 간섭을 감소시키더라도, MTR 코드는 높은 코드 비율을 갖는 MTR 제약을 실행하는 것을 어렵게 하며, 때로는 불가능하게 만드는 많은 이용가능한 코드 워드를 제거시킨다.
데이터 저장 기술이 계속적으로 개선됨에 따라, 동일한 밀도를 유지하면서 시스템 구성요소의 제조 허용오차를 완화시키거나 또는 데이터 저장 시스템의 대기 밀도를 증가시키기 위한 요구가 있다. 대기 밀도 증가 또는 제조 허용오차 완화는 데이터 저장 채널내에서 신호 대 잡음비(SNR)의 증가를 요구한다. 이와는 달리, 채널 코딩 기술 및 검출기내에서의 채널 코딩내의 개선을 통한 검출기에 의해 보여지는 바와 같이 유효 SNR을 증가시키는 시도가 행해질 수 있다.
특정 데이터 저장 디바이스는 저역 통과 채널로서 모델될 수 있다. 예를 들면, 마그네토-광학 채널은 종종 가우시안 임펄스 응답을 갖는 것으로 모델될 수 있다. 수직 자기 기록 채널은 유사한 응답을 보인다. 세로 기록 채널은 저역 통과 특성을 갖지만, D.C에서 널(null)을 갖는 대역 통과 채널로서 더욱 정확히 모델된다. 저역 통과 채널에 인가될 때, 존재하는 조절 코드는 코드화되지 않은 채널상에 SNR 개선을 거의 제공하지 않는다. 그러므로, 특정 저역 통과 채널을 위한 SNR이 필요하지 않으면서 특정한 비트 오차 비율을 얻을 수 있는 코딩 기술이 요구된다.
본 발명은 이러한 문제들을 다루며, 종래 기술보다 뛰어난 이점을 제공한다.
도 1은 본 발명의 한 실시예에 따라 조합된 MTR과 패러티 제약을 실행하는 저장 채널을 구비한 디스크 드라이브의 사시도이다.
도 2는 본 발명의 한 실시예에 따른 일반화된 통신 시스템의 블록도이며, 이는 예를 들면, 디스크 드라이브내에서 형성될 수 있다.
도 3은 주파수 대역(1/2T)상에서의 주파수의 함수로서 PR1, PR2 및 EPR2 채널을 위한 주파수 응답(H(f))을 도시하는 그래프이다.
도 4는 주파수의 함수로서 PR2 채널을 위한 응답과 Ds=0.73에서 가우시안 채널을 위한 응답 사이의 비교를 나타낸다.
도 5는 본 발명의 한 실시예에 따라 비율 3/4 인코드 함수 다수개가 서로 연결되고, 2-비트 패러티 시퀀스와 연결되는 블록 인코더를 논리적으로 도시하는 블록도이다.
도 6은 본 발명의 한 실시예에 따라, 도 2에서 도시된 통신 시스템내의 디코더에 의해 수행된 함수를 논리적으로 도시하는 블록도이다.
도 7은 샘플 코드 워드 스트림내의 패러티 비트의 계산 및 연결의 예를 도시하는 도표이다.
도 8은 MTR(1/2;k) 코드화된 PR2 채널을 위한 격자 상태 기계도 부분의 예를 도시한다.
도 9는 길이 3의 격자 부분을 도시하며, 이는 각각의 상태를 위한 경로의 패러티 "Q"를 포함하기 위해 조절되었다.
도 10은 6-비트 코드 워드(종전의 예로부터 비율 3/6 코드)를 포함하기 위하여 확장되는 격자 부분을 도시하며, 홀수 패러티에 상응하는 상태는 제거되었다.
도 11은 모든 사용되지 않은 상태가 제거된 도 10의 격자 부분을 도시한다.
도 12는 본 발명의 한 실시예에 따른 비율 48/66 코드 및 종래기술의 표준 비율 16/17 RLL(0,6/6)코드를 위한 SNR의 함수로서 검출기 오차 비율의 비교를 도시하는 그래프이다.
도 13은 도 12에서 비교된 코딩 기술을 위한 밀도의 함수로서 1×10-5 의 비트 오차 비율에서의 SNR을 도시하는 그래프이다.
본 발명의 한 측면은 데이터 저장 채널 인코더와 관련되며, 이는 데이터 워드 입력, 코드 워드 출력 및 인코더를 포함한다. 인코더는 데이터 워드 입력과 코드 워드 출력 사이에 결합되며, 데이터 워드 입력상에 수신된 연속적인 데이터 워드를 조합된 최대 변화 실행과 패러티 제약을 갖는 선택된 코드에 따라 코드 워드 출력상의 연속적인 코드 워드로 인코드하는데 적합하다. 최대 변화 실행 제약은 연속적인 코드 워드가 인코드된 비트 스트림을 형성하기 위하여 연결될 때, 연속적인 코드를 제한하여, 인코드된 비트 스트림은 인코드된 비트 스트림내의 홀수 또는 짝수로 표시된 비트 위치에서 시작하는 하나의 연속적인 변화중 최대 및 홀수 또는 짝수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 갖게되도록 한다.
한 실시예에서, 패러티 제약은 p 연속 코드 워드의 각각의 세트를 위한 코드 워드 출력상의 적어도 하나의 패러티를 발생시키며, 여기서 p는 0보다 더 큰 양의 정수 변수이다. 예를 들면, 2개의 패러티 비트가 사용될 수 있으며, 이는 2진수 "10" 또는 2진수 "01"을 포함할 수 있으며, 연속적인 코드 워드 세트의 패러티에 의존한다. 한 예에서, 인코더는 데이터 워드 입력상에 수신된 연속적인 3-비트 데이터 워드를 선택된 코드에 따라 코드 워드 출력상의 연속적인 4-비트 코드 워드로 인코드하는데 적합하다.
본 발명의 다른 측면은 채널을 통한 전송을 위해 연속적인 데이터 워드를 연속적인 코드 워드로 인코드하는 방법과 관련된다. 상기 방법은 선택된 코드에 따라 각각의 연속적인 데이터 워드를 코드 워드중 상응하는 하나에 맵핑시키는 단계를 포함한다. 연속적인 코드 워드는 다수의 짝수 및 홀수로 표시된 비트 위치를 갖는 인코드된 비트 스트림을 형성하기 위하여 연결된다. 최대 변화 실행 제약은 선택된 코드상에 부과되어, 인코드된 비트 스트림이 인코드된 비트 스트림내에서 짝수 또는 홀수로 표시된 비트 위치중 하나에서 시작하는 하나의 연속적인 변화의 최대 가능 실행을 가지며, 그리고 인코드된 비트 스트림내의 짝수 또는 홀수로 표시된 비트 위치중 다른 곳에서 시작하는 2개의 연속 변화중 최대 가능 실행을 갖도록 한다. 패러티 제약도 선택된 코드상에 부과된다.
본 발명의 다른 측면은 저장 채널 출력내에 연속적인 코드 워드 검출시 사용하기 위한 데이터 저장 판독 채널과 관련되며, 상기 연속적인 코드 워드는 코드에 따라 인코드된다. 판독 채널은 연속적인 코드 워드를 검출하는데 적합한 가능성 시퀀스 검출기를 포함한다. 검출기는 비트 시퀀스내의 홀수 또는 짝수로 표시된 비트 위치에서 시작하는 하나의 연속적인 변화보다 더 큰 저장 채널 출력내의 비트 시퀀스, 홀수 또는 짝수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화보다 더 큰 채널 출력내의 비트 시퀀스 및 금지된 패러티를 갖는 채널 출력내의 비트 시퀀스의 검출을 효과적으로 금지하는 검출 시퀀스를 갖는다.
본 발명의 다른 측면은 트랜스듀서와 인코더를 포함하는 디스크 드라이브 저장 채널과 관련된다. 상기 트랜스듀서는 데이터 저장 디스크와 통신할 수 있다. 인코더는 인코드된 비트 스트림을 형성하기 위하여 선택된 코드에 따라 연속적인 데이터 워드를 연속적인 코드 워드로 인코드하고, 상기 인코드된 비트 스트림을 프리코딩(pre-coding)하며, 상기 프리코딩(pre-coding)된 비트 스트림을 채널 입력으로서 트랜스듀서에 인가시키기 위해 트랜스듀서에 연결된다.
한 실시예에서, 인코더는 연속적인 코드를 제약하여, 인코드된 비트 스트림이 인코드된 비트 스트림내의 홀수 또는 짝수로 표시된 비트 위치중 하나에서 시작하는 하나의 연속적인 변화중 최대 및 홀수 또는 짝수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 가지며, 그리고 채널 입력상에 선택된 패러티 제약을 실시하도록 한다.
본 발명은 특정 저역 통과 부분 응답(PR) 채널에서 코딩 이득을 제공하기 위하여 조합된 최대 변화 실행(MTR)과 패러티 제약을 갖는 코딩 기술을 제공하는 것이다. 한 실시예에서, MTR 제약은 코드 워드내에서 연속적인 변화의 수를 2로 제한하며, 변화가 짝수 비트 위치에서 또는 홀수 비트 위치에서 발생하면 코드 워드내에서 연속적인 변화의 수를 1로 제한한다. 패러티 제약은 프리코딩된 포지티브 채널의 수를 짝수 또는 홀수가 되게한다.
조합된 MTR과 패러티 제약은 판독 채널내의 비터비(Viterbi) 격자를 통하는 경로들 사이의 최소 유클리드(기하학) 거리를 인코드되지 않은 경우와 비교할 때 대략 4dB 정도 증가시킨다. 특정 채널을 위해, 코딩 이득(즉, 최소 거리내의 증가)은 코드 제약에 의해 요구된 더 낮은 코드 비율로 조절될 때 생길것이다. 이하의 논의는 최소 거리에서 2dB의 실제 이득이 얻어지는 본 발명의 예를 도시한다.
도 1은 본 발명의 한 실시예에 따라, 조합된 MTR 과 패러티 제약을 실행하는 저장 채널을 갖는 디스크 드라이브(100)의 사시도이다. 디스크 드라이브(100)는 베이스(102)와 상부 커버(미도시)를 구비한 하우징을 포함한다. 디스크 드라이브(100)는 디스크 클램프(108)에 의해 스핀들 모터(미도시)상에 설치된 디스크 팩(106)을 더 포함한다. 디스크 팩(106)은 중심축(109)에 대하여 함께 회전하기 위해 설치된 다수의 개별 디스크를 포함한다. 각각의 디스크 표면은 관련된 헤드(110)를 가지며, 헤드는 디스크 표면과 통신하기 위하여 디스크 드라이브(100)에 설치된다. 도 1에 도시된 예에서, 헤드(110)는 서스펜션(112)에 의해 지지되며, 서스펜션은 액추에이터(116)의 트랙 접속 암(114)에 부착된다. 도 1에 도시된 액추에이터는 회전 이동 코일 액추에이터로 알려진 형태이며, 음성 코일 모터(VCM)(118)를 포함한다. 음성 코일 모터(118)는 내부 디스크 직경(124)과 외부 디스크 직경(126) 사이의 경로(122)를 따라 목적 데이터 트랙상에 헤드(110)를 위치시키기 위하여 피벗축(120)에 대하여 액추에이터(116)와 액추에이터에 부착된 헤드(110)를 회전시킨다. 음성 코일 모터(118)는 내부 회로(128)의 제어하에 동작한다.
내부 회로(128)내의 기록 회로는 저장될 데이터를 연속적인 코드 워드로 인코드하며, 넌-리턴-투-제로-인버스(NRZI) 포맷(또는, 이와는 달리 NRZ 포맷)으로 프리코딩되고 직렬 아날로그 기록 신호를 형성하기 위해 조절된다. 헤드(110)상의 기록 트랜스듀서는 아날로그 기록 신호에 기초한 디스크 표면상의 자기층내에 자속 반전을 인코드한다. 판독 동작 동안에, 헤드(110)내의 판독 트랜스듀서는 자속 반전을 감지하며, 직렬 아날로그 판독 신호를 생성한다. 아날로그 판독 신호는 직렬 디지털 신호로 변화되고, 직렬 디지털 신호는 회복된 데이터 신호를 생성하기 위하여 내부 회로(128)내의 검출기와 디코더에 제공된다.
도 2는 본 발명의 한 실시예에 따른 일반화된 통신 시스템(148)의 블록도이며, 이는 예를 들면, 디스크 드라이브(100)내에서 형성될 수 있다. 통신 시스템(148)은 인코더(150)를 포함하며, 인코더는 입력(152)상의 연속적인 사용자 데이터 워드 Xm=[x0, x1,...,xm-1]을 수신하며, 상기 연속적인 데이터 워드를 출력(153)상의 연속적인 코드 워드 Yn=[y0, y1,...,yn-1]로 인코드한다. 변수 m은 각각의 데이터 워드내의 부호 또는 비트의 수를 나타내는 양의 정수 변수이다. 변수 n은 각각의 코드내의 부호 또는 비트의 수를 나타내는 양의 정수 변수이다. 각각의 데이터 워드는 임의의 부호의 수를 포함할 수 있다. 2진 시스템에서, 예를 들면, 각각의 부호는 하나의 논리 데이터 비트를 표현한다. 디스크 드라이브 응용에서, 일반적인 데이터 워드 길이는 4, 8 또는 16비트이다. 이하에서 더욱 상세히 상술되는 바와 같이, 연속적인 사용자 데이터 워드 Xm는 "j" 제약을 갖는 최대 변화 실행(MTR)과 패러티 제약을 사용하여 연속적인 코드 워드 Yn 으로 인코드된다. 인코더(150)는 2개의 비트(zn 및 zn+1)를 출력(153)에서 연속적인 코드 워드 Yn (또는 코드 워드의 문자열)에 부가시킴으로써 각각의 코드 워드(또는 코드 워드의 문자열)내의 패러티 제약을 실행한다. 채널을 통한 전송을 위해 NRZI 또는 NRZ로 프리코드된 후에 각각의 코드 워드(또는 코드 워드의 스트링)가 짝수 패러티 또는 홀수 패러티를 갖도록 비트(zn 및 zn+1)가 선택된다.
인코더(150)는 예를 들면, 2진 부호의 바람직하지 않은 시퀀스를 피하는 코드 워드가 생성되는 것을 보장하기 위한 조합 로직 또는 상태 기계를 포함한다. 대안적인 실시예에서, 인코더(150)는 각각의 사용자 데이터 워드와 그것에 상응하는 코드 워드 사이의 변환을 만들기 위한 룩-업 테이블(look-up table)을 지닌 소프트웨어로 실행될 수 있다. 다른 하드웨어와 소프트웨어 실행이 사용될 수도 있다.
병렬 대 직렬 변환기(155)는 출력(153)으로부터 (2개의 패러티 비트를 지닌) 연속적인 코드 워드를 수신하며, 각각의 코드 워드를 직렬 표현으로 변환하며, 그리고 출력(154)상의 코드 워드 비트의 직렬 스트림(Vk)을 생성하기 위해 상기 직렬 표현을 연결한다. 프리-코더(pre-coder)(156)는 출력(154)으로부터 직렬 코드 워드 스트림(Vk)을 수신하며, 시퀀스를 조절하여 채널로부터의 신호를 회복하기 위하여 사용된 검출기의 형태를 최적화되게 한다. 한 실시예에서, 프리-코더(156)는 2진수 "0"은 자기 매체상의 변화 또는 자속 반전이 없음을 표현하며, 2진수 "1"은 변화를 표현하는 NRZI 조절 기술을 실행하기 위한 시퀀스를 조건 설정한다. 다른 실시예에서, 2진수 "1"이 하나의 기록 전류 극성을 표현하고, 2진수 "0"이 다른 극성을 표현하는 NRZ 조절 기술이 사용된다. 프리코더(156)는 출력(157)상에 프리코딩된 기록 신호 벡터(ak)를 발생시키며, 여기서 "k"는 0부터 무한대 범위의 시간 지수이다. 출력(157)상의 상기 프리코드된 기록 신호(ak)는 조절기(158)에 제공되며, 조절기는 채널(160)에 제공되는 기록 신호(159)를 발생시킨다. 상기 조절된 기록 신호는 선택된 조절 기술을 실행시키기 위하여 세트{-1, +1}내에 포함된 값을 지니는 2극이다.
채널(160)은 기록 전류 증폭기, 헤드(110)내의 기록 트랜스듀서, 디스크 팩(106) 및 헤드(110)내의 판독 트랜스듀서를 포함한다. 조절된 기록 신호는 기록 트랜스듀서에 의해 자속 반전의 형태로 디스크 표면상에 저장된다. 판독 동작동안에, 헤드(110)내의 판독 트랜스듀서는 디스크 표면으로부터 저장된, 인코드된 정보를 판독하며, 상기 인코드된 정보를 채널 출력(164)에서 판독 신호(r(t))로서 자동 이득 제어기(162)에 전달한다.
자동 이득 제어기(162)는 예상된 범위내에서 판독 신호(r(t))의 진폭을 유지하며 저역 통과 필터(166)에 제공한다. 저역 통과 필터(166)는 고주파수 성분을 필터시키며, 필터된 판독 신호(r(t))를 샘플러(168)에 제공한다. 샘플러(168)는 아날로그 대 디지털(A/D) 변환기를 포함할 수 있으며, 예를 들어, A/D 변환기는 필터된 판독 신호(r(t))를 출력(169)상의 디지털 판독 부호의 시퀀스(rk)로 변환시키며, 디지털 판독 부호의 시퀀스는 유한 임펄스 응답(FIR) 필터(170)에 제공된다. FIR 필터(170)는 디지털 판독 부호의 시퀀스(rk)를 목표 응답과 같게한다. FIR 필터(170)는 출력(171)에서 관측 변수(yk)를 발생시키며, 관측 변수는 비터비(Viterbi) 검출기(172)내의 비터비 알고리즘에 의해 처리된다.
비터비 검출기(172)내의 비터비 알고리즘은 채널(160)로부터 수신된 가장 가능성 있는 비트 시퀀스를 검출하기 위한 최대 가능도 시퀀스 검출기(maximum likelihood sequence detector)(MLSD)에 비슷하도록 동작한다. 한 실시예에서, 비터비 검출기(172)는 이하에서 더욱 상세히 논의되는 격자 상태 기계도를 실행한다. 격자는 인코더(150)에 의해 부과된 MTR과 패러티 제약에 기초한 상태 또는 브랜치를 금지하도록 조절된다.
그리고 나서, 검출된 비트 시퀀스( )는 검출된 비트 시퀀스( )를 생성시키기 위하여 프리-코더(156)내의 프리코딩 함수의 역함수를 인가하는 검출기의 포스트-코더(또는 이와는 달리, 검출기 외부)에 제공된다. 검출된 비트 시퀀스( )는 직렬 대 병렬 변환기(174)에 제공되며, 상기 변환기는 비트를 코드 워드로 분류하고, 상기 코드 워드를 직렬 형태에서 병렬 형태로 변환시킨다. 출력상에 연속적으로 회복된 코드 워드는 인코더(150)에 의해 발생된 코드 워드의 길이에 상응하는 길이를 갖는다. 디코더(176)는 연속적인 코드 워드를 출력(177)상의 각각의 사용자 데이터 워드로 변환시키기 위해 인코더(150)에 의해 부과된 코딩 규칙을 역으로 사용한다.
시뮬레이션 예
도 2에 도시된 통신 시스템(148)은 조합된 MTR과 패러티 제약을 갖는 코드가 저역 통과 PR2 채널을 위한 2dB의 실제 코딩 이득을 얻을 수 있다는 것을 보여주기 위하여 예를 들어, PR2 채널로 설계되었다.
1. 채널 모델
마그네토-광학 기록 및 수직 기록에 사용되는 것과 같은 저역 통과 채널의 특정 형태는 가우시안 임펄스 응답 특성을 갖는다. 이러한 채널의 임펄스 응답 f(t)는 식 1로 표현된다.
식 1 :
여기서, t는 시간이고, T0는 상수이다. 디지털 데이터는 채널(160)(도 2에 도시)의 입력에서 양과 음의 펄스 형태로 전송된다. 상호-부호 간섭(ISI) 또는 선형 부호 밀도의 측정치는 Ds=T0/T로 정의되며, 여기서 T는 디지털 데이터의 보드(baud) 주기이다. 그리고 나서, 채널(160)의 연속 시간 채널 응답 h(t)는 식 2의 형태를 갖는다.
식 2 :
채널 입력 데이터 펄스가 추가 백색 가우시안 잡음(AWGN) 신호 n(t)에 의해 변조된 ak∈{-1, +1}인 값을 갖는 2극이라고 가정하면, 판독 신호 r(t)는 식 3과 같이 기록된다.
식 3 :
채널(160)은 저역 통과 주파수 응답을 갖기 때문에, 매칭된 필터(166)도 저역 통과 필터이다. 이러한 점에서, 버터워스형(Butterworth) 저역 통과 필터(LPF)가 최적의 증명없이 이하의 시뮬레이션을 위한 매칭된 필터로 대신 사용된다. 매우 낮은 밀도를 제외하고, 1/2T 대역폭 밖의 에너지 양은 무시해도 좋다. 따라서, 응답 h(t)는 1/2T에서 -3dB 점을 갖는 7차 버터워스 필터로 필터되며, 효과적으로 샘플된 채널 응답(hk)를 발생시키기 위하여 (도 2에서 도시된) 샘플러(168)에 의해 보드 비율에서 샘플된다. 채널(160)에 의해 삽입된 잡음이 대역제한되고 샘플된다고 가정하면, 보드 비율 채널 모델은 식 4로 주어진다.
식 4 :
최대 저장 채널을 지닐때, SNR을 정의하는 것은 신호 에너지가 밀도(Ds)와 함께 비선형으로 변화하기 때문에 문제가 된다. 그러므로, 이하의 식 5에서의 특별 정의는 예시를 목적으로 채택된다.
식 5 :
여기서, σ2 n은 잡음 n(t)의 분산(variance)이다. 이는 Ds=2의 표준화된 밀도에서 1/2T 주파수 대역에서의 잡음 전력의 역수이다. 이는 다른 비율(그리고, 밀도)에서 동작하는 코딩 기술이 고정된 채널 응답을 위한 정보 밀도의 기초와 비교되도록 허용한다.
2. 수신기 모델
본 실시예에서는 프런트-엔드 저역 통과 필터(166)로 1/2T에서 -3dB를 갖는 7차 버터워스 필터가 사용된다. 샘플러(168) 다음에 오는 이산 시간 FIR(170)은 판독 신호를 같게한다. 수신된 샘플의 벡터 r k=[rk, rk-1,...,r k-L-1]T를 위하여, 길이(L)와 지연(Δ)을 갖는 FIR "c" 벡터는 관측 변수를 생성한다.
식 6 :
그리고 나서, 관측 변수 yk는 최대 가능도 시퀀스 검출기(MLSD)의 접근으로서 비터비 검출기(172)에 의해 구현된 비터비 알고리즘을 사용하여 처리된다. 실제적인 이유로, 채널 응답의 길이 f=c T h 는 종종 소정의 부분 응답으로 제약된다. 저역 통과 채널을 위하여, 적절한 목표 응답은 PR1(f(D)=1+D), PR2(f(D)=1+2D+D2) 및 EPR2(f(D)=1+3D+3D2+D3) 이다. 여기서 상술된 시뮬레이션 예에서, FIR(170)은 최소 평균 제곱 오차(MMSE) 균일점에 도달하기 위하여 최소 평균 제곱(LMS) 적응을 사용하여 설계된다. MMSE 기준은 식 7에 의해 특징지워진다.
식 7 :
PR1, PR2 및 EPR2를 위한 주파수 응답 H(f)는 도 3에서 주파수 대역 1/2T상의 주파수 함수로서 도시된다. 주파수 응답의 크기 H(f)는 축(200)을 따라 작성되며, 주파수 f는 축(202)를 따라 작성된다. 라인(204)는 PR1 다항식의 주파수 응답을 표현하고, 라인(206)은 PR2 다항식의 주파수 응답을 표현하며, 그리고 라인(208)은 EPR2 다항식의 주파수 응답을 표현한다. 도 4는 축(212)을 따라 주파수의 함수로서 축(210)상의 응답의 크기를 나타내는 그래프이다. 라인(214)은 PR2 다항식의 주파수 응답을 표현하며, 그리고 라인(216)은 Ds=0.73에서 가우시안 채널에 대한 주파수 응답을 표현한다. PR2 다항식(214)은 선택된 밀도에서 적절한 응답이다. 더 낮은 밀도의 경우, PR1이 적절하며, EPR2는 더 높은 밀도에서 유용하다.
3. 최소 거리 분석
부분 응답 목표가 선택되면, 최대 가능 오차 사건의 프로파일과 그것들의 상대적인 확률이 AWGN의 가정을 사용하여 계산될 수 있다(즉, 균등화로부터의 잡음 상관성이 무시된다). 상기 가정은 실제 분석을 위한 적당한 개시점을 제공한다. 채널(160)의 몬테 카를로(Monte Carlo)와 수신기 성분은 오차 메커니즘의 더욱 정확한 기술을 제공하기 위하여 사용될 수 있다. 이하에서 계산된 프로파일은 코드 제약을 결정하고 상응하는 이득을 평가하기 위하여 사용될 수 있다.
AWGN을 갖는 선형 채널을 위한 최대 가능도 시퀀스 검출은 입력 시퀀스과 수신된 시퀀스 사이의 유클리드(기하학적) 거리를 측정하는 거리에 기초한다. 상기 검출기는 최소 거리를 갖는 시퀀스에 유리하게 선택한다. 최대 가능 오차는 입력 시퀀스와 작은 유클리드 거리에 의해 분리된 검출기 출력 시퀀스에 상응하는 것들이다. 비터비 검출기(172)에 대한 오차 비율 또는 오차의 확률(Pe)은 식 8과 같이 근사화될 수 있다.
식 8 :
여기서, dmin은 모든 가능한 시퀀스상의 최소 유클리드 거리이다. 그러므로, 최소 오차 거리는 시스템(148)이 소정의 잡음 파워에서 어떻게 수행할 것인지를 직접적으로 나타낸다. 더욱이, 2개의 오차 사건과 관련된 거리의 비는 다른 하나와 관련된 특정 오차의 가능성을 보여주는 측정치이다.
일반적으로, 폐쇄된 형태 해결법(closed-form solution)은 주어진 채널내의 최소 거리 오차를 위해 획득될 수 없다. 대신에, 거리는 고려된 오차의 길이가 증가함에 따라 최소 거리에 단조롭게 접근하는 2개의 범위내에 포함된다. PR2의 경우에, 낮은 거리 오차는 연속적인 변화의 긴 열을 존재시킬 것이다. 도 3과 4에서 도시된 바와 같이 1/2T에서의 널 응답(null response)으로 인하여 생기는 이러한 사건은 연속적인 변화의 수를 제약함으로써 제거될 수 있으며, 인코더(150)에 의해 사용된 사용가능한 코드 워드로부터 모든 NRZI 코드 워드를 제거함으로써 성취될 수 있다. 이러한 사건이 제거되었다고 가정하면, 최소 거리 경계는 ek∈{-2, 0, +2}를 갖는 오차사건을 위해 dmin = 4를 제공한다. 상기 오차사건은 전송되고 검출된 시퀀스(ak 및 ) 사이의 차이이다.
표 1은 길이 L=9 또는 그 이하를 가지며, ek = +2에서 시작하는 PR2 채널을 위한 최소 거리 오차 사건을 도시한다.
표 1
채널(160)은 선형이기 때문에, 신호가 반전된 사건에서의 거리는 동일하다. 거리 "d"는 식 9를 사용하여 계산되었다.
식 9 :
여기서, N은 채널 응답의 길이(f)이다. 거리는 최소 거리 사건으로부터 데시벨(dB)로 표 1에 도시된다. 이하에서 논의되는 바와 같이, 표 1에서 밑줄친 오차 사건은 본 발명의 한 실시예에서 채택된 코딩 기술에 의해 획득된 최소 거리에 상응한다.
일반적으로 사용된 성능지수는 매칭된 필터 거리이다. 이는 검출기가 채널의 상호 부호 간섭(ISI) 특성에 의해 영향받지 않도록 단일 채널 부호가 전송된다면 검출기에 의해 도시된 거리이다. 매칭된 필터 거리는 오차 사건을 ek={+2, 0, 0, 0,...}로 세팅함으로써 상기 거리식을 사용하여 계산될 수 있다. PR2 채널의 경우, 매칭된 필터 거리는 d=4.899이다. 그러므로, 채널의 ISI 구조는 그것의 최소 거리가 1.76dB까지 떨어진다.
4. 조절 코드 제약
인코더(150)에 의해 부과된 조절 코드(도 2에 도시)는 2개의 시퀀스의 전송을 막는 제약을 인가함으로써 최소 거리에서 증가를 제공하며, 2개의 시퀀스의 차이는 낮은 거리 오차사건에 상응한다. 매칭된 필터 경계보다 적은 거리를 갖는 오차사건을 제거하기 위하여, 시변 최대 변화 실행(MTR)이 사용될 수 있다.
통상적인 MTR 코드는 제약 MTR(j;k)을 코드 비트 시퀀스 Yn에 인가함으로써 j 연속적인 변화 이상과 k 연속적인 비변화 이상을 갖는 코드 비트 시퀀스를 제거한다. 시변 MTR 코드는 제약 MTR(j1/j2;k)을 가지며, 이는 시퀀스에서 홀수 비트 위치로부터 시작하는 j1 연속적인 변화와 시퀀스에서 짝수 비트 위치로부터 시작하는 j2 연속적인 변화 이상을 막는다. 인코더(150)내의 짝수 또는 홀수 비트 위치에 제약의 할당은 반전될 수 있으며, 검출기(172)내에 임의의 제약이 제공될 수 있으며, 검출기는 이러한 변화를 반영하기 위하여 조정된다.
형태 ±{+2, -2}를 갖는 오차사건은 제약 MTR(1/2;k)를 갖는 코드를 사용함으로써 제거될 수 있다. 이러한 제약을 갖는 실제 코드는 3/4 코드 비율; k=6을 가짐으로써 획득될 수 있다. 이러한 MTR 제약의 용량은 0.7925이다. 불행하게도, 낮은 코드 비율을 위해 요구된 대역폭에서의 증가는 잡음 파워를 1.25dB까지 증가시킬것이다. 또한, 채널 부호내의 에너지는 밀도가 증가함에 따라 감소하며, 그래서 실제 결과는 성능 손실이 될것이다.
본 발명의 한 실시예에서, 최소 유클리드 거리는 단일-비트 오차사건을 제거함으로써 더욱 증가된다. 인코더(150)와 검출기(172)내의 비터비 격자가 MTR 제약에 덧붙여 패러티 제약을 통합시키기 위하여 조정된다면, 단일 코드 워드내에서 발생하는 오차의 홀수(사건내에 0이 아닌 오차 비트)를 갖는 오차사건이 방지될 수 있다. 이는 단일-비트 오차사건 뿐만 아니라 3-비트 사건, 5-비트 사건 등을 제거할 것이다.
상기 패러티 제약과 상기 MTR(1/2;k)제약을 조합한 후에, 최소 거리 오차사건은 e k= +{2, 0, -2}가 되며, 이는 표 1에서 언더라인된다. 이는 d=6.32 의 최소거리 또는 3.98dB 이득에 상응한다. 그러나, 시스템(148)은 4dB의 완전 성능 이득을 보이지 않을 것이다. 대신에, 이러한 거리는 더 낮은 비율 코드의 사용에 의해 수반된 SNR에서의 손실에 의해 감소될 것이다. 그러므로, 조합된 MTR과 패러티 제약의 용량은 MTR 제약 단독의 용량인 0.7925보다 적게된다.
5. 인코더/디코더 설계예
인코더(150)와 디코더(176)는 상술된 코드 제약을 실행하기 위하여 설계된다. 이러한 제약은 예를 들면, 상태 기계, 조합 로직, 또는 소프트웨어 또는 하드웨어 룩-업 테이블에서 실행될 수 있다. 다른 구성도 사용될 수 있다.
MTR 제약은 패러티 제약보다 더욱 제한적이며, 그래서 MTR 제약은 논의의 출발점이다. 한 실시예에서, 인코더와 디코더는 표 2에서 도시된 맵핑에 의해 정의된 비율 3/4 MTR(1/2;6)을 실행하기 위하여 적합하게 된다.
표 2
코드 워드가 서로 연결될 때라도, 표 2에서 선택된 코드 워드는 상기 선택된 MTR 제약을 만족시킨다. 코드 워드내의 "1"은 도 2의 조절기(159)의 출력에서 기록 전류 극성내의 변화를 표현한다. 변화의 시퀀스가 각각의 코드 워드내의 홀수 비트 위치에서 시작될 때, 연속적인 변화의 수는 1에 제한되며, 변화의 시퀀스가 각각의 코드 워드내의 짝수 비트 위치에서 시작할 때 연속적인 변화의 수는 2로 제한된다. 코드 워드가 서로 연결될 때, 6개 비변화(즉, "0's")의 최대 가능 실행이 있다. 대안적인 실시예에서, k 제약은 무한대를 포함한 다른 값을 가질 수 있다.
패러티 제약은 2-비트 시퀀스(Zn, Zn+1)의 연결을 통하여 각각의 코드 워드 Yn(또는 코드 워드의 각 스트링)에 실행된다. 우선, 코드 워드내의 선행하는 비트의 패러티가 결정된다. 만약 데이터 워드가 Xm=[x0, x1,...,xm-1 ]에 의해 표현되며 코드 워드가 Yn=[y0, y1,...,yn-1]에 의해 표현된다면, 그리고 나서 코드 워드가 시간 지수 k에서 시작하면, 프리코더(148)의 출력에서 전송된 2진수{0, 1} NRZ 부호는 식 10에 따른 현재 코드 비트와 종전의 부호의 2 부가법에 의해 결정된다.
식 10 :
NRZ 1의 수를 위한 패러티는 초기 조건 Qk-1=0을 세팅함으로써 결정되며, 여기서 "Qk-1"은 종전 코드 비트의 패러티이며, 식 11과 같이 계산된다.
식 11 :
짝수 패러티의 경우에, Q=0 이며, 홀수 패러티의 경우에, Q=1이다. 한 실시예에서, 2비트(Zn, Zn+1)는 식 12와 같이 짝수 패러티를 제공하기 위하여 선택된다.
식 12 :
이것은 프리코더(156)의 출력에서 요구된 출력의 결과를 가져온다. 도 2의 인코더(150)의 출력에서 MTR +패러티 코드 워드는 식 13이다.
식 13 :
그러므로, Xm ↔Zn+2 는 비율 m/(n+2) 패러티 코드를 형성한다. 최종 패러티를 결정하는 2-비트 시퀀스가 선택되는데, 그 이유는 그것들이 MTR(1/2;k) 제약을 위반하지 않기 때문이다. 실제로, 비율 3/4 MTR(1/2;6) 코드와 연결될 때, 모든 제약이 보존되며, 비율 3/6 코드가 생긴다. 비율 3/4 코드 워드로부터의 제약이 보존된다는 사실은 MTR 코드로부터 다중 워드가 패러티 비트을 연결하기 전에 더 긴 워드를 형성하기 위하여 연결될 수 있다는 것을 의미한다. 3/4 인코더의 p 반복이 사용된다면, 그 결과 생기는 인코더는 비율 3p/(4p+2)를 갖는다. p=1의 경우에, 비율은 3/6=0.5 이지만, p=16의 경우에 비율은 48/66 = 0.7273이다. 예로서, 비율 3/6 코드 맵핑이 표 3에 도시된다.
표 3
만약 비율 3/4 코드의 "p"를 연결시킬 필요가 있다면, 그러면 인코더(150)은 식 14를 만든다.
식 14 :
여기서 각각의 3-비트 X3 대 4-비트 Y4 맵핑은 비율 3/4 MTR(1/2;6) 인코더/디코더를 사용하여 실행된다. 이러한 식은 실행하기에 수월한 블록 인코더-디코더 형태를 제공한다.
도 5는 본 발명의 한 실시예에 따라, 복수의 비율 3/4 인코딩 함수(2500-250i)가, 여기서 i=p-1, 상술된 바와 같이 서로 연결되고, 2-비트 패러티 시퀀스와 연결되는 블록 인코더를 논리적으로 도시하는 블록도이다. m=3의 경우에, 인코더(150)는 입력(152)상의 사용자 데이터 비트 X3=[x0, x1, x2 ,..x3i, x3i+1, x3i+2}를 수신하며, 이는 각각의 인코더 함수(2500-250i)에 통과된다. 개별적인 인코더 함수(2500-250i)는 상기 표 2에 따라 각각의 3-비트 사용자 데이터 비트 시퀀스를 출력(153)상의 상응하는 4-비트 코드 워드 비트 시퀀스로 인코드한다. n=4인 경우에, 개별적인 4-비트 코드 워드 비트 시퀀스는 Y4=[y0, y1, y2, y3,...,y4i, y4i+1, y4i+2, y4i+3]로 분류된다. 또한, 각각의 인코더단은 상기 식 11에 따라 각각의 비트 시퀀스를 위한 패러티 Q를 계산한다. 예를 들면, Q3는 초기 조건 ak-1=0과 Qk-1 =0에 기초하여 계산된다. NRZI 비트(a3)는 계산되고 다음 인코더 함수단(2501)을 위한 초기 조건으로서 Q3가 제공되며, Q7이 계산된다. 이러한 프로세스는 최종 패러티 Q4i+3이 계산될때 까지 각각의 인코더단을 반복한다. Q4i+3의 값과 상기에서 주어진 식을 기초로 하여, 패러티 발생기(252)는 2개의 패러티 제약 비트(Z4i+4 및 Z4i+5)를 발생시키며, 이것들은 출력(153)상의 연결된 코드 워드의 단부에 부가되어 프리코더(156)의 출력에서 그 결과 생기는 프리코드된 비트 시퀀스(a0...a4i+5)는 짝수 또는 이와는 달리 홀수 패러티를 갖게된다.
도 6은 디코더(176)에 의해 실행된 함수를 논리적으로 도시하는 다이어그램이다. 디코더(176)는 다수의 디코더 함수단(2540-254i)을 포함하며, 이는 인코더(150)에 의해 사용된 비율 3/4 MTR(1/2;6)의 역을 사용하며, 입력(175)상에서 수신된 연속적인 코드 워드 Y4=[y0, y1, y2, y3,...,y 4i, y4i+1, y4i+2, y4i+3]를 출력(177)상의 개별적인 데이터 워드 X3=[x0, x1, x2,..x3i , x3i+1, x3i+2}로 변환한다. 패러티가 검출기에 의해 실행될 것이기 때문에, 디코더(176)는 2개의 패러티 제약 비트(Z4i+4 및 Z4i+5)를 무시한다.
도 7은 샘플 코드 워드 스트림(260)내의 패러티 비트의 계산과 연결의 예를 도시하는 다이어그램이다. 코드 워드 스트림(260)은 각각 값 "1001"과 "1010"을 갖는 2개의 연결된 코드 워드(261 및 262)의 형태로 되어 있다. 값 "01"을 갖는 2개의 패러티 비트(263)는 코드 워드(262)의 시작 전에 코드 워드(261)의 단부에 부가된다. 코드 워드(261 및 262) 각각은 4비트의 코드 워드 길이를 갖는다. 시간내의 제 1비트는 스트림(260)의 가장 왼쪽에 있으며, 시간내의 최후 비트는 오른쪽으로 확장한다. 라인(266)은 개별적인 코드 워드내의 전체 위치에 기초하여 코드 워드(261 및 262)내의 각각의 비트에 정수를 할당한다. 이러한 넘버링 시스템하에서, 각각의 코드 워드내의 제 1비트는 최상위 비트이며, 코드 워드(261 및 262)를 위한 비트 3으로 번호가 매겨진다. 각각의 코드 워드내의 마지막 비트는 최하위 비트이며, 비트 0으로 번호가 매겨진다. 라인(267)은 전체 코드 워드 스트림(160)내의 일시적인 위치에 기초하여 코드 워드(261 및 262) 및 패러티 비트(263)내의 각각의 비트에 정수를 할당한다.
짝수/홀수 라인(268)은 라인(267)위에 놓여지며, 코드 워드 스트림(260)내의 각각의 짝수 비트를 위한 "E"지정과 코드 스트림(260)내의 각각의 홀수 비트를 위한 "O"지정을 제공한다. "E"와 "O" 지정은 코드 워드 스트림(260)내의 개별적인 비트와 함께 수직으로 정렬된다. MTR 라인(269)은 코드 워드 스트림(260)내의 각각의 비트 위치를 위한 MTR 제약을 지정한다. 코드 워드 스트림(260)내의 각각의 홀수 비트 위치는 1의 MTR 제약을 가지며, 코드 워드 스트림(260)내의 각각의 짝수 비트 위치는 2의 MTR 제약을 갖는다. 코드 워드(261)에 부가된 패러티 비트의 수가 짝수이기 때문에, 연속적인 코드 워드(261 및 262)내의 상응하는 비트 위치(라인 266으로 표시됨)는 동일한 MTR 제약을 갖는다. 이는 모든 MTR 제약이 스트림내의 개별적인 코드 워드 사이의 경계에서 전체 코드 스트림(260)내에서 만족되는 것을 보장하도록 돕는다. 예를 들면, 비트 위치 6과 7에서 "1's"에 의해 표현되는 짝수 비트 위치 6에서 시작하는 코드 워드 스트림(260)에서 단지 2개의 변화("1's")가 있다. 이는 MTR 제약을 만족시키며, MTR 제약은 짝수 비트 위치에서 시작하는 변화의 최대수를 2로 제한한다.
라인(270)은 상기 식 10에 의해 결정되는 프리-코더(156)의 출력을 표현한다. 라인(270)내의 각각의 비트는 초기 조건이 ak-1=0(즉, 라인 270내의 제 1비트전의 비트)이라고 가정하면, 라인(270)내의 종전의 전코드된 비트와 라인(260)내의 현재 코드 워드 비트의 배타적 논리합(exclusive-OR)이다. 그러므로, 프리-코더(156)의 출력은 라인(267)에 의해 결정된 비트 위치(1-4) 내의 "1's"의 홀수 숫자를 갖는다. 비트 위치(5와 6)내의 부가적인 프리-코드된 패러티 비트는 라인(270)내의 프리-코더 출력이 비트(1-6)내의 짝수 패러티를 갖도록 하는데, 그 이유는 부가적인 "1"이 스트림내의 비트의 이러한 세트에 부가되기 때문이다.
라인(271)은 각각의 비트 위치에서 "Q"의 계산된 값을 표현한다. 상기에서 상술한 바와 같이, Qi=Qi-1 ak, i=k...k+n-1, 그리고 Qk-1은 0으로 가정된다. Q3(도 7의 라인(271)내의 비트 위치(4)의 Q값)가 "1"이므로, 코드 워드 스트림(260)의 위치(5와 6)내에 부가된 패러티 비트(Zn 및 Zn+1)는 상기 식 12에 따라 "01"이다.
6. 비터비 검출기
한 실시예에서, 비터비 검출기(172)는 PR2 채널을 위해 조합된 MTR 과 패러티 제약된 코드에 의해 제약된 데이터를 검출하기 위한 비터비 알고리즘을 실행하기에 적합하게 된다. 격자는 임의의 길이 3 채널 응답을 위해 사용될 수 있으며, (EPR2 등과 같은) 더 긴 응답을 위해 일반화될 수 있다. MTR 제약은 시변이며, 샘플 지수, k,에 의존하여 격자도 시변이다.
도 8은 MTR(1/2;k) 코드된 PR2 채널을 위한 격자 상태 기계도 섹션(300)의 예를 도시한다. 격자의 입력{ak-2, ak-1}이 2극 {-1, +1}형태로 도시되는 것을 주의해야 한다. 나중의 도면에서, 2진수 표현 {0, 1}이 등가로 사용된다. 격자(300)는 상태들의 수직 방향의 그룹에 의해 표현된 복수의 이산 시간 구간을 가지며, 이는 채널로부터 임의의 사용자 입력 시퀀스를 위한 잡음없는 출력 시퀀스를 결정한다. 각각의 상태는 일반적으로 알려진 바와 같이, 가산-비교 선택(add-compare select)(ACS) 유닛으로서 실행된다. ACS 유닛은 각각의 브랜치의 거리를 그것의 상응 경로내의 전체 거리에 가산한다. 그리고 나서, 2개의 인입 경로로부터 각각의 상태까지의 거리가 비교되고, 최선의 거리를 갖는 경로가 선택된다. 격자(300)가 경로(302 및 304)(대시 라인으로 도시됨)를 금지함으로써 선택된 MTR 제약을 실행하도록 조절되며, 그러한 경로는 그것들의 개별적인 오차사건을 피하기 위하여 인코더(150)에 의해 제거되었던 비트 시퀀스에 상응한다. 섹션(306)이 짝수 비트 위치를 표현하고, 섹션(308)이 홀수 비트 위치를 표현한다고 가정하면, 예를 들면 홀수 비트 위치에서 시작하는 2개의 연속적인 변화가 금지되기 때문에, 경로(302와 304)는 섹션(308)내에서 제거된다.
도 9는 길이 3의 격자 섹션(310)을 도시하며, 이는 격자 섹션(300)과 유사하지만 각각의 상태를 위한 경로의 패러티 "Q"를 포함하도록 조절되었다. 각각의 상태를 위한 경로의 패러티는 코드 워드의 단부까지 추적된다. 그 지점에서, 홀수 패러티(Q=1, 격자 섹션(310)의 하부 절반)에 상응하는 상태는 격자로부터 제거된다. 도 10은 6-비트 코드 워드(종전 예로부터 비율 3/6 코드)를 포함하도록 확장된 격자 섹션(320)이며, 홀수 패러티에 상응하는 상태가 제거되었다. 실제적인 이유로, VLSI 설계는 시간내의 임의의 점에서 요구될 수 있는 모든 상태를 포함할 것이다. 그러나, 어떤 상태는 입력이 없으며, 그래서 그러한 상태들이 나중의 지점에서 격자에 영향을 주는 것을 방지하기 위하여 거리가 커지게 된다. 도 11은 모든 사용하지 않는 상태가 제거된 격자 섹션(320)을 도시한다.
7. 시뮬레이션 결과
상기에서 상술된 코딩 제약은 비율 48/66 코드에서 실행되었다. 이것은 표준 비율 16/17 RLL(0,6/6)코드에 반하여 시뮬레이트 되었으며, 상기 표준 비율 16/17 RLL(0,6/6)코드는 1996년 7월 16일에 발표된 P. Tsang의 미국 특허 제 5,537,112호인 가우시안 채널 모델을 위한 "부분 응답 채널에서 실행 길이 제한 코드를 실행하기 위한 방법 및 장치"에 개시되어 있다. Du=0.7의 사용자 비트 밀도(Du=코드 비율×Ds)에서 결과가 도 12에 그려져있다. 축(350)은 검출기 오차 비율을 나타내며, 축(352)는 SNR(dB)을 나타낸다. 16/17 비율 코드를 위한 검출기 비트 오차 비율은 라인(354)에 의해 도시되며, 48/66 비율 코드를 위한 검출기 비트 오차 바율은 라인(356)에 의해 도시된다. 0.7의 사용자 비트 밀도에서, 제안된 48/66 비율 코딩 기술은 비율 16/17 코드와 비교할 때 1dB의 이득을 제공한다. 사용자 비트 밀도가 변화할 때, PR2 다항식의 범위와 그것의 오차 메커니즘은 채널 응답 변화를 위해 좋은 모델이다.
이러한 트레이드-오프를 시험하기 위하여, 10-5의 고정된 오차 비율을 획득하기 위하여 필요한 SNR은 밀도의 함수로서 측정되었다. 이러한 결과가 도 13에 그려져 있다. 축(400)은 1×10-5 비트 오차 비율에서 SNR(dB)을 나타내며, 축(402)은 사용자 비트 밀도(Du)를 나타내며, 그리고 축(404)는 2개의 코딩 기술사이의 코딩 이득을 나타낸다. 라인(406)은 16/17 비율 코드를 위한 SNR을 도시하며, 그리고 라인(408)은 48/66 비율 코드를 위한 SNR을 도시한다. 라인(410)은 2개의 코딩 기술 사이의 코딩 이득을 도시한다. 48/66 비율 코드는 낮은 밀도에서 상당한 이득을 제공한다. 그러나, 약 0.85 밀도에서, 거리 이득은 코드 비율 손실에 의해 오프셋되어, 실제 이득은 0 이다. 더 높은 밀도에서, 낮은 코드 비율은 제안된 기술이 악화되는 것을 야기한다.
대안적인 실시예에서, 인코더(150)는 단지 하나의 패러티 비트를 각각의 코드 워드(또는 코드 워드의 각 스트링)의 단부에 부가되어 프리코더(156)의 출력이 짝수 또는 홀수 패러티를 갖도록 한다. 그러나, 패러티 비트는 코드 워드 사이의 경계에서 MTR 제약을 만족시키는 것을 어렵게 할 수 있기 때문에, 단일 패러티 비트는 주어진 MTR 제약의 경우에 유효 코드 워드의 선택을 더욱 복잡하게 한다. 예를 들면, "1"의 단일 패러티 비트를 표 2로부터의 "0001" 코드 워드의 단부에 부가하며, 그리고 나서 표 2로부터의 "1000" 코드 워드가 그 다음에 와서 비트 시퀀스 "000111000"가 된다. 시퀀스내의 3개의 연속적인 변화(즉, "1's")가 있기 때문에, 이러한 시퀀스는 MTR(1/2;k) 제약이 실패한다. 또한, 단일 패러티 비트는 각각의 코드 워드내에서 짝수 및 홀수 위치와 같은 상이한 임시 위치를 위한 상이한 MTR 제약을 유지하는 것을 더욱 어렵게 하는데, 그 이유는 비트의 홀수 숫자가 코드 워드 사이에 부가되기 때문이다. 그러나, 필요하다면 패러티 비트의 홀수 숫자가 사용될 수 있다.
8. 결론
상기 시뮬레이션 결과는 (가우시안 임펄스 응답을 갖는)저역 통과 필터 채널이 사용될 때, MTR(1/2;k) 플러스 패러티 제약이 효과적일 수 있다는 것을 도시한다. 낮은 사용자 밀도에서, 코드는 2dB 마진까지 제공하지만, 0.8보다 더 큰 밀도의 경우에 이득은 0 또는 음이된다. 코딩 제약은 인코더와 비터비 알고리즘의 조정에 의해 실행된다.
요약하면, 본 발명의 한 측면은 데이터 워드 입력(152), 코드 워드 출력(153)을 포함하는 데이터 저장 채널 인코더(150)와 관련된다. 인코더(150)는 조합된 MTR과 패러티 제약을 갖는 선택된 코드에 따라 데이터 워드 입력(152)상에 수신된 연속적인 데이터 워드(Xm)를 코드 워드 출력(153)상의 연속적인 코드 워드(Yn)로 인코드하는데 적합하게 된다. MTR 제약은 연속적인 코드 워드(Yn)를 제약하여, 상기 연속적인 코드 워드(Yn)이 출력(154)상의 인코드된 비트 스트림(260)을 형성하기 위하여 연결될 때, 출력(154)상의 인코드된 비트 스트림(260)이 인코드된 비트 스트림(260)내에서 홀수 또는 짝수로 표시된 비트 위치(268)에서 시작하는 1개의 연속적인 변화중 최대와 홀수 또는 짝수로 표시된 비트 위치(268)중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 갖도록 한다.
한 실시예에서, 선택된 코드는 p 연속적인 코드 워드(Yn)의 각각의 세트를 위한 코드워드 출력상에 적어도 하나의 패러티 비트(zn)를 발생시키며, 여기서 p는 0보다 더 큰 양의 정수 변수이다. 예를 들면, 2개의 패러티 비트(zn 및 zn+1)가 사용될 수 있으며, 이는 연속적인 코드 워드 세트의 패러티(Q)에 의존하는 2진수 "10" 또는 "01"을 포함할 수 있다. 한 예에서, 인코더(150)는 선택된 코드에 따라 데이터 워트 입력(152)상에 수신된 연속적인 3-비트 데이터 워드(Xm)를 코드 워드 출력(153)상의 연속적인 4-비트 코드 워드(Yn)으로 인코드하는데 적합하다.
본 발명의 다른 측면은 채널(160)을 통한 전송을 위해 연속적인 데이터 워드(Xm)를 연속적인 코드 워드(Yn)로 인코딩하는 방법과 관련된다. 상기 방법은 선택된 코드에 따라 각각의 연속적인 데이터 워드(Xm)를 코드 워드(Yn)중 상응하는 하나로 맵핑하는 단계를 포함한다. 연속적인 코드 워드(Yn)는 다수의 짝수 및 홀수 비트 위치(268)를 갖는 출력(154)상의 인코드된 비트 스트림을 형성하기 위하여 연결된다. 최대 변화 실행 제약 MTR(1/2)은 선택된 코드상에 부과되어, 출력(154)상의 인코드된 비트 스트림(260)이 인코드된 비트 스트림(260)내의 짝수 또는 홀수로 표시된 비트 위치(268)중 하나에서 시작하는 1개의 연속적인 변화의 최대 가능 실행을 가지며, 인코드된 비트 스트림(260)내에서 짝수 또는 홀수로 표시된 비트 위치(268)에서 시작하는 2개의 연속적인 변화의 최대 가능 실행을 가지게 된다. 패러티 제약(zn, zn+1)도 선택된 코드상에 부과된다.
본 발명의 다른 측면은 저장 채널 출력(173)내에 연속적인 코드 워드 검출시 사용하기 위한 데이터 저장 판독 채널(148)과 관련되며, 상기 연속적인 코드 워드는 코드에 따라 인코드된다. 판독 패널(148)은 가능성 시퀀스 검출기(172)를 포함하며, 이는 연속적인 코드 워드를 검출하는데 적합하다. 검출기(172)는 비트 시퀀스내에서 홀수 또는 짝수로 표시된 비트 위치(268)중 어느 하나에서 시작하는 1개의 연속적인 변화보다 더 큰 변화를 갖는 저장 채널 출력(173)내에서 비트 시퀀스, 홀수 또는 짝수 지수로된 비트 위치(268)중 다른 하나에서 시작하는 2개의 연속적인 변화보다 더 큰 변화를 갖는 채널 출력(173)내에서 비트 시퀀스 및 금지된 패러티를 갖는 채널 출력(173)내에서 비트 시퀀스의 검출을 효과적으로 금지하는 검출 시퀀스(300, 310, 320)을 갖는다.
본 발명의 다른 측면은 트랜스듀서 및 인코더(150, 155, 156, 158)를 포함하는 디스크 드라이브 저장 채널(148)과 관련된다. 트랜스듀서는 데이터 저장 디스크와 통신할 수 있다. 인코더(150, 155, 156, 158)는 인코드된 비트 스트림(154, 260)을 형성하기 위하여 선택된 코드에 따라 연속적인 데이터 워드(Xn)를 연속적인 코드 워드(Ym)로 인코딩하며, 인코드된 비트 스트림(154)을 프리-코딩하고, 채널 입력으로서 프리-코드된 비트 스트림(157)을 트랜스듀서에 인가하기 위해 트랜스듀서에 연결된다.
한 실시예에서, 인코더는 연속적인 코드 워드(Yn)을 제약하여, 인코드된 비트 스트림(154)은 인코드된 비트 스트림내에서 홀수 또는 짝수로 표시된 비트 위치(268)에서 시작하는 1개의 연속적인 변화중 최대와 홀수 또는 짝수로 표시된 비트 위치(268)중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 가지며, 채널 입력(157)상의 선택된 패러티를 실행하게 된다.
본 발명의 다양한 실시예의 많은 특징과 이점들이 본 발명의 다양한 실시예의 구조 및 기능의 세부사항과 함께 전술한 상세한 설명에서 설명되었지만, 이러한 설명은 단지 예시적인 것이며, 본 발명의 원리내에서 세부사항에서 특히, 부분의 구조 및 배열에서 변화가 행해질 수 있으며, 첨부된 청구항이 표현된 용어는 광의의 일반적인 의미를 나타낸다. 예를 들면, 사용된 특정 코드는 조절될 수 있으며, 이러한 코드는 다양한 다른 하드웨어 및/또는 소프트웨어 장치로 실행될 수 있다. 시퀀스 검출기는 임의의 다양한 검출기 형태를 포함할 수 있으며, 이는 선택된 코드 제약을 실행하기 위하여 조절된다.

Claims (17)

  1. 데이터 워드 입력;
    코드 워드 출력; 및
    인코더를 포함하는 데이터 저장 채널 인코더로서,
    상기 인코더는 상기 데이터 워드 입력과 상기 코드 워드 출력 사이에 결합되며, 조합된 최대 변화 실행과 패러티 제약을 갖는 선택된 코드에 따라 상기 데이터 워드 입력상에 수신된 연속적인 데이터 워드를 상기 코드 워드 출력상의 연속적인 코드 워드로 인코드하며,
    상기 최대 변화 실행 제약은 상기 연속적인 코드 워드를 제약하여, 상기 연속적인 코드 워드가 인코드된 비트 스트림을 형성하기 위하여 연결될 때, 상기 인코드된 비트 스트림이 상기 인코드된 비트 스트림내에서 홀수 또는 짝수로 표시된 비트 위치중 하나에서 시작하는 1개의 연속적인 변화중 최대와 상기 홀수 또는 짝수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화중 최대를 갖게되는 것을 특징으로 하는 데이터 저장 채널 인코더.
  2. 제 1항에 있어서,
    상기 패러티 제약은 p 연속적인 코드 워드의 각각의 세트를 위한 상기 코드 워드 출력상에 적어도 하나의 패러티-실행 비트(parity-enforcing bit)를 발생시키며, 여기서 p는 0보다 더 큰 양의 정수 변수인 것을 특징으로 하는 데이터 저장 채널 인코더.
  3. 제 2항에 있어서,
    상기 패러티 제약은 p 코드 워드의 각각의 세트에 단일 패러티-실행 비트를 발생시키고 부가하여 상기 패러티 제약을 실행하도록 하는 것을 특징으로 하는 데이터 저장 채널 인코더.
  4. 제 2항에 있어서,
    상기 패러티 제약은 2개의 패러티-실행 비트를 p 코드 워드의 각각의 세트에 부가하여 상기 패러티 제약을 실행하는 것을 특징으로 하는 데이터 저장 채널 인코더.
  5. 제 4항에 있어서,
    상기 2개의 패러티 제약 비트는 상기 p 코드 워드 세트의 패러티에 의존하는 2진수 "10" 또는 2진수 "01"를 포함하는 것을 특징으로 하는 데이터 저장 채널 인코더.
  6. 제 1항에 있어서,
    상기 인코더는 상기 선택된 코드에 따라 상기 데이터 워드 입력상에 수신된 연속적인 3-비트 데이터 워드를 상기 코드 워드 출력상의 연속적인 4-비트 코드 워드로 인코드하는 것을 특징으로 하는 데이터 저장 채널 인코더.
  7. 채널을 통한 전송을 위해 연속적인 데이터 워드를 연속적인 코드 워드로 인코딩하는 방법에 있어서, 상기 방법은
    (a) 각각의 연속적인 데이터 워드를 선택된 코드에 따라 코드 워드중 상응하는 하나에 맵핑시키는 단계; 및
    (b) 다수의 짝수 및 홀수로 표시된 비트 위치를 갖는 인코드된 비트 스트림을 형성하기 위하여 상기 연속적인 코드 워드를 연결시키는 단계를 포함하며,
    상기 맵핑시키는 단계(a)는 상기 선택된 코드상의 패러티 제약과 상기 선택된 코드상의 최대 변화 실행 제약을 실행시켜서, 상기 인코드된 비트 스트림이 상기 인코드된 비트 스트림내의 짝수 또는 홀수로 표시된 비트 위치중 하나에서 시작하는 1개의 연속적인 변화의 최대 가능 실행을 가지며, 상기 인코드된 비트 스트림내에 짝수 또는 홀수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화의 최대 가능 실행을 갖는 것을 특징으로 하는 인코딩 방법.
  8. 제 7항에 있어서,
    (c) 넌-리턴-투-제로-인버젼(non-return-to-zero-inversion) 형태로부터 넌-리턴-투-제로(non-return-to-zero) 형태로 인코드된 비트 스트림을 프리-코딩하는 단계를 더 포함하며, 상기 맵핑시키는 단계(a)에 의해 실행된 패러티 제약은 짝수 패러티 또는 홀수 패러티를 갖는 선택된 코드 형태내의 p 연속적인 코드 워드의 각각의 세트로 되며, 여기서 p는 0보다 더 큰 양의 정수 변수인 것을 특징으로 하는 인코딩 방법.
  9. 제 7항에 있어서,
    p 연속적인 코드의 각각의 세트와 적어도 하나의 패러티-실행 비트가 인코드된 비트 스트림내에서 단계(b)내에 부과된 최대 변화 실행 제약을 만족시키도록 상기 맵핑시키는 단계(a)는 적어도 하나의 패러티-실행 비트를 p 연속적인 코드 워드의 각각의 세트에 연결시키는 단계를 포함하며, 여기서 p는 0보다 더 큰 양의 정수인 것을 특징으로 하는 인코딩 방법.
  10. 저장 채널 출력내에서 연속적인 코드 워드 검출시 사용하기 위한 데이터 저장 판독 채널에 있어서,
    상기 연속적인 코드 워드는 코드에 따라 인코드되며, 상기 판독 채널은 상기 연속적인 코드 워드를 검출하기에 적합한 가능성 시퀀스 검출기(likelihood sequence detector)를 포함하며,
    상기 검출기는 비트 시퀀스내의 홀수 또는 짝수로 표시된 비트 위치에서 시작하는 1개의 연속적인 변화보다 더 큰 변화를 갖는 저장 채널 출력내의 비트 시퀀스, 상기 홀수 또는 짝수로 표시된 비트 위치중 다른 하나에서 시작하는 2개의 연속적인 변화보다 더 큰 변화를 갖는 채널 출력내의 비트 시퀀스, 그리고 금지된 패러티를 갖는 채널 출력내의 비트 시퀀스의 검출을 효과적으로 금지하는 검출 시퀀스를 갖는 것을 특징으로 하는 데이터 저장 판독 채널.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR10-2001-7016810A 1999-06-30 1999-12-31 조합된 ｍｔｒ과 패러티 제약을 갖는 부분 응답 채널 KR100472524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14162299P 1999-06-30 1999-06-30
US60/141,622 1999-06-30

Publications (2)

Publication Number Publication Date
KR20020015360A KR20020015360A (ko) 2002-02-27
KR100472524B1 true KR100472524B1 (ko) 2005-03-09

Family

ID=22496477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7016810A KR100472524B1 (ko) 1999-06-30 1999-12-31 조합된 ｍｔｒ과 패러티 제약을 갖는 부분 응답 채널

Country Status (7)

Country Link
US (1) US6388587B1 (ko)
JP (1) JP2003504778A (ko)
KR (1) KR100472524B1 (ko)
CN (1) CN1166071C (ko)
DE (1) DE19983965T1 (ko)
GB (1) GB2366708B (ko)
WO (1) WO2001003304A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643814B1 (en) * 1999-07-12 2003-11-04 International Business Machines Corporation Maximum transition run encoding and decoding systems
US6662338B1 (en) * 1999-09-30 2003-12-09 Stmicroelectronics, Inc. Parity- sensitive Viterbi detector and method for recovering information from a read signal
US6526530B1 (en) * 1999-12-22 2003-02-25 Marvell International, Ltd. Method and apparatus for encoding data incorporating check bits and maximum transition run constraint
US6965636B1 (en) * 2000-02-01 2005-11-15 2Wire, Inc. System and method for block error correction in packet-based digital communications
US6574773B1 (en) * 2000-03-09 2003-06-03 Stephen A. Turk Cost-effective high-throughput enumerative ENDEC employing a plurality of segmented compare tables
US6581184B1 (en) * 2000-04-11 2003-06-17 Texas Instruments Incorporated Method and circuit for including parity bits in write data of a mass data storage device, or the like, using a 48/54 mtr (3:k) code constraint, and post-processing circuit and method for processing read back data that includes said code constraint
US20020172305A1 (en) * 2000-11-24 2002-11-21 Younggyun Kim Fixed decision delay detectors for timing recovery loop
JP3902763B2 (ja) * 2001-03-30 2007-04-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データビットストリームをデコード及び変換する方法及び装置並びに信号及びレコードキャリア
US6788223B2 (en) * 2002-09-25 2004-09-07 Infineon Technolgies Na Corp. High rate coding for media noise
US6961010B2 (en) * 2003-08-13 2005-11-01 Seagate Technology Llc DC-free code design with increased distance between code words
KR100559730B1 (ko) * 2003-09-22 2006-03-15 삼성전자주식회사 기록 시스템을 위한 데이터 부호화/복호화 방법 및 장치
US7191386B2 (en) * 2004-06-29 2007-03-13 Seagate Technology Llc Method and apparatus for additive trellis encoding
US7164371B2 (en) * 2004-07-30 2007-01-16 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for data coding for high density recording channels exhibiting low frequency contents
US7496153B2 (en) * 2004-10-14 2009-02-24 Mitsubishi Electric Research Laboratories, Inc. Modulating signals for coherent and differentially coherent receivers
JP5011116B2 (ja) * 2004-10-26 2012-08-29 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 変調の制約及び誤り制御を用いて情報の符号化及び復号化を実行する方法及びシステム
US7126502B2 (en) * 2005-02-01 2006-10-24 Hitachi Global Storage Technologies Netherlands B.V. Techniques for using interleaved encoders to obtain modulation constraints
JP4571580B2 (ja) 2005-12-15 2010-10-27 富士通株式会社 復号器
KR20070077603A (ko) * 2006-01-24 2007-07-27 삼성전자주식회사 비터비 디코딩 방법 및 비터비 디코더
JP2007242066A (ja) * 2006-03-03 2007-09-20 Fujitsu Ltd Ｍｔｒ符号化方法、ｍｔｒ復号方法、ｍｔｒ符号器、ｍｔｒ復号器及び磁気記録装置
US8276038B2 (en) * 2007-08-03 2012-09-25 International Business Machines Corporation Data storage systems
US7616134B1 (en) * 2008-06-19 2009-11-10 International Business Machines Corporation Systems and methods for enumerative encoding and decoding of maximum-transition-run codes and PRML (G,I,M) codes
KR101757452B1 (ko) * 2010-01-08 2017-07-13 삼성전자주식회사 무선 통신 시스템에서 자원 매핑 및 디매핑 방법 및 장치
RU2012152710A (ru) * 2012-12-06 2014-06-20 ЭлЭсАй Корпорейшн Модуляционное кодирование битов четности, сформированных с использованием кода с исправлением ошибок
WO2015107571A1 (ja) * 2014-01-17 2015-07-23 パナソニックＩｐマネジメント株式会社 復号装置および復号方法、記録再生装置および記録再生方法
EP2958238A1 (en) * 2014-06-17 2015-12-23 Thomson Licensing Method and apparatus for encoding information units in code word sequences avoiding reverse complementarity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537112A (en) 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5576707A (en) * 1994-06-10 1996-11-19 Cirrus Logic, Inc. Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel
US5731768A (en) 1996-01-31 1998-03-24 Seagate Technology, Inc. Method and apparatus for implementing codes with maximum transition run length
US5859601A (en) 1996-04-05 1999-01-12 Regents Of The University Of Minnesota Method and apparatus for implementing maximum transition run codes
US5949357A (en) 1997-01-13 1999-09-07 Quantum Corporation Time-varying maximum-transition-run codes for data channels
KR100552944B1 (ko) * 1997-04-01 2006-02-22 시게이트 테크놀로지 엘엘씨 최대 전이 런 길이 코드
US6011497A (en) * 1997-04-01 2000-01-04 Seagate Technology, Inc. Location dependent maximum transition run length code with alternating code word length and efficient K constraint
DE19882395T1 (de) * 1997-05-14 2000-06-21 Seagate Technology Signalraum-Detektor für Kanäle unter Verwendung eines Codes mit zeitvariablen Randbedingungen
US6081210A (en) * 1998-05-13 2000-06-27 Texas Instruments Incorporated Sliding block (rate 8/9) trellis code for magnetic recording

Also Published As

Publication number Publication date
KR20020015360A (ko) 2002-02-27
GB2366708A (en) 2002-03-13
US6388587B1 (en) 2002-05-14
CN1367953A (zh) 2002-09-04
JP2003504778A (ja) 2003-02-04
CN1166071C (zh) 2004-09-08
DE19983965T1 (de) 2002-08-01
WO2001003304A1 (en) 2001-01-11
GB2366708B (en) 2003-11-12

Similar Documents

Publication Publication Date Title
KR100472524B1 (ko) 조합된 ｍｔｒ과 패러티 제약을 갖는 부분 응답 채널
Thapar et al. A class of partial response systems for increasing storage density in magnetic recording
Cideciyan et al. A PRML system for digital magnetic recording
US6249398B1 (en) Class of fixed partial response targets in a PRML sampled data detection channel
US6804805B2 (en) Method and apparatus for encoding with unequal protection in magnetic recording channels having concatenated error correction codes
US7046745B2 (en) Signal processing circuit
KR100550510B1 (ko) 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치
EP0492419A2 (en) Viterbi decoding system including variable-order equalizer
JP4065357B2 (ja) 高密度データの記録／再生のための符号化／復号化方法
US5949357A (en) Time-varying maximum-transition-run codes for data channels
KR19980031990A (ko) 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
Fitzpatrick et al. Time-varying MTR codes for high density magnetic recording
US7286595B2 (en) Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector
US6154504A (en) Encoding method, encoding apparatus, decoding method, decoding apparatus, and recording medium
US6798593B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US7196999B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US6201840B1 (en) Method and apparatus for detecting data in magnetic recording using decision feedback
JPH05234279A (ja) 最尤復号装置及びこれを用いた再生データ復調装置
KR100364155B1 (ko) 정보기록재생장치
JPH10322217A (ja) データ格納機器のｒｌｌコードの生成方法及びそれに適した装置
US6507546B1 (en) 2,2,1 Asymmetric partial response target in a sampled amplitude read channel for disk storage systems
Wolf A survey of codes for partial response channels
JP3646684B2 (ja) パーシャルレスポンス復調方法を用いたデータ記録再生装置
Karabed et al. Even mark modulation for optical recording
EP0720302B1 (en) Code modulation method, code demodulation method, and code detection method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee