KR100471745B1 - 양자점 형성방법 - Google Patents

양자점 형성방법 Download PDF

Info

Publication number
KR100471745B1
KR100471745B1 KR10-2002-0025898A KR20020025898A KR100471745B1 KR 100471745 B1 KR100471745 B1 KR 100471745B1 KR 20020025898 A KR20020025898 A KR 20020025898A KR 100471745 B1 KR100471745 B1 KR 100471745B1
Authority
KR
South Korea
Prior art keywords
substrate
quantum dot
insulating layer
thin film
forming
Prior art date
Application number
KR10-2002-0025898A
Other languages
English (en)
Other versions
KR20030087821A (ko
Inventor
오혜정
임승현
윤의준
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR10-2002-0025898A priority Critical patent/KR100471745B1/ko
Publication of KR20030087821A publication Critical patent/KR20030087821A/ko
Application granted granted Critical
Publication of KR100471745B1 publication Critical patent/KR100471745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 실리콘 양자점 형성방법에 관한 것으로, 특히, 화학기상증착법을 이용하여 박막절연층이 형성된 기판 상부에 SiH4 실리콘원 가스 및 B2H6 도펀트 가스를 동시에 주입함으로써 단결정급 결정특성을 갖는 미세하고 균일한 실리콘 양자점을 성장시키는 방법에 관한 것으로, 차세대 나노소자 제조에 적용될 수 있다.

Description

양자점 형성방법{METHOD FOR MANUFACTURING QUANTUM DOT}
본 발명은 실리콘 양자점 형성방법에 관한 것으로, 특히, 단전자 메모리소자에 적합한 나노미터 크기의 양자점(quantum dot)을 형성하는 방법에 관한 것이다.
최근, 초고집적, 초고속의 소자 구현을 위해 반도체 소자의 소형화가 요구되고 있으며, 이에 따라 일반적인 MOS 소자의 한계를 극복하기 위한 방법으로 단전자 소자에 대한 연구가 활발히 진행되고 있다.
단전자 메모리 소자는 단일 전자의 불연속적인 터널링 현상을 제어함으로 나타나는 전류의 차이를 이용하는 소자로서, 단일 전자의 불연속적인 흐름은 양자점이라고 하는 수 나노미터(nm) 크기의 전도성 영역에 전자를 저장함으로써 나타나는 쿨롬 차폐(Coulomb blockade)를 이용하여 얻을 수 있다.
이와 같은 양자점을 이용하여 상온에서 동작가능한 나노소자를 제작하기 위해서는 단결정급 결정특성을 갖는 양자점 형성 기술 및 미세하고 균일한 고밀도의 양자점 형성 기술이 요구된다.
양자점 형성을 위한 종래의 일반적인 기술로는 전자빔리소그래피(Electron Beam Lithography: 이하 EBL이라 칭함)와 반응성이온식각(Reactive Ion Etching:이하 RIE라 칭함) 공정으로 양자점을 형성하는 방법이 있다.
그러나, 상기 EBL과 RIE 공정을 이용하면 기판 상의 원하는 위치에 원하는 크기로 양자점을 형성할 수 있다는 장점이 있는 반면, 각각의 양자점을 전자빔으로 주사하여 형성해야 하므로, 양자점 형성에 있어서 충분한 스루풋(throughput)을 얻을 수 없는 단점이 있다.
종래의 다른 방법으로는 실리콘산화막(SiO2) 증착시 실리콘의 양을 정확한 조성을 나타내는 SiO2를 형성하는데 필요한 양보다 많이 첨가함으로써 열처리 과정에서 실리콘이 석출되도록 하여 양자점을 형성하는 방법이 있다.
그러나, 상기 종래방법은 양자점을 형성하는 과정에서 충분한 스루풋을 얻으면서 전류가 흐르는 채널에서부터 비교적 동일한 거리에 양자점을 형성할 수 있는 장점이 있는 반면, 양자점의 크기와 공간분포가 균일하지 않다는 단점이 따른다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 단결정급 결정특성을 갖도록 하면서, 동시에 미세하고 균일한 고밀도의 양자점 형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 양자점을 이용하여 상온에서 동작 가능한 단전자 메모리 소자 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 화학기상증착법으로 기판 위에 Si 양자점을 형성하는 방법에 있어서, 기판 위에 박막절연층을 형성하는 단계; 상기 박막절연층이 형성된 기판을 소정 온도로 유지하면서 양자점 성장을 위한 실리콘원 가스 및 B2H6 도펀트 가스를 동시에 주입하여 상기 박막절연층 상부에 Si 양자점을 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 사용된 초고진공 화학기상증착장비(Ultra High Vacum-Chemical Vafor Deposition)의 개략도로서, 일반적인 장치이므로 도면부호를 첨가한 상세구성은 생략한다.
도시된 바와 같이 실리콘 기판을 장착하기 위한 로드락(load lock, 100)과 주반응실(main chamber, 200)로 나눌 수 있다. 로드락(100)은 주반응실(200)과 공기가 직접 접촉하는 것을 막기 위해 사용하며, 회전펌프(RP)와 확산펌프에 의해 약 10 Torr의 진공도를 유지할 수 있다. 로드락에 장착된 실리콘 기판은 영구자석을 이용한 로딩 로드(rod)로 주반응실의 기판 홀더에 장착된다. 실제 기판 장착시에는 주반응실에 수소가스를 흘려주어 로드락보다 높은 압력을 유지하여 로드락에서 주반응실로의 불순물 유입을 최대한 억제한다.
주반응실(200)은 기저 압력이 1x10-6 Torr를 유지할 수 있도록 756 l/s의 펌핑속도를 갖는 회전펌프, 1300 l/s의 펌핑속도를 갖는 터보모레큘러(turbomolecular) 펌프, 220 l/s의 펌핑속도를 갖는 이온펌프 및 TSP(titanium sublimation pump)를 사용하며 반응실 전부분을 180℃로 베이크 하도록 열선을 반응실 외벽에 부착한다. 실제 주 반응실내의 압력은 누드(nude) 이온가스를 사용해 측정한다. 실리콘 기판이 장착되는 기판부는 초고진공을 유지하면서 장착된 기판을 X, Y, Z 방향으로 이동시킬 수 있고, 축방향으로 회전시킬 수 있는 머니퓰레이션(manipulation, 210)과 웨이퍼를 장착할 수 있는 기판홀더로 구성된다. 기판 홀더의 뒷면에는 열전대가 장착되어 웨이퍼의 온도를 실시간으로 측정하여 피드백 시스템에 의해 기판 온도를 조절할 수 있다. 공정 중 히터에서의 온도와 실제 기판의 온도는 다르므로 별도의 열전대를 기판에 접촉시켜 기판의 온도를 보정한다. 전체 압력은 스로틀(throttle) 밸브로 변화시키며, MFC와 주반응실 사이에는 뉴메틱 밸브를 사용해 순간적으로 각 공정가스들의 유입을 조절할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 Si 양자점을 형성하는 과정을 나타내는 공정 단면도로써, 먼저 도 2a에 도시된 바와 같이 실리콘 기판(10)에 습식산화 공정을 거쳐 1000Å 두께의 SiO2막(20)을 형성한다. 이때, SiO2막 외에 Si3 N4 또는 SiOXNY 막도 박막절연층으로 가능하다.
이렇게, SiO2막(20)이 형성된 실리콘 기판(10)을 황산과 과산화수소가 4:1의 비율로 섞인 용액에 넣고 120℃로 가열하면서 10분간 담가 표면의 유기물을 제거해 낸 후, 순수(DI water)에 넣고 60초씩 6회 헹굼 및 N2 스핀 건조한 후 도 1에 도시된 바와 같은 화학기상증착장비의 기판 홀더에 장착하고 로드락(100)에 투입한다.
계속해서, 로드락을 펌핑시켜 진공이 10-6Torr 이하가 될 때 주반응실(200)내로 기판을 반입한다. 성장온도까지 기판의 온도를 가열한 후에 양자점 성장을 위한 실리콘원 가스로 SiH4 가스를 주입하면서 동시에 도펀트 가스로 B2H6 가스를 주입하여, 도 2b에 도시한 바와 같이, 상기 SiO2막(20) 상부에 Si 양자점(30)을 형성한다. 이때, 성장온도는 550℃, 성장시간은 2 내지 3분, SiH4 유량은 20sccm, B2H6 유량은 20sccm이다. 상기 B2H6 가스는 핵생성을 활발히 일어날 수 있게 만드는 촉매 역할을 하게 된다. 즉, Si 핵들이 산화막 위에 형성되는 동안에 B2H6 이 첨가되면 증착초기 단계에서 산화막 표면에 BH3 원자들이 우선적으로 흡착하여 Si들이 핵생성 할 수 있는 자리를 더욱더 많이 만들어 주며, 또한 B2H6 가 SiH4 의 분해를 촉진시키게 된다. 이로써, B2H6 를 첨가하지 않고 SiH4 만 사용한 경우에 비해 핵생성 밀도가 높게 나타나며, 핵생성 밀도의 증가로 균일한 양자점을 얻을 수 있다.
상기 본 발명의 일 실시예에서는 실리콘원 가스인 SiH4 와 도펀트 가스인 B2H6 를 동시에 주입하면서 Si 양자점을 형성하였으나, 다른 실시예로 B2H 6를 먼저 주입하여 상기 SiO2막(20) 상부를 20분간 선처리(pretreatment)한 후 SiH4 를 주입할 수도 있다. 이 경우 B2H6를 선처리를 하고 나면, 산화막 표면에 보론(boron) 이온들이 흡착하여 이후에 SiH4 가 주입되었을때 Si핵 생성이 더 쉽게 일어날 수 있는 자리를 제공하게 된다.
아래 < 표1 >은 상기 본 발명의 일 실시예와 다른 실시예에 따른 Si 양자점의 평균밀도와 크기 변화를 나타낸 표로써, B2H6를 첨가하지 않은 경우에 비해 약 1.5배의 높은 양자점 밀도를 나타내며, 양자점 크기 또한 증가함을 알 수 있다.
또한, 도 3은는 B2H6를 첨가하지 않은 경우의 크기 분포를 나타내는 AFM도 및 막대 그래프이고, 도 4a는 SiH4, B2H6를 동시에 주입하여 성장한 Si 양자점의 크기분포를, 도 4b는 B2H6를 선처리한 후에 SiH4를 사용하여 성장한 Si 양자점의 크기 분포를 나타내는 AFM도 및 막대그래프로써, SiH4, B2H6를 동시에 주입하여 성장한 Si 양자점이 균일도면에서도 상대적으로 우수하며, B2H6로 선처리한 경우에도 B2H 6를 첨가하지 않은 경우보다 균일도 면에서 상대적으로 우수함을 알 수 있다.
따라서, 상기 결과들을 종합하면, SiH4, B2H6를 동시에 주입할 때 B2 H6의 흡착반응 외에 다른 반응을 예상할 수 있으며, 가능한 반응기구는 다음과 같다. 먼저 B2H6는 약 450℃에서 BH3로 쉽게 분해되며, 이때, 표면에서 일어나는 반응은
B2H6 가스 → B2H6 가스(기판)
B2H6 가스(기판) → 2BH3(기판)
으로 나타내어 진다.
상기 반응은 빠르게 진행되기 때문에 B2H6 와BH3 분자들의 농도는 거의 동일한(quasi-equilibrium) 상태이다. 이렇게 표면에서 BH3로 분해된 분자들은 하나의 비어있는 오비탈을 가지며, 이 오비탈은 원자를 받아들일 수 있는 자리를 가질 수 있다. 그리고 수소(H)의 전자친화도는 2.2이고 Si의 전자친화도는 1.7로 H의 전자친화도가 0.5 정도 크고 이에 따라 Si-H 결합에 관여하고 있는 전자는 H 쪽으로 끌려갈 수 있다. 전자가 H 쪽으로 끌려가서 음전하를 띠게 된 H는 스스로는 산화되면서 다른 것들이 환원되게 도와주는 환원매개체(reducing agent) 역할을 수행하며, 음전화를 띤 H 원자에 결합하고 있는 전자가 BH3의 비어있는 오비탈로 이동하면서 SiH4의 분해를 도와준다.
또한, B2H6로 선처리한 경우에는 초기에만 양자점을 만들 수 있는 핵생성 자리를 제공해 주는 반면에 SiH4와 B2H6를 동시에 주입하게 되면 성장시간 2분 동안에도 계속해서 산화막 표면에 핵생성 자리를 제공해 주게 된다.
한편, 본 발명의 또 다른 실시예로 SiH4 또는 SiH6 등의 실리콘원 가스에 GeH4 가스를 첨가하여 실리콘 게르마늄(SiGe) 양자점을 형성할 수도 있다. 일반적으로 SiGe 핵생성은 Si 핵생성이 일어나는 경우보다 긴 시간을 필요로 하게 되는데, 이는 SiO2막 표면에 흡착된 Ge이 실리콘과 산소 사이의 결합을 끊고, GeO 형태의 Ge산화물을 생성하며, GeO는 휘발성 물질이므로 SiGe 증착을 위한 핵생성이 어려워지고, 맹아시간이 길어지기 때문이다. 이때의 표면 반응을 식으로 나타내면 다음과 같다.
Ge + SiO2 = GeO2 + Si
Ge + GeO2 = 2GeO
하기 < 표2 >는 SiH4 및 GeH4가스로 SiGe 양자점 형성시, 상기 본 발명의 일 실시예에서와 같이 B2H6 가스 첨가에 따른 양자점의 평균밀도와 크기 변화를 나타낸 표로써, B2H6를 첨가하지 않은 경우에 비해 약 1.5배의 높은 양자점 밀도를 나타내며, 양자점 크기 또한 증가함을 알 수 있다.
도 5a는 SiH4, GeH4를 주입하여 성장시킨 SiGe 양자점의 크기분포를, 도 5b는 B2H6를 첨가하여 성장시킨 SiGe 양자점의 크기 분포를 나타내는 AFM도 및 막대그래프로써, B2H6를 첨가한 경우에 더 많은 양자점 밀도를 나타냄을 알 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명에 따른 Si 양자점 형성방법에 의하면, 단결정 수준의 실리콘 결정 특성을 가지며, 10nm의 균일하고 미세한 실리콘 결정립을 형성할 수 있다.
또한, 화학기상증착법을 이용하여 한 단계의 공정으로 양자점을 성장시킬 수 있어 공정을 단순화하면서도 공정재현성을 높일 수 있다.
또한, 단전자 메모리 소자의 특성은 양자점을 형성하는 방법과 형성된 양자점의 특성에 의해 결정되어지는 바, 상기한 우수한 결정특성 및 균일하고 미세한 Si 양자점을 이용하여 단전자 메모리 소자를 제조함으로써 탁월한 소자 특성을 갖는 나노소자를 제조할 수 있다.
도 1은 초고진공 화학기상증착장비의 개략도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 Si 양자점을 형성하는 과정을 나타내는 공정 단면도.
도 3은 B2H6를 첨가하지 않은 경우의 크기 분포를 나타내는 AFM도 및 막대 그래프.
도 4a는 SiH4, B2H6를 동시에 주입하여 성장한 Si 양자점의 크기분포를, 도 4b는 B2H6를 선처리한 후에 SiH4를 사용하여 성장한 Si 양자점의 크기 분포를 나타내는 AFM도 및 막대그래프.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따라 성장한 SiGe 양자점의 크기분포를 나타내는 AFM도 및 막대그래프.

Claims (6)

  1. 화학기상증착법으로 기판 위에 실리콘 양자점을 형성하는 방법에 있어서,
    기판 위에 박막절연층을 형성하는 단계;
    상기 박막절연층이 형성된 기판에 양자점 성장을 위한 실리콘원 가스 및 B2H6 도펀트 가스를 동시에 주입하여 상기 박막절연층 상부에 실리콘 양자점을 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 양자점 형성방법.
  2. 제 1항에 있어서, 상기 박막절연층은 SiO2, Si3N4 또는 SiOXN Y 중 어느 하나로 형성된 것을 특징으로 하는 양자점 형성방법.
  3. 제 1항에 있어서, 상기 실리콘원 가스는 SiH4 또는 SiH6 중 어느 하나인 것을 특징으로 하는 양자점 형성방법.
  4. 제 3항에 있어서, 상기 양자점 성장을 위해서 상기 박막절연층이 형성된 기판의 가열온도를 550℃로 하는 것을 특징으로 하는 양자점 형성방법.
  5. 화학기상증착법으로 기판 위에 양자점을 형성하는 방법에 있어서,
    기판 위에 박막절연층을 형성하는 단계;
    상기 박막절연층이 형성된 기판에 양자점 성장을 위한 SiH4 , GeH4 가스 및 B2H6 도펀트 가스를 동시에 주입하여 상기 박막절연층 상부에 실리콘게르마늄 양자점을 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 양자점 형성방법.
  6. 화학기상증착법으로 기판 위에 실리콘 양자점을 형성하는 방법에 있어서,
    기판 위에 박막절연층을 형성하는 단계;
    상기 박막절연층이 형성된 기판에 B2H6 도펀트 가스를 주입하여 상기 박막절연층 표면을 선처리 하는 단계; 및
    SiH4 가스를 주입하여 실리콘 양자점을 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 양자점 형성방법.
KR10-2002-0025898A 2002-05-10 2002-05-10 양자점 형성방법 KR100471745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025898A KR100471745B1 (ko) 2002-05-10 2002-05-10 양자점 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025898A KR100471745B1 (ko) 2002-05-10 2002-05-10 양자점 형성방법

Publications (2)

Publication Number Publication Date
KR20030087821A KR20030087821A (ko) 2003-11-15
KR100471745B1 true KR100471745B1 (ko) 2005-03-16

Family

ID=32382349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025898A KR100471745B1 (ko) 2002-05-10 2002-05-10 양자점 형성방법

Country Status (1)

Country Link
KR (1) KR100471745B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976409B1 (ko) 2003-07-18 2010-08-17 주식회사 하이닉스반도체 반도체 소자의 실리콘 양자점 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698015B1 (ko) * 2004-11-29 2007-03-23 한국전자통신연구원 반도체 소자 및 그 제조방법
KR100745167B1 (ko) * 2006-02-13 2007-08-01 한국표준과학연구원 나노 패턴을 이용한 기판 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017045A (ko) * 1997-08-21 1999-03-15 박원훈 가시광 범위의 발광 특성을 가지는 미세 실리콘 결정립의 제조방법
JP2000022130A (ja) * 1998-07-02 2000-01-21 Fujitsu Ltd 半導体量子ドット素子の作製方法
KR20000032755A (ko) * 1998-11-17 2000-06-15 정선종 나노미터 크기의 실리콘 양자점 형성방법
JP2000164735A (ja) * 1998-11-27 2000-06-16 Toshiba Corp 半導体装置及びその製造方法
KR20000050647A (ko) * 1999-01-13 2000-08-05 박호군 양자점 트랜지스터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017045A (ko) * 1997-08-21 1999-03-15 박원훈 가시광 범위의 발광 특성을 가지는 미세 실리콘 결정립의 제조방법
JP2000022130A (ja) * 1998-07-02 2000-01-21 Fujitsu Ltd 半導体量子ドット素子の作製方法
KR20000032755A (ko) * 1998-11-17 2000-06-15 정선종 나노미터 크기의 실리콘 양자점 형성방법
JP2000164735A (ja) * 1998-11-27 2000-06-16 Toshiba Corp 半導体装置及びその製造方法
KR20000050647A (ko) * 1999-01-13 2000-08-05 박호군 양자점 트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976409B1 (ko) 2003-07-18 2010-08-17 주식회사 하이닉스반도체 반도체 소자의 실리콘 양자점 형성방법

Also Published As

Publication number Publication date
KR20030087821A (ko) 2003-11-15

Similar Documents

Publication Publication Date Title
US4579609A (en) Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
TW452856B (en) Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure
JP5240159B2 (ja) 成膜装置及び成膜方法
JP2008211222A (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
JPH0629220A (ja) 薄膜形成方法
TW200834677A (en) Method for forming a strained thin film and method for forming a silicon nitride film
KR101060304B1 (ko) 제어된 크기의 균일한 반도체 나노구조를 유전체 상에ｃｖｄ로 형성하는 방법
JP2006032970A (ja) シリコン酸化物上に形成されたナノドット構造体及びその製造方法
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US5479875A (en) Formation of highly oriented diamond film
Tucker et al. Metal silicide patterning: a new approach to silicon nanoelectronics
Leach et al. Cracking assisted nucleation in chemical vapor deposition of silicon nanoparticles on silicon dioxide
Das A novel approach towards silicon nanotechnology
KR100471745B1 (ko) 양자점 형성방법
JP2681283B2 (ja) イオン注入ポリシリコン面に酸化物を成長させる方法
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
KR101018668B1 (ko) 산소 또는 질소로 종단된 실리콘 나노 결정 구조체의형성방법과 이것에 의해 형성된 산소 또는 질소로 종단된실리콘 나노 결정 구조체
KR101411332B1 (ko) 금속산화물나노선의 이온주입 성장방법 및 이를 이용한 금속산화물나노선 패턴 소자
JP4169145B2 (ja) 半球状シリコン微結晶の形成方法
JP4713089B2 (ja) 単結晶ＳｉＣ基板の製造方法
CN111593318A (zh) 金刚石纳米晶/氮掺杂碳化硅界面相的n型半导体复合薄膜及其制备方法
Lin et al. Effect of boron doping on the structural properties of polycrystalline silicon films grown at reduced pressures
CN111607775A (zh) 制备组分可调的二维h-BNC杂化薄膜的方法
KR101110079B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US20230340325A1 (en) Method for growing bimodal-sized inas/gaas quantum dots, quantum dot, and quantum dot composition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee