KR100698015B1 - 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 양자점의 광 방출 파장을 자유롭게 조절하기 위한 반도체 소자 및 그 제조방법에 관한 것이다.

본 반도체 소자 제조방법은 기판과 격자정합을 이루는 제1 장벽층을 상기 기판상에 성장시키기 위해, 상기 제1 장벽층을 성장시키는 성장온도로 상기 제1 장벽층을 성장시키는 단계; 상기 제1 장벽층 상에 상기 성장온도를 제1 온도로 낮추어 양자점을 성장시키는 단계; 상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부와 접촉하여 상기 양자점의 이동을 억제하는 억제층을 성장시키는 단계; 및 상기 억제층 및 상기 양자점 상에 상기 제1 온도보다 높은 제2 온도로 상기 기판과 격자정합을 이루는 제2 장벽층을 성장시키는 단계를 포함한다.

이에 따라, 반도체 소자의 활성층인 양자점의 광 방출 파장을 용이하게 조절할 수 있다.

양자점, 비소화인듐알루미늄갈륨, 상 분리

Description

반도체 소자 및 그 제조방법{Semiconductor Device and The Manufacturing Method Thereof}

도 1은 종래 기술에 따른 반도체 소자 구조를 도시한 부분 측단면도이다.

도 2는 도 1에 개시된 양자점의 크기에 따른 파장과 광방출 세기를 나타내는 그래프이다.

도 3은 본 발명에 따른 양자점 광 방출 파장 조절이 가능한 반도체 소자의 일 실시 예를 도시한 측단면도이다.

도 4는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 성장 단계에 따른 그래프이다.

도 5a 내지 도 5d는 본 발명의 제1 내지 제4 실시 예에 따른 반도체 소자 구조를 도시한 I부분의 확대 측단면도이다.

도 6은 도 5a 내지 도 5c를 참조하여 양자점의 크기를 다르게 성장시킨 경우에 따른 파장과 광방출 세기를 나타내는 그래프이다.

도 7은 도 5c 및 도 5d를 참조하여 억제층의 두께를 다르게 하는 경우에 따른 파장과 광방출 세기를 나타내는 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명 *

3 : 반도체 소자 30 : 기판

53 : 제1 InAlGaAs 장벽층 54a ~ 54d : InAs 양자점

55, 55a : InAlGaAs억제층 56 : 제2 InAlGaAs 장벽층

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 양자점의 광 방출 파장을 자유롭게 조절할 수 있는 반도체 소자 및 그 제조방법에 관한 것이다.

일반적으로, 장거리 광 통신에 사용 가능한 반도체 소자, 구체적으로 반도체 레이저 다이오드의 방출 파장은 1.3㎛와 1.55㎛이다. 그 중, 1.55㎛ 파장을 갖는 레이저는 1.3㎛ 파장을 갖는 레이저보다 장거리 통신에 보다 적절히 사용될 수 있다. 종래의 광 통신용 반도체 레이저 다이오드는 양자우물을 활성층으로 사용하여 제조되고 있다.

최근에는 온도 특성이 양자우물보다 뛰어난 양자점을 활성층으로 사용하는 레이저 다이오드의 연구가 진행되고 있다. 1.3㎛대역의 파장을 갖는 양자점 레이저 다이오드의 경우에는 양자우물을 활성층으로 갖는 레이저 다이오드보다 뛰어난 특성을 보여주고 있으나, 1.55㎛대역의 파장을 갖는 양자점 레이저 다이오드에 관한 연구는 진행 중에 있다.

도 1은 종래 기술에 따른 반도체 소자의 구조를 도시한 부분 측단면도이고, 도 2는 도 1에 개시된 양자점의 크기에 따른 파장과 광방출 세기를 나타내는 그래프이다.

도 1을 참조하면, 반도체 소자(100)는 기판(110)과, 기판(110) 상부에 형성된 제1 장벽층(111), 제1 장벽층(111) 상에 형성된 양자점(112), 양자점(112) 상에 형성된 제2 장벽층(113)을 포함한다. 기판(110) 상에 제1 장벽층(111)을 성장시킨 다음, 3초 동안 양자점(112)을 성장시킨 후 5분 동안 양자점(112) 성장온도를 650℃로 상승시킨 다음, 제2 장벽층(113)을 성장시킨다.

기판(110)은 다양한 종류의 기판을 이용할 수 있는데, 일반적으로, 1.3㎛대역의 파장을 갖는 반도체 소자(100)에 이용하는 경우에는 GaAs기판을 이용하고, 1.55㎛대역의 파장을 갖는 반도체 소자에 이용하는 경우에는 대부분 InP기판을 이용한다. 이들 기판(110)에 형성되는 양자점(112)은, 일반적으로, MBE (molecular beam epitaxy)와 MOCVD(metal-organic chemical vapor deposition) 방법으로 형성된다.

InAs양자점을 성장시키는 경우, InAs 양자점과 기판 사이에서는 격자 불일치 가 일어난다. 구체적으로, GaAs 기판과 InAs 양자점 사이의 격자 불일치는 약 7.2%이고, InP 기판과 InAs 양자점 사이의 격자 불일치는 3.2% 이다. 이와 같이, 기판(110) 상에 형성되는 양자점(112)의 광 방출 파장은 양자점 주위의 응력 분포와 양자점의 크기에 의해 결정되며, 이를 반도체 소자, 구체적으로, 반도체 레이저 다이오드로 응용하기 위해서는 양자점(112)의 크기가 균일해야 한다.

또한, GaAs기판에 성장된 양자점의 경우, 양자점(112)의 크기 균일도를 나타내는 펄스 반치폭(pulse full width half Maximum : PL FWHM)이 16meV이고, InP기판에 성장되는 양자점(112)의 경우에는, 펄스 반치폭(PL FWHM)이 64meV이다. 결국, GaAs기판에 성장된 양자점이 InP기판에 성장된 양자점보다 응력을 더 많이 받게 되어 양자점의 크기 조절이 용이하다.

한편, 1.55㎛대역의 파장을 갖는 대부분의 양자점 레이저 다이오드 구조에서는 양자점 구조의 활성층의 두께가 너무 얇아 광가둠 효과가 작으므로 활성층과 클래드층(clad layer) 사이에 별도의 웨이브 가이드(waveguide) 층이 구비된다. 웨이브 가이드 층에는 통상 InP 또는 InAlAs 물질이 사용된다.

그러나 알루미늄(Al)이 함유된 물질을 웨이브 가이드 층 재료로 사용할 경우, 상대적으로 고온, 예컨대, 양자점의 성장온도 550℃보다 높은 온도 650℃에서 성장시켜야 한다. 이는 알루미늄이 함유된 물질을 상대적으로 저온, 예컨대, 양자점 성장온도나 그와 유사한 온도 분위기에서 성장시키면, 알루미늄이 함유된 물질에 상 분리 현상이 발생하기 때문이다. 이러한 상 분리 현상은 Ⅲ족 물질인 In, Ga, Al등이 에피박막이 성장되면서 In은 In끼리, Ga은 Ga끼리, Al은 Al끼리 모이는 현상으로, 즉 동일하게 성장된 에피박막내의 서로 다른 영역에서의 InAlGaAs의 조성이 서로 다르게 나타나는 현상이다.

InP에 격자 정합한 InAlGaAs의 조성은 In_0.52Al_0.25Ga_0.23As이며 이러한 조성이 상분리 현상으로 인하여 바뀌게 될 수 있다. 만약 상분리 현상에 의해 조성이 바뀌게 되면, InAlGaAs의 격자상수가 변하게 되고 InP와의 격자불일치를 야기하게 되어 양자점 성장에 악영향을 미치게 된다는 문제점이 있다. 특히, 상술한 문제점들에 의해 우수한 양자점에서 요구되는 파장(1550㎚ 정도) 대역의 반도체 레이저 다이오드를 구현하는 것이 용이하지 않다는 문제점이 있다.

게다가, 도 2를 참조하면, 전술한 구조적 특징을 갖는 반도체 소자의 양자점 광방출 특성을 알 수 있다. 도 2에 개시된 그래프에서 알 수 있듯이, 이 경우에는 제2 장벽층(113)을 성장시키기 위한 온도 구간동안 In이 이동하게 되어 양자점의 크기가 상대적으로 커지게 되어 1800㎚ 이상의 장파장을 갖는 것은 물론이고 상대적으로 높은 다수의 피크가 형성된다는 것을 알 수 있다.

더욱이, MOCVD 장비를 이용하여 InP 기판에 InAs-QD/ InAl(Ga)As 물질계를 성장시키는 경우에는 상 분리 현상을 방지하기 위하여 InAl(Ga)As 물질계는 InAs 양자점의 성장온도보다 100~150℃ 높은 온도에서 성장되어야 하다. 이에 의해, InAs양자점 성장 후에는 InAl(Ga)As 물질계를 성장시키기 위해 소정 시간 동안 기판의 온도를 높여야만 한다. 이때, 기판의 온도를 높이는 시간 동안 양자점의 성장은 차단되지만, 이 동안 InAs 양자점의 In이 이동하기에 충분하게 된다. 다시 말해, 양자점의 크기가 원하는 크기보다 상대적으로 커지게 되어 양자점의 방출 파장 역시 상대적으로 큰 장파장으로 이동하는 문제점이 발생된다.

본 발명은 전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 양자점의 성장 변수를 제어하여 양자점 특성을 향상시키고 광방출 파장을 자유롭게 조절할 수 있는 반도체 소자 및 그 제조방법을 제공하는 것이다.

상술한 목적을 달성하기 위하여, 본 발명의 바람직한 측면에 따르면, 본 반도체 제조방법은 기판과 격자정합을 이루는 제1 장벽층을 상기 기판상에 성장시키기 위해, 상기 제1 장벽층을 성장시키는 성장온도로 상기 제1 장벽층을 성장시키는 단계; 상기 제1 장벽층 상에 상기 성장온도를 제1 온도로 낮추어 양자점을 성장시키는 단계; 상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부와 접촉하여 상기 양자점의 이동을 억제하는 억제층을 성장시키는 단계; 및 상기 억제층 및 상기 양자점 상에 상기 제1 온도보다 높은 제2 온도로 상기 기판과 격자정합을 이루는 제2 장벽층을 성장시키는 단계를 포함한다.

바람직하게, 상기 양자점을 형성시킨 후 상기 억제층을 형성시키기 전에 소정 시간 동안 상기 성장된 양자점의 성장을 제어하는 단계를 더 포함한다. 상기 성장된 양자점의 크기를 제어하는 단계는 상기 양자점을 성장시키는 상기 제1 온도와 동일한 온도 범위에서 실시된다.

상기 제1 장벽층을 성장시키는 성장온도는 630 ~ 670℃ 범위이고, 상기 제1 온도는 530 ~ 570℃ 온도 범위이며, 상기 제 2 온도는 630~ 670℃ 온도 범위이다.

상기 억제층은 상기 양자점을 성장시키는 온도와 동일한 온도 범위에서 박막형태로 형성되며, 상기 억제층의 두께는 0 〈 두께≤ 6㎚ 범위로 형성된다. 상기 각 단계들은 유기 금속 화학기상증착법(organic metal chemical vapor deposition) 및 분자선 증착법(molecular beam epitaxy) 중 하나를 이용하여 형성된다. 상기 제1 및 제2 장벽층을 이루는 물질은 InAl(Ga)As와 InP 중 하나이다. 상기 양자점을 이루는 물질은 In(Ga)As, InP, GaN, Si 중 하나이다. 상기 억제층을 이루는 물질은 InAl(Ga)As이다.

또한, 본 발명의 다른 측면에 따르면, 본 반도체 소자는 반도체 기판; 상기 기판상에 성장하여 상기 기판과 격자정합을 이루는 제1 장벽층 -상기 제1 장벽층은 상기 제1 장벽층을 성장시키는 성장온도에 의해 성장됨-; 상기 제1 장벽층 상에 상기 성장온도보다 낮은 제1 온도 범위에서 성장하여, 상기 기판과 격자부정합을 이루는 양자점; 상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부를 둘러싸는 억제층; 및 상기 양자점과 상기 억제층 상에 상기 제1 온도보다 높은 제2 온도 범위에서 성장하여, 상기 기판과 격자정합을 이루는 제2 장벽층을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세하게 설명하기로 한다.

도 3은 본 발명에 따른 양자점 광 방출 파장 조절이 가능한 반도체 소자의 일 실시 예를 도시한 측단면도이다.

도 3을 참조하면, 본 발명에 따른 반도체 소자(3)는 n-InP 기판(30), 하부 n-InAlAs 클래드층(31), 하부 i-InAlGaAs 광도파층(32), 제1 InAlGaAs 장벽층(33), InAs 양자점(34), InAlGaAs억제층(35), 제2 InAlGaAs 장벽층(36), 상부 i-InAlGaAs 광도파층(40), 상부 p-InAlAs 클래드층(38) 및 p-InGaAs 보호층(39)을 포함한다. 본 발명의 반도체소자(3)는 양자점(34) 형성시 양자점(34)의 이동을 억제하여 양자점(34)의 크기가 원하는 크기가 될 수 있도록 하고, 양자점(34) 주위의 응력분포를 비교적 균일하게 하는 억제층(35)과, 제1 및 제2 장벽층(33, 36)에 그 특징이 있으므로, n-InP 기판(30), 하부 n-InAlAs 클래드층(31), 하부 i-InAlGaAs 광도파층(32), 상부 i-InAlGaAs 광도파층(40), 상부 p-InAlAs 클래드층(38) 및 p-InGaAs 보호층(39)에 대한 구체적인 설명은 생략한다. 이하에서는 I부분을 확대한 도면 5a 및 5d를 참조하여 제1 및 제2 장벽층(33, 36), 양자점(34) 및 억제층(35)을 구체적으로 설명한다.

도 4는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 성장 단계에 따른 그래프이고, 도 5a 내지 도 5d는 본 발명의 제1 내지 제4 실시 예에 따른 반도체 소자 구조를 도시한 I부분의 확대 측단면도이다. 본 실시 예에서는 설명의 편의상 확대된 부분의 하부 영역을 기판으로 통칭하여 설명한다.

우선, 도 5a 내지 도 5d를 참조하면, InP 기판(52) 상에는 제1 장벽층(이하, '제1 InAlGaAs 장벽층'이라 칭함)(53)이 형성된다. 제1 InAlGaAs 장벽층(53) 상에는 양자점(이하. 'InAs양자점'이라 칭함;54a ~ 54d)이 형성되며, 또한, 제1 InAlGaAs 장벽층(53) 상에는 양자점(54a ~ 54d)의 둘레방향과 접촉하는 억제층(이하, 'InAlGaAs억제층'이라고 칭함; 55)이 형성된다. InAlGaAs억제층(55)과 InAs양자점(54a ~ 54d) 상에는 제2 장벽층(56)(이하, '제2 InAlGaAs 장벽층' 이라 칭함)이 형성된다.

제1 InAlGaAs 장벽층(53)과 제2 InAlGaAs 장벽층(56)은 630℃~ 670℃의 성장온도 범위에서 형성되며, InAs양자점(54a ~ 54d)과 InAlGaAs억제층(55)은 530℃~ 570℃의 성장온도 범위에서 형성된다. 또한, 이들은 유기화학 기상증착법이나 분자선 증착법 중 하나를 이용하여 형성될 수 있다.

도 4를 참조하여, 본 발명에 따른 반도체 소자의 제조를 단계별로 설명한다. 도 4의 가로축은 성장 단계별로 구획된 성장시간이고, 세로축은 각 층을 성장시키기 위한 온도를 나타낸다.

우선, 도 4의 A, B 구간은 InP 기판에 InP와 격자정합한 제1 InAlGaAs 장벽층(53)을 성장시키기 위한 구간으로, A구간(예열 구간)에서 650℃까지 상승되면, B구간에서는 소정시간 동안 A구간에서 상승된 성장 온도(630 ~ 670℃)범위에서 제1 InAlGaAs 장벽층(53)을 형성시킨다. 그 다음, 제1 InAlGaAs 장벽층(53)의 성장이 완료되면, C구간에서는 상기 성장 온도를 InAs양자점(54a ~ 54b)을 성장시키기 위한 온도(제1 온도: 530 ~ 570℃ 범위)인 550℃까지 낮춘다. 이때, 온도를 낮추는 시간은 5분 정도이다. 온도가 550℃까지 낮춰지면, InAs양자점(54a ~ 54b)이 성장된다(D구간). 그 다음, InAlGaAs 장벽층(53) 상에 형성된 InAs양자점(54a ~ 54b)이 커지지 않도록 InAs양자점(54a ~ 54b)의 이동을 제어하는 단계(E 구간)와, InAlGaAs억제층(55)을 형성하는 단계(F구간 참조)를 제1 온도 분위기에서 수행한다.

E구간에서 InAs양자점(54a ~ 54d)은 성장 제어 시간을 다르게 함에 따라 최종 크기가 다르다. 따라서, 본 발명에서는 InAs양자점(54a ~ 54d)이 성장된 다음, 수초 내지 수십초 정도의 성장 제어 구간을 두어 양자점(54a ~ 54d)의 크기를 원하는 크기로 조절할 수 있다.

F구간에서 성장된 InAlGaAs억제층(55)은 제2 InAlGaAs장벽층(56)을 성장시키기 위해, 제1 온도를 550℃에서 650℃로 상승시키는 동안(G구간), 성장된 InAs양자점(54a ~ 54b)을 이동시키는 것을 방지한다. 이를 위해, InAlGaAs억제층(55)은 InAs양자점(54a ~ 54b)이 성장된 550℃ 온도 분위기 또는 이와 유사한 온도 분위기에서 얇은 층으로 성장된다. InAlGaAs억제층(55)은 0〈두께≤6㎚ 이하의 두께로 형성되되, 3nm이하의 두께가 가장 바람직하다.

InAlGaAs억제층(55)을 얇게 성장시키는 것은, 550℃ 온도 분위기에서 성장되는 InAlGaAs억제층(55)이 자체적인 상 분리 현상을 일으키지 않도록 하기 위한 것이다. 특히, InAlGaAs억제층(55)의 두께는 InAs양자점(54a ~ 54d)의 성장 높이보다 낮게 형성할 수 있다.

그 다음, 제2 InAlGaAs 장벽층(56)을 성장시키기 위해, G구간에서는 InAs양자점(54a ~ 54b)을 성장시키는 온도로부터 제2 InAlGaAs 장벽층(56)을 성장시키는 제2 온도(630 ~ 670℃ 범위)까지 상승시킨다. 이는 제1 및 제2 장벽층(53, 56)으로 성장되는 InAlGaAs 물질이 650℃ 이하의 온도에서 상 분리 현상이 심하게 나타나기 때문이다. G구간에서 온도가 650℃로 상승되면, 제2 InAlGaAs 장벽층(56)을 성장시킨다(H 구간 참조).

도 4의 전술한 설명과 도 5a 내지 도 5c를 참조하여, 본 발명의 제1 내지 제3 실시예를 비교 설명한다. 제1 InAlGaAs장벽층(53)이 성장 온도에서 성장된 다음, 소정 시간(3초) 동안 성장온도보다 낮은 제1 온도 범위에서 InAs양자점(54a ~ 54c)을 성장시킨 후 소정 시간 동안의 양자점(54a ~ 54c) 성장 제어를 수행한다(도 5의 E구간 참조). 그 다음, 제1 InAlGaAs 장벽층(53) 상에 적어도 InAs양자점(54a ~ 54c) 성장 높이의 하단부분을 둘러싸도록 InAlGaAs억제층(55)이 양자점(54a ~ 54d) 성장온도와 동일한 온도로 성장된다. 본 실시예들에서는 각각 InAlGaAs억제층(55)의 두께를 동일하게, 예를 들면, 1.5㎚로 형성시킨다.

여기서, 도 5a 내지 도 5c는 각각 동일 조건 하에서 InAs양자점(54a ~ 54c)을 성장시킨 후, 0초, 3초, 6초 동안의 성장 제어를 수행한다(도 4의 E 구간 참조). 이들 도면에 도시된 바에 따르면, InAs양자점(54a ~ 54c)의 성장 제어 시간이 증가함에 따라 InAs양자점(54a ~ 54c)의 크기가 조금씩 커진 다는 것을 알 수 있다. 즉, 성장 제어 시간이 0초인 경우, 즉, 성장 제어를 하지 않는 경우에 비해 3초 일 때, 3초인 경우에 비해 6초 일 때 InAs양자점(54a ~ 54c)의 크기가 더 크다.

그 다음, 각 실시예에서 제1 InAlGaAs장벽층(53) 상에 형성되는 박막형태의 InAlGaAs억제층(55)이 1.5㎚ 정도의 두께로 성장된다. InAlGaAs억제층(55)이 각각 성장된 다음(F구간 참조), 성장온도를 5분 동안 650℃로 상승시킨 후 제2 InAlGaAs 장벽층(56)을 성장시킨다.

상술한 단계들은 분자선 증착법(MBE) 또는 유기 화학기상증착법(MOCVD)에 의해 형성되는데, 본 실시예에서는 유기 화학기상증착법을 이용하여 형성한다. MOCVD의 경우, Ⅲ족의 유기 금속 화합물인 휘발성의 알킬화합물과 Ⅴ족의 수소 화합물을 원료로 하여 기상 열 반응을 시켜 Ⅲ-Ⅴ족 화합물을 생성할 때, MBE 수준의 매우 얇은 성장층을 성장시킬 수 있고, 양질의 박막 생산의 재현성과 양산성이 있다.

다음, 도 4의 전술한 설명과 도 5c와 도 5d를 참조하여, 본 발명의 제1 내지 제3 실시예를 비교 설명한다. 설명의 편의상, 전술한 구성요소 및 성장 조건 등에 대한 설명은 생략한다.

도 5c와 도 5d는 각각 동일 조건 하에서 약 3초 동안 InAs양자점(54c, 54d)을 성장시킨 후, 약 6초간의 성장 제어를 수행한다. 대신, InAs양자점(54c, 54d)이 성장된 다음, 도 4c 및 도4d에서는 InAlGaAs억제층(55,55a)을 1.5㎚와 3.0㎚의 두께로 각각 성장시킨다. 도 4d의 경우에는, InAlGaAs억제층(55a)의 두께가 InAs양자점(54d)의 성장높이보다 두껍게 형성된다.

도 6은 도 5a 내지 도 5c를 참조하여 양자점의 크기를 다르게 하는 경우에 따 른 파장과 광방출 세기를 나타내는 그래프이다.

도 6은 양자점을 성장시키고, 성장 제어 시간을 각각 다르게 한 다음, 제2 InAlGaAs 장벽층(56)을 성장시켰을 때의 광 방출 세기(photoluminescence intensity ;PL) 결과 그래프이다(그래프 a ~ c 참조). 그래프(a)는 양자점(54a)의 성장 제어 시간을 0초로 한 경우로, 파장이 1400㎚정도이다. 그래프(b)와 그래프(c)는 양자점(54b, 54c)의 성장 제어 시간을 각각 3초, 6초로 한 경우일 때의 그래프로, 그래프(b)는 파장이 1510㎚ 정도이며, 그래프(c)는 파장이 1550㎚ 정도이고 가장 큰 광방출 세기를 나타낸다.

도 7은 도 5c 및 도 5d를 참조하여 억제층의 두께를 다르게 하는 경우에 따른 파장과 광방출 세기를 나타내는 그래프이다. 도 7에 개시된 그래프들은 양자점(54c, 54d)을 성장시킨 후, 성장제어시간을 동일하게 유지시키고(6초) InAlGaAs억제층(55, 55a)을 각각 다르게 성장시켰을 때의 파장과 광방출 세기를 나타낸다. 그래프(d)는 InAlGaAs억제층(55)을 1.5㎚로 성장 시켰을 때의 그래프로 파장이 1550㎚ 정도이다. 그래프(e)는 InAlGaAs억제층(55a)을 3.0㎚로 성장 시켰을 때의 그래프로 파장이 1660㎚ 정도이며 가장 큰 광방출 세기를 나타낸다.

전술한 본 발명의 특징적인 구성들에 의하면, InAlGaAs억제층(55, 55a)에 의해 양자점(54a ~ 54d)의 이동이 방지되고, 양자점(54a ~ 54d)의 크기 균일도가 향 상된다. 또한, 양자점(54a ~ 54c)의 성장을 제어하는 시간과 InAlGaAs억제층(55, 55a)의 두께는 In의 이동량의 변화와 양자점의 크기 조절에 영향을 미치므로, 이들을 조절하면 양자점의 크기 균일도를 실질적으로 유지하면서 양자점의 크기와 양자점 주위의 응력분포를 제어할 수 있다. 따라서, InP 기판에 InAs-QD/InAl(Ga)As장벽층(53, 56)을 성장시킨 양자점 반도체 레이저 다이오드에서 사용 가능한 파장을 용이하게 구현할 수 있다(예를 들면, 1400㎚ ~ 1700㎚ 범위). 즉, 원하는 대역의 파장을 갖고 크기균일도가 우수한 반도체 소자를 제조할 수 있다.

또한, 전술한 구성에 의하면, 양자점(54a ~ 54d) 성장 이후 양자점(54a ~ 54d) 성장온도와 동일하거나 이와 유사한 온도 분위기 하에서 양자점 성장 제어 시간을 이용하여 양자점(54a ~ 54d)의 크기를 조절할 수 있다.

한편, 전술한 실시예들에서는 양자점이 묻히는 물질계로써 비소화인듐알루미늄갈륨(InAlGaAs) 물질계를 예를 들어 설명하였다. 하지만 본 발명은 양자점이 묻히는 물질계로서 비소화인듐알루미늄(InAlAs) 물질계를 이용할 수 있음은 물론이다. 또한, 양자점으로 InP, Si, GaN 등의 물질을 사용할 수도 있다. 다만, 본 발명의 특징을 가장 잘 나타내는 물질은 In(Ga)As 물질계이다.

또한, 전술한 실시예들에서는 각 장벽층을 650℃에서 성장시키고, 억제층, 양자점 및 성장제어 구간 등의 온도를 550℃로 하여 본 발명의 특징을 설명하였으나, 이 온도에 국한되지 않고 전술한 온도 범위에서 성장이 가능함은 자명한 사실이다.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

본 발명에 의하면, 양자점 성장 후에 성장 제어시간과 억제층 두께를 제어함으로써, 양자점의 광 방출 파장을 자유롭게 조절 할 수 있다.

Claims (13)

1. 기판과 격자정합을 이루는 제1 장벽층을 상기 기판 상에 성장시키기 위해, 상기 제1 장벽층을 성장시키는 성장온도로 상기 제1 장벽층을 성장시키는 단계;

   상기 제1 장벽층 상에 상기 성장온도를 제1 온도로 낮추어 양자점을 성장시키는 단계;

   상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부와 접촉하여 상기 양자점의 이동을 억제하는 억제층을 성장시키는 단계; 및

   상기 억제층 및 상기 양자점 상에 상기 제1 온도보다 높은 제2 온도로 상기 기판과 격자정합을 이루는 제2 장벽층을 성장시키는 단계

   를 포함하는 반도체 소자 제조방법.
2. 제 1 항에 있어서, 상기 양자점을 형성시킨 후 상기 억제층을 형성시키기 전에 상기 성장된 양자점의 크기를 제어하는 단계를 더 포함하는 반도체 소자 제조방법.
3. 제 2 항에 있어서, 상기 성장된 양자점의 크기를 제어하는 단계는 상기 양자점을 성장시키는 상기 제1 온도와 동일한 온도 범위에서 실시되는 반도체 소자의 제조방법.
4. 제 3 항에 있어서, 상기 제1 장벽층을 성장시키는 성장온도는 630 ~ 670℃ 범위인 반도체 소자의 제조방법.
5. 제 3 항에 있어서, 상기 제1 온도는 530 ~ 570℃ 온도 범위인 반도체 소자의 제조방법.
6. 제 3 항에 있어서, 상기 제 2 온도는 630~ 670℃ 온도 범위인 반도체 소자의 제조방법.
7. 제 1 항에 있어서, 상기 억제층은 상기 양자점을 성장시키는 온도와 동일한 온도 범위에서 박막형태로 형성되는 반도체 소자의 제조방법.
8. 제 7 항에 있어서, 상기 억제층의 두께는 0 〈 두께 ≤ 6㎚ 범위인 반도체 소자의 제조방법.
9. 제 1 항에 있어서, 상기 각 단계들은 유기 금속 화학기상증착법(organic metal chemical vapor deposition) 및 분자선 증착법(molecular beam epitaxy) 중 하나를 이용하여 형성되는 반도체 소자의 제조방법.
10. 제 4 항 또는 제 6 항에 있어서, 상기 제1 및 제2 장벽층을 이루는 물질은 InAl(Ga)As와 InP 중 하나인 반도체 소자의 제조방법.
11. 제 5 항에 있어서, 상기 양자점을 이루는 물질은 In(Ga)As, InP, GaN , Si 중 하나인 반도체 소자의 제조방법.
12. 제 5 항에 있어서, 상기 억제층을 이루는 물질은 InAl(Ga)As인 반도체 소자의 제조방법.
13. 반도체 기판;

    상기 기판 상에 성장하여 상기 기판과 격자정합을 이루는 제1 장벽층 -상기 제1 장벽층은 상기 제1 장벽층을 성장시키는 성장온도에 의해 성장됨-;

    상기 제1 장벽층 상에 상기 성장온도보다 낮은 제1 온도 범위에서 성장하여, 상기 기판과 격자부정합을 이루는 양자점;

    상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부를 둘러싸는 억제층; 및

    상기 양자점과 상기 억제층 상에 상기 제1 온도보다 높은 제2 온도 범위에서 성장하여, 상기 기판과 격자정합을 이루는 제2 장벽층

    을 포함하는 반도체 소자.

Images