KR100471143B1 - Reference voltage generating circuit of semiconductor device - Google Patents

Reference voltage generating circuit of semiconductor device Download PDF

Info

Publication number
KR100471143B1
KR100471143B1 KR1019970081035A KR19970081035A KR100471143B1 KR 100471143 B1 KR100471143 B1 KR 100471143B1 KR 1019970081035 A KR1019970081035 A KR 1019970081035A KR 19970081035 A KR19970081035 A KR 19970081035A KR 100471143 B1 KR100471143 B1 KR 100471143B1
Authority
KR
South Korea
Prior art keywords
voltage
reference node
divided
gate
mos transistor
Prior art date
Application number
KR1019970081035A
Other languages
Korean (ko)
Other versions
KR19990060791A (en
Inventor
이기종
이광호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970081035A priority Critical patent/KR100471143B1/en
Publication of KR19990060791A publication Critical patent/KR19990060791A/en
Application granted granted Critical
Publication of KR100471143B1 publication Critical patent/KR100471143B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Abstract

본 발명에 따른 반도체 장치의 기준 전압 발생 장치는 기준 전압의 레벨을 갖고 있는 기준 노드와; 상기 기준 노드에 연결되고, 상기 기준 전압을 분압하는 분압 회로와; 상기 분압 수단에 의해 분압된 전압의 레벨에 따라서 상기 기준 노드로 전하들을 공급하는 전하 공급 수단과; 상기 기준 노드에 연결되고, 상기 분압된 전압의 레벨에 따라서 상기 기준 노드에 충전된 전하들을 방전하는 방전 수단을 포함한다.A reference voltage generator of a semiconductor device according to the present invention comprises: a reference node having a level of a reference voltage; A voltage divider circuit connected to the reference node and configured to divide the reference voltage; Charge supply means for supplying charges to the reference node in accordance with the level of the voltage divided by the voltage dividing means; And discharge means connected to the reference node and discharging charges charged in the reference node according to the level of the divided voltage.

Description

반도체 장치의 기준 전압 발생 회로{Reference Voltage Generating Circuit Of Semiconductor Device} Reference Voltage Generating Circuit Of Semiconductor Device

본 발명은 반도체 장치에 관한 것으로서, 구체적으로는 안정된 출력 전압을 발생시키는 기준 전압 발생 회로(Reference Voltage Generating Circuit)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a reference voltage generating circuit for generating a stable output voltage.

반도체 장치에 있어서, 상기 기준 전압 발생 회로는 디렘(Dynamic Random Access Memory)과 에스렘(SRAM) 등에 널리 사용되고 있다. 반도체 소자의 집적화와 저전압화 등의 요구에 따라 회로내의 낮은 전압의 변화에 의해 회로의 오동작이 발생할 수 있을 뿐만 아니라, 소자 자체의 파괴로도 이어질 수 있는 문제점이 발생한다. 그러므로, 안정된 기준 전압을 발생시킬 수 있는 회로의 중요성이 더욱 부각되고 있다. In a semiconductor device, the reference voltage generation circuit is widely used in a dynamic random access memory (DRAM), an SRAM, and the like. In accordance with the demand for integration and low voltage of semiconductor devices, not only malfunction of the circuit may occur due to a change in the low voltage in the circuit, but also a problem may occur that leads to destruction of the device itself. Therefore, the importance of a circuit capable of generating a stable reference voltage is becoming more important.

도 1은 종래 기술에 따른 기준 전압 발생 회로의 실시예를 보여주는 회로도이며, 외부에서 기준 전하가 공급되는 전하 공급부(10), 상기 전하 공급부(10)으로부터 전하들을 공급받는 기준 노드(20)와, 상기 기준 노드(20)의 전압을 분배, 제어하기 위한 전압 분배부(30), 분압된 레벨에 따라 전하들을 방전하는 방전부(40)를 포함하고 있다.1 is a circuit diagram showing an embodiment of a reference voltage generating circuit according to the related art, a charge supply unit 10 to which a reference charge is supplied from the outside, a reference node 20 to receive charges from the charge supply unit 10, and And a voltage divider 30 for distributing and controlling the voltage of the reference node 20, and a discharge unit 40 for discharging charges according to the divided level.

상기 전하 공급부(10)는 로드(load) 저항 (RL)로 구성되고, 외부의 전원 전압을 공급받아 전하들을 상기 기준 노드로 공급한다.The charge supply unit 10 includes a load resistor RL and receives an external power supply voltage to supply charges to the reference node.

상기 전압 분배부(30)는 상기 기준 노드(20)에 공급되는 전압을 분압하여 상기 기준 노드(20)와 상기 방전부(40)로 공급하여 제어하고, 상기 기준 노드(20)와 제 1 접지 전원 사이에 각각 직렬로 연결된 저항(R1)과, 소오스, 게이트 및 드레인을 갖는 증가형 n형 MOS 트렌지스터(M1)과 저항 (R2)로 구성되어 있다.The voltage divider 30 divides the voltage supplied to the reference node 20 and supplies the voltage to the reference node 20 and the discharge unit 40 to control the voltage. The voltage divider 30 controls the reference node 20 and the first ground. It consists of a resistor R1 connected in series between the power supplies, an increased n-type MOS transistor M1 having a source, a gate and a drain, and a resistor R2.

상기 방전부(40)는 상기 기준 노드(20)로부터 공급된 전하들을 상기 전압 분배부(30)의 분압에 의해 제어받아 방전되는 전하들의 양을 조절하고, 소오스, 게이트 및 드레인을 갖고, 상기 드레인이 상기 기준 노드(20)에; 상기 게이트가 상기 저항(R1)과 상기 MOS 트렌지스터(M1)의 연결점에; 상기 소오스가 제 2 접지 전원에 연결된 증가형 n형 MOS 트렌지스터(M2)를 포함하고 있다.The discharge unit 40 controls the amount of charges discharged by controlling the charges supplied from the reference node 20 by the partial pressure of the voltage divider 30, and has a source, a gate, and a drain, and the drain To the reference node 20; The gate is connected to the resistor (R1) and the MOS transistor (M1); The source includes an incremental n-type MOS transistor M2 coupled to a second ground power source.

종래의 기술에 따른 실시예에서는 외부에서 공급되는 상기 전원 전압이 가변될때 부귀환(Negative Feedback Schem)을 사용하여 상기 전원 전압의 변화에 대한 출력 전압의 안정화를 기하였다.In the exemplary embodiment of the related art, when the power supply voltage supplied from the outside is changed, a negative feedback scheme is used to stabilize the output voltage with respect to the change of the power supply voltage.

그러나, 상기 전원 전압이 가변되면, 상기 로드 저항 (RL)을 통해 공급되는 전하들의 양이 가변되어 상기 기준 노드(20)에서 상기 전압 분배부(30)와 상기 방전부(40)로 흐르게 되고, 상기 방전부(40)의 상기 MOS 트렌지스터(M2)의 턴-온(Turn-On) 저항이 낮아짐에도 불구하고, 전하가 상기 기준 노드(20)에 누적되어 출력 전압 상승의 결과를 가져온다. However, when the power supply voltage is varied, the amount of charges supplied through the load resistor RL is varied to flow from the reference node 20 to the voltage distributor 30 and the discharge unit 40. Although the turn-on resistance of the MOS transistor M2 of the discharge part 40 decreases, charge accumulates in the reference node 20, resulting in an output voltage increase.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 전원 전압의 변화에 따른 안정된 기준 전압 발생 회로를 제공하는 것이다.Accordingly, an object of the present invention is to provide a stable reference voltage generating circuit according to a change in power supply voltage, which has been proposed to solve the above-mentioned problems.

(구성)(Configuration)

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 기준 전압의 레벨을 갖고 있는 기준 노드와; 상기 기준 노드에 연결되고, 상기 기준 전압을 분압하는 분압 회로와; 상기 분압 수단에 의해 분압된 전압의 레벨에 따라서 상기 기준 노드로 전하들을 공급하는 전하 공급 회로와; 상기 기준 노드에 연결되고, 상기 분압된 전압의 레벨에 따라서 상기 기준 노드에 충전된 전하들을 방전하는 방전 회로를 특징으로 하는 기준 전압 발생 장치를 포함한다.According to one aspect of the present invention for achieving the above object, a reference node having a level of a reference voltage; A voltage divider circuit connected to the reference node and configured to divide the reference voltage; A charge supply circuit for supplying charges to the reference node in accordance with the level of the voltage divided by the voltage dividing means; And a discharge circuit connected to the reference node and discharging electric charges charged in the reference node according to the level of the divided voltage.

이 실시예에 있어서, 전원 전압이 인가되는 제 1 전원 단자에 연결된 드레인,In this embodiment, the drain connected to the first power supply terminal to which the power supply voltage is applied,

상기 기준 노드에 연결된 소오스 및, 상기 분압에 의해서 분압된 전압을 제공 받는 게이트를 갖는 공핍형 모오스 트렌지스터를 포함하는 것을 특징으로 한다.And a depletion MOS transistor having a source connected to the reference node and a gate receiving the voltage divided by the divided voltage.

이 실시예에 있어서, 상기 분압 수단은, 2개의 단자들을 갖고, 상기 단자들 중 일 단자가 상기 기준 노드에 연결된 제1 저항(R1)과; 2개의 단자들을 갖고, 상기 단자들 중 일 단자가 상기 제 1 저항(R1)의 타 단자에 연결되고, 타 단자가 접지된 제 2 저항(R2)을 포함하는 것을 특징으로 한다.In this embodiment, the voltage dividing means comprises: a first resistor (R1) having two terminals, one terminal of which is connected to the reference node; It has two terminals, one terminal of which is connected to the other terminal of the first resistor (R1), and the other terminal comprises a second resistor (R2) grounded.

이 실시예에 있어서, 상기 방전 수단은, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 모오스 트렌지스터를 포함하는 것을 특징으로 한다.In this embodiment, the discharging means comprises an increased MOS transistor having a current path formed between the reference node and ground and a gate controlled by the voltage divided by the voltage dividing means.

이 실시예에 있어서, 상기 분압 수단은, 상기 저항들 사이에 형성되는 전류 통로 및 상기 기준 노드에 연결된 게이트를 갖는 nMOS 트렌지스터를 부가적으로 포함하는 것을 특징으로 한다.In this embodiment, the voltage divider further comprises an nMOS transistor having a current path formed between the resistors and a gate connected to the reference node.

이 실시예에 있어서, 상기 방전 수단은, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 pMOS 트렌지스터를 포함하는 것을 특징으로 한다.In this embodiment, the discharging means includes an increased pMOS transistor having a current path formed between the reference node and ground and a gate controlled by a voltage divided by the voltage dividing means.

이 실시예에 있어서, 상기 방전 수단은, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 nMOS 트렌지스터를 포함하는 것을 특징으로 한다.In this embodiment, the discharging means comprises an incremental nMOS transistor having a current path formed between the reference node and ground and a gate controlled by a voltage divided by the voltage dividing means.

(작용)(Action)

이와같은 실시예에 있어서, 상기 전원 전압이 가변되면 상기 전압 분배부의 분압된 제어 신호에 의해 상기 전하 공급부와 방전부로 통과하는 전하들의 양을 제어할 수 있다.In such an embodiment, when the power supply voltage is variable, the amount of charges passing through the charge supply unit and the discharge unit may be controlled by the divided control signal of the voltage divider.

(실시예)(Example)

이하 본 발명의 실시예에 따른 참조도면들 도 2 내지 도 7에 의거하여 설명하면 다음과 같다.Hereinafter, reference drawings according to embodiments of the present invention will be described with reference to FIGS. 2 to 7.

도 2는 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도이다.2 is a circuit diagram illustrating a reference voltage generator circuit according to a first embodiment of the present invention.

도 2를 참조하면, 상기 기준 전압 발생 회로는 전하 공급부(50), 전압 분배부(60), 방전부(40)을 구비하고 있다.Referring to FIG. 2, the reference voltage generator circuit includes a charge supply unit 50, a voltage divider unit 60, and a discharge unit 40.

상기 전하 공급부(50)는 상기 전원 전압으로부터 전하들을 공급받아 상기 기준 노드(20)로 공급하고, 상기 전압 분배부(60)는 상기 기준 노드(20)에 공급된 전압을 분배하여 상기 전하 공급부(50)와 상기 방전부(40)를 제어한다. 상기 방전부(40)는 상기 전압 분배부(60)의 분압으로 인한 제어를 통해 상기 방전부(40)를 통해 흐르는 전하들의 양을 조절한다.The charge supply unit 50 receives charges from the power supply voltage and supplies the charges to the reference node 20, and the voltage divider 60 distributes the voltage supplied to the reference node 20 to provide the charge supply unit ( 50 and the discharge unit 40 is controlled. The discharge unit 40 adjusts the amount of charges flowing through the discharge unit 40 through control due to the partial pressure of the voltage divider 60.

상기 전하 공급부(50)는 소오스, 게이트 및 드레인을 갖고 상기 드레인이 전원 전압에 연결되고, 상기 게이트가 상기 전압 분배부(60)의 각각 직렬로 연결된 저항들(R1,R2)의 연결점에 병렬로 연결되고, 상기 소오스가 상기 기준 노드(20)에 연결된 공핍형 n형 MOS 트렌지스터(M3)를 포함하고 있다.. The charge supply unit 50 has a source, a gate and a drain and the drain is connected to a power supply voltage, and the gate is connected in parallel to the connection points of the resistors R1 and R2 connected in series with the voltage divider 60, respectively. And a depletion n-type MOS transistor M3 coupled to the reference node 20.

상기 전압 분배부(60)는 각각 2개의 단자들을 갖고, 상기 기준 노드(20)와 제 1 접지 전원 사이에 각각 직렬로 연결된 저항들 (R1, R2)을 포함하고 있다.The voltage divider 60 has two terminals, respectively, and includes resistors R1 and R2 connected in series between the reference node 20 and the first ground power source.

상기 방전부(40)는 소오스, 게이트 및 드레인을 갖고 상기 드레인이 상기 기준 노드(20)에 연결되고, 상기 게이트가 상기 전압 분배부(60)의 각각의 저항들(R1,R2)의 연결점에 병렬로 연결되고, 상기 소오스가 제 2 접지 전원에 연결된 증가형 n형 MOS 트렌지스터(M2)를 포함하고 있다.The discharge part 40 has a source, a gate, and a drain, and the drain is connected to the reference node 20, and the gate is connected to a connection point of each of the resistors R1 and R2 of the voltage divider 60. The source includes an incremental n-type MOS transistor M2 connected in parallel and connected to a second ground power source.

상기 전하 공급부(50)는 예컨데, 상기 전원 전압이 증가되면 상기 전하 공급부(50)의 상기 MOS 트렌지스터(M3)로 이동하는 전하들의 양이 증가하게 된다. 이로인해 상기 기준 노드(20)의 전압이 증가하고, 상기 전압 분배부(60)에서 전달되는 분압이 상기 전하 공급부(50)의 상기 게이트로 부귀환되어, 상기 게이트의 음(Nagative)의 전압 상승으로 상기 MOS 트렌지스터(M3)의 전하 통로가 좁아짐으로써 흐르는 전하들의 양을 감소시킨다.For example, when the power supply voltage is increased, the charge supply unit 50 increases the amount of charges transferred to the MOS transistor M3 of the charge supply unit 50. As a result, the voltage of the reference node 20 is increased, and the divided voltage transmitted from the voltage divider 60 is negatively fed back to the gate of the charge supply unit 50, thereby increasing the negative voltage of the gate. As a result, the charge path of the MOS transistor M3 is narrowed, thereby reducing the amount of charges flowing.

상기 전압 분배부(60)는 예컨데, 상기 전원 전압이 증가하면 상기 기준 노드(20)의 전압이 증가한다. 이로인해 상기 전압 분배부(60)로 인가되는 전압이 증가되면 상기 전하 공급부(50)의 MOS 트렌지스터(M3)의 게이트와 상기방전부(40)의 MOS 트렌지스터(M2)의 게이트로 제어 신호를 전달한다.For example, the voltage divider 60 may increase the voltage of the reference node 20 when the power supply voltage is increased. As a result, when the voltage applied to the voltage divider 60 is increased, a control signal is transmitted to the gate of the MOS transistor M3 of the charge supply unit 50 and the gate of the MOS transistor M2 of the discharge unit 40. do.

상기 방전부(40)는 예컨데, 상기 전원 전압이 증가하면 상기 전하 공급부(50)를 통과하는 전하들의 양이 증가하여, 상기 전압 분배부(60)와 상기 방전부(40)로 분배되어 흐르는 전하들의 양이 증가한다. 이때 상기 전압 분배부(60)로부터 상기 방전부(40)의 상기 증가형 MOS 트렌지스터(M2)의 상기 게이트로 전달되는 제어 신호에 의해 상기 MOS 트렌지스터(M2)의 전하 통로가 넓어짐으로 인해서 방전되는 양을 증가시킨다. 이로인해 종래의 기술보다 더욱 안정된 기준 전압 발생 회로를 구현할 수 있다.For example, when the power supply voltage is increased, the discharge part 40 increases the amount of charges passing through the charge supply part 50, and thus the charges distributed to the voltage distribution part 60 and the discharge part 40 flow. The amount of field increases. In this case, the amount of discharge due to the widening of the charge path of the MOS transistor M2 by the control signal transmitted from the voltage divider 60 to the gate of the increased MOS transistor M2 of the discharge part 40. To increase. This makes it possible to implement a more stable reference voltage generation circuit than the prior art.

도 3에는 종래의 기술과 본 발명의 실시예에 따른 기준 입력 전압에 대한 기준 전압 발생 회로의 출력의 비교를 나타내는 도면이다.3 is a view showing a comparison of the output of the reference voltage generating circuit with respect to the reference input voltage according to the prior art and the embodiment of the present invention.

도 3에 도시된 바와 같이 전원 전압이 가변될 때 종래의 기술은 계속적인 출력전압의 변화를 가져오고 있다. 본 발명의 기준 전압 발생 회로는 회로내에 입력되는 전원 전압의 가변으로 인한 상기 기준 노드(20)의 전압과 전하들을 모두 조절함으로써 안정된 기준 출력 전압을 유도할 수 있다. As shown in FIG. 3, when the power supply voltage is varied, the prior art brings about a continuous change in the output voltage. The reference voltage generator circuit of the present invention can induce a stable reference output voltage by controlling both the voltage and the charges of the reference node 20 due to the variation of the power supply voltage input into the circuit.

도 4는 본 발명의 제 2 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도이다.4 is a circuit diagram illustrating a reference voltage generator circuit according to a second embodiment of the present invention.

도 4를 참조하면, 기준 전압 발생 회로는 상기 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로의 다른 실시예이다.Referring to FIG. 4, the reference voltage generator circuit is another embodiment of the reference voltage generator circuit according to the first embodiment of the present invention.

상기 기준 전압 발생 회로는 전하 공급부(50), 전압 분배부(70), 방전부(40)을 포함하고 있다.The reference voltage generator circuit includes a charge supply unit 50, a voltage divider unit 70, and a discharge unit 40.

상기 본 발명의 제 2 실시예는 제 1 실시예에 포함된 상기 전압 분배부(60)의 2개의 단자들을 갖고, 일 단자들이 상기 기준 노드(20)와 상기 제 1 접지 전원에 각각 직렬로 연결된 저항 (R1)과 저항(R2) 사이의 연결점에 소오스, 게이트 및 드레인을 갖고, 상기 드레인의 상기 저항(R1)의 타 단자와 직렬로 연결되고, 상기 게이트가 상기 기준 노드(20)에 연결되고, 상기 소오스가 상기 저항(R2)의 타 단자에 연결된 MOS 트렌지스터(M1)를 포함하고 있다. The second embodiment of the present invention has two terminals of the voltage divider 60 included in the first embodiment, and one terminal is connected in series to the reference node 20 and the first ground power source, respectively. Has a source, a gate, and a drain at a connection point between the resistor R1 and the resistor R2, and is connected in series with the other terminal of the resistor R1 of the drain, and the gate is connected to the reference node 20; The source includes a MOS transistor M1 connected to the other terminal of the resistor R2.

상기 전압 분배부(70)는 예컨데, 상기 전원 전압이 증가하면 상기 기준 노드(20)의 전압이 증가하고, 상기 전압 분배부(70)으로 인가되는 전압이 증가되면 상기 기준 노드(20)에 부귀환되어 있는 상기 증가형 MOS 트렌지스터(M1)의 턴-온 저항값이 작아지고, 상기 저항들(R1,R2)사이에 병렬로 연결된 각각의 상기 전하 공급부(50)의 상기 MOS 트렌지스터(M3)의 상기 게이트와 상기방전부(40)의 상기 MOS 트렌지스터의 상기게이트(M2)로 제어 신호를 전달한다. For example, the voltage divider 70 may increase the voltage of the reference node 20 when the power supply voltage increases, and may increase the voltage of the reference node 20 when the voltage applied to the voltage divider 70 increases. The turn-on resistance value of the increased MOS transistor M1 fed back becomes small, and the MOS transistor M3 of each of the charge supply units 50 connected in parallel between the resistors R1 and R2 is reduced. The control signal is transmitted to the gate and the gate M2 of the MOS transistor of the discharge unit 40.

도 5는 본 발명의 제 3 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도이다.5 is a circuit diagram illustrating a reference voltage generator circuit according to a third embodiment of the present invention.

도 5를 참조하면, 기준 전압 발생 회로는 상기 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로의 다른 실시예이다.Referring to FIG. 5, the reference voltage generator circuit is another embodiment of the reference voltage generator circuit according to the first embodiment of the present invention.

상기 기준 전압 발생 회로는 전하 공급부(50), 전압 분배부(60), 방전부(80)을 포함하고 있다. 상기 본 발명의 제 3 실시예는 제 2 실시예에 포함된 상기 방전부(40)의 MOS 트렌지스터(M2)를 p형 MOS 트렌지스터(M2')로 교체하였다.The reference voltage generator circuit includes a charge supply unit 50, a voltage divider unit 60, and a discharge unit 80. In the third embodiment of the present invention, the MOS transistor M2 of the discharge part 40 included in the second embodiment is replaced with a p-type MOS transistor M2 '.

상기 방전부(80)는 예컨데, 상기 전원 전압이 감소하면 상기 전하 공급부(50)을 통과하는 전하들의 양이 감소하여, 상기 기준 노드(20)를 통해 상기 전압 분배부(60)와 상기 방전부(80)로 분배되어 흐르는 전하들의 양이 감소한다. 이때 상기 전압 분배부(60)로부터 상기 방전부(80)의 게이트로 전달되는 제어 신호에 의해 상기 MOS 트렌지스터(M2')의 전하 통로가 넓어짐으로 인해서 방전되는 양을 증가시킨다. 이로인해, 상기 전하 공급부(50)에서 상기 기준 노드(20)로 들어오는 전하들의 양이 작아져도 상기 방전부(80)의 상기 MOS 트렌지스터(M2)의 턴-온 저항이 작아져 들어오는 전하들의 양이 증가하므로 기준 출력 전압은 안정하게 된다.For example, when the power supply voltage decreases, the discharge unit 80 decreases the amount of charges passing through the charge supply unit 50, and thus the voltage divider 60 and the discharge unit through the reference node 20. The amount of charges flowing to and distributed at 80 is reduced. At this time, the amount of discharge is increased due to the widening of the charge path of the MOS transistor M2 'by the control signal transmitted from the voltage divider 60 to the gate of the discharge unit 80. As a result, even if the amount of charges coming from the charge supply unit 50 to the reference node 20 decreases, the turn-on resistance of the MOS transistor M2 of the discharge unit 80 decreases so that the amount of incoming charges decreases. As it increases, the reference output voltage becomes stable.

도 6은 본 발명의 제 4 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도이다.6 is a circuit diagram illustrating a reference voltage generator circuit according to a fourth embodiment of the present invention.

도 6을 참조하면, 기준 전압 발생 회로는 상기 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로의 다른 실시예이다.Referring to FIG. 6, the reference voltage generator circuit is another embodiment of the reference voltage generator circuit according to the first embodiment of the present invention.

상기 기준 전압 발생 회로는 전하 공급부(50), 전압 분배부(90), 방전부(80)을 포함하고 있다. The reference voltage generator circuit includes a charge supply unit 50, a voltage distribution unit 90, and a discharge unit 80.

상기 본 발명의 제 4 실시예는 제 3 실시예에 포함된 상기 전압 분배부(90)의 2개의 단자들을 갖고, 일 단자가 상기 기준 노드(20)와 연결되고 타 단자가 MOS 트렌지스터(M1)와 연결된 상기 저항(R1)을 소오스, 데이트 및 드레인을 갖고 상기 드레인이 상기 기준 노드(20)에 연결되고 상기 게이트가 제 3 접지 전원에 연결되고 상기 소오스가 상기 MOS 트렌지스터(M1)에 연결된 MOS 트렌지스터(M4)로 교체하고, 일 단자가 상기 MOS 트렌지스터(M1)의 소오스 단자에 연결되고 타 단자가 상기 제 1 접지 전원에 직렬로 연결된 상기 저항 저항(R2)를 소오스, 게이트 및 드레인을 갖고 상기 드레인이 상기 MOS 트렌지스터(M1)에 연결되고 상기 게이트가 제 2 전원 전압에 연결되고 상기 소오스가 상기 제 1 접지 전원에 연결된 MOS 트렌지스터(M5)로 교체하였다.The fourth embodiment of the present invention has two terminals of the voltage divider 90 included in the third embodiment, one terminal of which is connected to the reference node 20 and the other terminal of the MOS transistor M1. A MOS transistor having a source, a date, and a drain connected to the source; a drain connected to the reference node 20; a gate connected to a third ground power source; and a source connected to the MOS transistor M1. Replace with M4, one terminal of which is connected to a source terminal of the MOS transistor M1, and the other terminal of which has the source, gate, and drain of the resistance resistor R2 connected in series with the first ground power source; The MOS transistor M5 is connected to the MOS transistor M1, the gate is connected to the second power supply voltage, and the source is connected to the first ground power supply.

도 7은 본 발명의 제 5 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도이다.7 is a circuit diagram illustrating a reference voltage generator circuit according to a fifth embodiment of the present invention.

도 7을 참조하면, 기준 전압 발생 회로는 상기 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로도의 다른 실시예이다.Referring to FIG. 7, the reference voltage generating circuit is another embodiment of the reference voltage generating circuit diagram according to the first embodiment of the present invention.

상기 기준 전압 발생 회로는 전하 공급부(50), 전압 분배부(90), 방전부(40)을 포함하고 있다. The reference voltage generator circuit includes a charge supply unit 50, a voltage distribution unit 90, and a discharge unit 40.

상기 본 발명의 제 5 실시예는 제 4 실시예에 포함된 상기 상기 방전부(40)의 MOS 트렌지스터(M2')를 증가형 n형 MOS 트렌지스터(M2)로 교체하였다.In the fifth embodiment of the present invention, the MOS transistor M2 'of the discharge part 40 included in the fourth embodiment is replaced with an increased n-type MOS transistor M2.

상기한 바와같이, 상기 전하 공급부의 구성을 로드 저항에서 공핍형 n형 모오스 트렌지스터(M1)로 대체함으로써 입력되는 전하들의 양을 제어한다. 이로인해 상기 기준 노드(20)와 상기 방전부(30)사이에 누적되는 전하들의 양이 조절됨으로써 변화되는 출력 전압을 안정시킬 수 있다.As described above, the amount of charges input is controlled by replacing the configuration of the charge supply with a depletion n-type MOS transistor M1 at the load resistance. As a result, the amount of charges accumulated between the reference node 20 and the discharge unit 30 is controlled to stabilize the output voltage.

도 1은 종래의 기술에 따른 기준 전압 발생 회로의 구성을 보여주는 회로도;1 is a circuit diagram showing the configuration of a reference voltage generating circuit according to the prior art;

도 2는 본 발명의 제 1 실시예에 따른 기준 전압 발생 회로를 상세하게 보여주는 회로도;2 is a circuit diagram showing in detail a reference voltage generating circuit according to a first embodiment of the present invention;

도 3은 종래의 기술과 본 발명의 실시예에 따른 기준 입력 전압에 따른 기준 전압 발생회로의 출력의 비교를 나타내는 도면;3 shows a comparison of the output of a reference voltage generation circuit according to a reference input voltage according to a prior art and an embodiment of the invention;

도 4는 본 발명의 제 2 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도;4 is a circuit diagram showing a reference voltage generating circuit according to a second embodiment of the present invention;

도 5는 본 발명의 제 3 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도; 5 is a circuit diagram showing a reference voltage generating circuit according to a third embodiment of the present invention;

도 6은 본 발명의 제 4 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도;6 is a circuit diagram showing a reference voltage generating circuit according to a fourth embodiment of the present invention;

도 7은 본 발명의 제 5 실시예에 따른 기준 전압 발생 회로를 보여주는 회로도;7 is a circuit diagram showing a reference voltage generating circuit according to a fifth embodiment of the present invention;

*도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

10, 50 : 전하 공급부 20 : 기준 노드10, 50: charge supply 20: reference node

30, 60, 70, 90 : 전압 분배부 40, 80 : 방전부30, 60, 70, 90: voltage divider 40, 80: discharge

Claims (7)

반도체 장치의 기준 전압 발생 회로에 있어서,In the reference voltage generator circuit of a semiconductor device, 기준 전압의 레벨을 갖고 있는 기준 노드와;A reference node having a level of a reference voltage; 상기 기준 노드에 연결되고, 상기 기준 전압을 분압하는 분압 수단과;Voltage dividing means connected to the reference node to divide the reference voltage; 상기 분압 수단에 의해 분압된 전압의 레벨에 따라서 상기 기준 노드로 전하들을 공급하는 전하 공급 수단과;Charge supply means for supplying charges to the reference node in accordance with the level of the voltage divided by the voltage dividing means; 상기 기준 노드에 연결되고, 상기 분압된 전압의 레벨에 따라서 상기 기준 노드에 충전된 전하들을 방전하는 방전 수단을 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And discharging means connected to said reference node and discharging electric charges charged in said reference node according to the level of said divided voltage. 제 1 항에 있어서,The method of claim 1, 전원 전압이 인가되는 제 1 전원 단자에 연결된 드레인,A drain connected to the first power terminal to which the power voltage is applied; 상기 기준 노드에 연결된 소오스 및,A source connected to the reference node, 상기 분압에 의해서 분압된 전압을 제공 받는 게이트를 갖는 공핍형 모오스 트렌지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And a depletion-type MOS transistor having a gate for receiving the voltage divided by the divided voltage. 제 1 항에 있어서,The method of claim 1, 상기 분압 수단은,The partial pressure means, 2개의 단자들을 갖고, 상기 단자들 중 일 단자가 상기 기준 노드에 연결된 제1 저항(R1)과;A first resistor (R1) having two terminals, wherein one of the terminals is connected to the reference node; 2개의 단자들을 갖고, 상기 단자들 중 일 단자가 상기 제 1 저항(R1)의 타 단자에 연결되고, 타 단자가 접지된 제 2 저항(R2)을 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And a second resistor (R2) having two terminals, one of the terminals being connected to the other terminal of the first resistor (R1), and the other terminal being grounded. 제 1 항에 있어서,The method of claim 1, 상기 방전 수단은,The discharge means, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 모오스 트렌지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And an incremental MOS transistor having a current path formed between the reference node and ground and a gate controlled by the voltage divided by the voltage dividing means. 제 3 항에 있어서,The method of claim 3, wherein 상기 분압 수단은,The partial pressure means, 상기 저항들 사이에 형성되는 전류 통로 및 상기 기준 노드에 연결된 게이트를 갖는 nMOS 트렌지스터를 부가적으로 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And an nMOS transistor having a current path formed between said resistors and a gate connected to said reference node. 제 1 항에 있어서,The method of claim 1, 상기 방전 수단은,The discharge means, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 pMOS 트렌지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And an increased pMOS transistor having a current path formed between said reference node and ground and a gate controlled by a voltage divided by said voltage dividing means. 제 1 항에 있어서,The method of claim 1, 상기 방전 수단은,The discharge means, 상기 기준 노드와 접지 사이에 형성되는 전류 통로 및 상기 분압 수단에 의해서 분압된 전압에 제어되는 게이트를 갖는 증가형 nMOS 트렌지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 장치.And an increasing nMOS transistor having a current path formed between said reference node and ground and a gate controlled by a voltage divided by said voltage dividing means.
KR1019970081035A 1997-12-31 1997-12-31 Reference voltage generating circuit of semiconductor device KR100471143B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081035A KR100471143B1 (en) 1997-12-31 1997-12-31 Reference voltage generating circuit of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081035A KR100471143B1 (en) 1997-12-31 1997-12-31 Reference voltage generating circuit of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990060791A KR19990060791A (en) 1999-07-26
KR100471143B1 true KR100471143B1 (en) 2005-06-07

Family

ID=37302773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081035A KR100471143B1 (en) 1997-12-31 1997-12-31 Reference voltage generating circuit of semiconductor device

Country Status (1)

Country Link
KR (1) KR100471143B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076511B2 (en) 2013-02-21 2015-07-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987693A (en) * 1982-11-11 1984-05-21 Ricoh Co Ltd Reference voltage generating circuit
KR910009585U (en) * 1989-11-18 1991-06-29 엘지일렉트론 주식회사 Internal voltage generation circuit
JPH04315895A (en) * 1991-04-15 1992-11-06 Nec Corp Reference voltage generation circuit
JPH086653A (en) * 1994-06-16 1996-01-12 Sony Corp Reference voltage generating circuit
JPH0896580A (en) * 1994-07-29 1996-04-12 Nkk Corp Intermediate potential setting circuit and semiconductor integrated circuit
KR970003193A (en) * 1995-06-29 1997-01-28 김광호 Voltage generator circuit for external power supply voltage level detector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987693A (en) * 1982-11-11 1984-05-21 Ricoh Co Ltd Reference voltage generating circuit
KR910009585U (en) * 1989-11-18 1991-06-29 엘지일렉트론 주식회사 Internal voltage generation circuit
JPH04315895A (en) * 1991-04-15 1992-11-06 Nec Corp Reference voltage generation circuit
JPH086653A (en) * 1994-06-16 1996-01-12 Sony Corp Reference voltage generating circuit
JPH0896580A (en) * 1994-07-29 1996-04-12 Nkk Corp Intermediate potential setting circuit and semiconductor integrated circuit
KR970003193A (en) * 1995-06-29 1997-01-28 김광호 Voltage generator circuit for external power supply voltage level detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076511B2 (en) 2013-02-21 2015-07-07 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same

Also Published As

Publication number Publication date
KR19990060791A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US5838189A (en) Substrate voltage generating circuit of semiconductor memory device
US7362165B1 (en) Servo loop for well bias voltage source
KR19980032204A (en) Regulator Circuits and Semiconductor Integrated Circuit Devices
JP2001035177A5 (en)
KR100232321B1 (en) Supply voltage independent bandgap based reference generator circuit for soi/bulk cmos technologies
US7068114B2 (en) Constant current circuit used for ring oscillator and charge pump circuit
KR0141157B1 (en) The circuit for reference voltage generating
KR100410987B1 (en) Internal voltage generator
KR100471143B1 (en) Reference voltage generating circuit of semiconductor device
KR100630542B1 (en) Circuit for generating reference bias compensating for voltage according to variation of temperature
KR100332114B1 (en) A circuit for creating bias level in a flash memory device
US6737906B2 (en) Semiconductor integrated circuit device including a negative power supply circuit
US5801580A (en) Self-biased voltage-regulated current source
KR20000004726A (en) Reference voltage generator
US11507123B2 (en) Constant voltage circuit
KR100428592B1 (en) Reference voltage generation circuit
KR100610445B1 (en) An improved apparatus for current pulse generation in voltage down converters
JPH03142778A (en) Reference voltage stabilization circuit for memory device
US5805010A (en) Low-current source circuit
KR100283411B1 (en) Negative Voltage Reset Circuit
KR100258858B1 (en) Back bias voltage level detector
KR101153711B1 (en) Mos transistor driving circuit
KR100575869B1 (en) An internal reference voltage generator
KR100420083B1 (en) Circuit for generating band gap reference voltage to reduce standby current
KR0174508B1 (en) Reference voltage generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee