KR20000004726A - Reference voltage generator - Google Patents
Reference voltage generator Download PDFInfo
- Publication number
- KR20000004726A KR20000004726A KR1019980026219A KR19980026219A KR20000004726A KR 20000004726 A KR20000004726 A KR 20000004726A KR 1019980026219 A KR1019980026219 A KR 1019980026219A KR 19980026219 A KR19980026219 A KR 19980026219A KR 20000004726 A KR20000004726 A KR 20000004726A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reference voltage
- voltage generator
- unit
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
Description
본 발명은 기준전압발생기에 관한 것으로서, 보다 상세하게는 반도체장치의 안정된 작동을 위해 반도체장치에 공급하는 작동전원인 기준전압을 발생함에 있어 기준전압발생기의 회로를 단순화하여 소모전력을 줄일 수 있을 뿐만아니라 온도의 변화에 대한 기준전압의 변동을 최소화하여 안정된 기준전압을 발생시킬 수 있도록 한 기준전압발생기에 관한 것이다.The present invention relates to a reference voltage generator, and more particularly, in generating a reference voltage, which is an operating power supply to a semiconductor device for stable operation of the semiconductor device, the circuit of the reference voltage generator can be simplified to reduce power consumption. Rather, the present invention relates to a reference voltage generator capable of generating a stable reference voltage by minimizing a change in the reference voltage with respect to a change in temperature.
최근의 반도체장치는 고속, 저전력화, 고집적화됨에 따라 온도나 외부 전원변화에 대해 안정되고 일정한 전압을 공급해주는 기준전압발생기를 통해 작동전원을 공급받고 있다.Recently, semiconductor devices have been supplied with operating power through a reference voltage generator that provides a stable and constant voltage against temperature or external power changes as high speed, low power, and high integration are achieved.
따라서, 기준전압발생기를 설계하기 위해서는 물리적상수에 기초를 둔 전압을 사용하여야 하며 대표적인 것으로는 PN접합의 빌트인(Built-In)전압과 MOS 구조의 문턱전압이 있다. 이 값들은 소자의 크기보다는 공정조건에만 의존하는 특성이 있기 때문에 설계 변수들이 적어서 기준전압을 사용하기 편리한다. 따라서 주변회로를 설계하여 온도에 따른 변동을 최소화 하는 것이 관건이며 이 방법에 따라 다양한 회로 형태가 제안 되고 있다.Therefore, in order to design a reference voltage generator, a voltage based on a physical constant should be used. Typical examples include a built-in voltage of a PN junction and a threshold voltage of an MOS structure. Because these values depend only on the process conditions rather than on the size of the device, there are fewer design variables, making it easier to use the reference voltage. Therefore, it is important to minimize the fluctuation according to temperature by designing the peripheral circuit, and various circuit types have been proposed according to this method.
흔히 사용되는 기준전압발생기로는 BJT(Bipolar Junction Transistor)형과 MOS형의 두 가지가 있다. BJT형은 온도특성이 뛰어나다는 장점이 있지만 CMOS회로에서는 BJT가 기생소자에 불과하기 때문에 공정 조건이나 설계 변수들이 최적화 되어 있지 않아 실제 설계에 어려움이 따르나, MOS형은 공정이 안정되어 있어 설계에 어려움은 없지만 바이폴라 형태보다 온도 특성이 떨어지는 단점이 있다.There are two commonly used reference voltage generators: Bipolar Junction Transistor (BJT) type and MOS type. BJT type has the advantage of excellent temperature characteristics, but in CMOS circuit, because BJT is only a parasitic element, it is difficult to design because process conditions and design variables are not optimized, but MOS type is difficult to design because process is stable There is no disadvantage, but the temperature characteristics are lower than the bipolar form.
도1은 일반적인 기준전압발생기를 나타낸 회로도이다.1 is a circuit diagram illustrating a general reference voltage generator.
여기에 도시된 바와 같이 기준전압발생기는 작동신호(EN)에 따라 전원전압(VCC)의 공급을 단속하는 스위칭부(10)와, 스위칭부(10)의 작동에 따라 전원전압(VCC)을 공급받아 전류미러회로와 문턱전압을 이용하여 안정된 전압을 발생하는 제1전압발생부(20)와, 제1전압발생부(20)에서 발생된 전압과 기준입력전압과 비교하여 제1전압발생부(20)에서 발생된 전압이 높은 경우 전원전압(VCC)을 출력하는 센스앰프부(30)와, 센스앰프부(30)의 출력을 두 개의 저항값으로 분배하여 센스앰프부(30)의 기준입력전압을 발생하는 전압분배부(40)와, 센스앰프부(30)의 출력전압을 입력받아 안정된 전압을 발생하여 출력하는 제2전압발생부(50)로 이루어진다.As shown here, the reference voltage generator supplies the power supply voltage VCC in accordance with the operation of the switching unit 10 and the switching unit 10 which intercepts the supply of the power supply voltage VCC according to the operation signal EN. The first voltage generator 20 generates a stable voltage by using the current mirror circuit and the threshold voltage, and compares the voltage generated by the first voltage generator 20 with the reference input voltage. 20, when the voltage generated is high, the sense amplifier unit 30 for outputting the power supply voltage VCC and the output of the sense amplifier unit 30 are divided into two resistance values so that the reference input of the sense amplifier unit 30 is achieved. The voltage divider 40 generates a voltage and the second voltage generator 50 receives the output voltage of the sense amplifier unit 30 and generates and outputs a stable voltage.
위와 같이 이루어진 기준전압발생기에서 발생된 기준전압(VREF)은 제2전압발생부(50)의 출력값으로서 제1전압발생부(20)에서 다수개의 트랜지스터의 문턱전압과 전류미러의 동작으로 안정된 전압을 발생시키고 이값을 전원전압을 저항값에 의해 분배된 제2노드(A2)의 전압값과 비교하여 전원전압의 변동에 안정된 전압을 발생시킨 다음 제2전압발생부(50)에 의해 온도에 따른 변화를 조절하여 최종출력인 기준전압(VREF)을 발생하게 된다.The reference voltage VREF generated in the above-described reference voltage generator is an output value of the second voltage generator 50 and the stable voltage is generated by the threshold voltages of the plurality of transistors and the operation of the current mirror in the first voltage generator 20. Generate a stable voltage against the fluctuation of the power supply voltage by comparing the power supply voltage with the voltage value of the second node A2 divided by the resistance value, and then changing the temperature according to the temperature by the second voltage generator 50. By adjusting, the final output voltage VREF is generated.
그런데, 제1전압발생부(20)에서 안정된 전압을 발생한 제1노드(A1)에 걸린 전압을 기준으로 센스앰프부(30)에서 출력을 하기 때문에 제1노드(A1)에 걸리는 전압의 변동폭은 증폭되어 제1노드(A1)의 전압 변동폭의 약 2배정도로 변하게 된다. 이값을 제2전압발생부(50)에서 조절한다고 하더라도 제1노드(A1)의 변동폭과 거의 같게 되기 때문에 온도에 따른 변화폭이 크다는 문제점이 있다.However, since the output of the sense amplifier unit 30 is output based on the voltage applied to the first node A1 in which the first voltage generator 20 generates a stable voltage, the fluctuation range of the voltage across the first node A1 may vary. The amplification is changed to about twice the voltage fluctuation range of the first node A1. Even if this value is adjusted by the second voltage generation unit 50, since the fluctuation is substantially the same as the fluctuation range of the first node A1, there is a problem in that the variation with temperature is large.
또한, 제1,2전압발생부(20)(50)와 센스앰프부(30)를 구성하고 있는 많은 트랜지스터로 인해 칩의 크기가 증가되고 회로가 복잡해진다는 문제점이 있다.In addition, a large number of transistors constituting the first and second voltage generators 20 and 50 and the sense amplifier unit 30 increases the size of the chip and complicates the circuit.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 전원전압을 입력받아 안정된 전압을 발생시켜 센스앰프의 기준전압으로 인가시키고 또한 센스앰프의 출력을 다시 분배하여 센스앰프의 출력을 인가시킴은 물론 이 값을 다시 조절하여 안정된 전압을 발생시킴으로서 구성회로가 복잡해지고 사용되는 트랜지스터의 개수가 증가되어 칩의 전체면적이 커지게 되며 온도에 따른 최종출력인 기준전압의 변화가 커지며 소모전력이 증가된다는 문제점을 해결하여 전원전압을 분해시킨후 그 출력을 직접 다시 분해함으로써 안정된 최종출력인 기준전압을 발생하도록 하여 칩의 크기를 줄일 수 있을 뿐만아니라 온도에 따른 기준전압의 변화폭을 감소시킬 수 있도록 한 기준전압발생기를 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to generate a stable voltage by receiving a power supply voltage and to apply it as a reference voltage of the sense amplifier and to distribute the output of the sense amplifier to In addition to applying the output, it regulates this value again to generate a stable voltage, which complicates the circuit and increases the number of transistors used, thereby increasing the total area of the chip and increasing the change of the reference voltage, which is the final output according to temperature. Solving the problem of increased power consumption, the power supply voltage is disassembled and the output is directly disassembled to generate a stable final output reference voltage, thereby reducing the size of the chip and reducing the variation of the reference voltage with temperature. It is to provide a reference voltage generator to enable.
도1은 일반적인 기준전압발생기를 나타낸 회로도이다.1 is a circuit diagram illustrating a general reference voltage generator.
도2는 본 발명에 의한 기준전압발생기를 나타낸 회로도이다.2 is a circuit diagram showing a reference voltage generator according to the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
10 : 스위칭부 20 : 제1전압발생부10: switching unit 20: first voltage generating unit
50 : 제2전압발생부 60 : 방전부50: second voltage generator 60: discharge unit
70 : 출력부70: output unit
상기와 같은 목적을 실현하기 위한 본 발명은 작동신호에 따라 기준전압 발생을 위한 전원전압을 단속하는 스위칭부와, 스위칭부의 작동에 따라 전원전압을 공급받아 전원전압을 배분하여 안정된 일정한 출력값을 발생하는 제1전압발생부와, 제1전압발생부의 출력값을 배분하여 안정된 다른 일정한 출력값을 발생하는 제2전압발생부와, 제2전압발생부의 출력값을 안정되게 출력하는 출력부와, 제1전압발생부의 출력단에 걸리는 전압을 작동신호에 따라 방전시키는 방전부로 이루어진다.The present invention for realizing the above object is a switching unit for intermitting the power supply voltage for generating a reference voltage according to the operation signal, and receives a power supply voltage in accordance with the operation of the switching unit to distribute the power supply voltage to generate a stable constant output value A second voltage generator for distributing the first voltage generator, an output value of the first voltage generator, and generating another stable constant output value, an output unit for stably outputting the output value of the second voltage generator, and a first voltage generator It is composed of a discharge unit for discharging the voltage applied to the output terminal in accordance with the operation signal.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.Referring to the operation of the present invention made as described above are as follows.
작동신호가 입력되면 스위칭부를 통해 전원전압을 공급받은 제1전압발생부에서 전원전압을 안정된 일정한 값을 갖도록 분배시키고 이값은 다시 제2전압발생부에 의해 안정된 또다른 일정한 값으로 분배되어 출력된다. 제2전압발생부에서 출력되는 출력값은 출력부에서 더욱더 안정된 값을 유지할 수 있도록 함으로서 온도의 변화에 대해 안정된 기준전압을 갖도록 한다.When the operation signal is input, the first voltage generator supplied with the power supply voltage through the switching unit distributes the power supply voltage to have a stable constant value, and this value is again distributed to another stable constant value by the second voltage generator. The output value output from the second voltage generator may maintain a more stable value at the output part to have a stable reference voltage against a change in temperature.
또한, 작동신호가 입력되지 않을 경우에는 전원전압을 공급하는 스위칭부의 PMOS를 오프시켜 전력소모를 막고 방전부에 의해 제1전압발생부의 출력단에 걸려있는 분배전압을 접지로 빠른 시간에 접지전위로 끌어내려 제1전압발생부와 제2전압발생부의 출력단을 초기화 시킨다.In addition, when the operation signal is not input, the PMOS of the switching unit that supplies the power supply voltage is turned off to prevent power consumption, and the distribution voltage applied to the output terminal of the first voltage generation unit is discharged to the ground potential at a short time by the discharge unit to ground. The controller initializes the output terminals of the first voltage generator and the second voltage generator.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.
도2는 본 발명에 따른 실시예로서 기준전압발생기를 나타낸 회로도이다.2 is a circuit diagram showing a reference voltage generator as an embodiment according to the present invention.
여기에 도시된 바와 같이 기준전압발생기는 인버터(I1)와 제1PMOS(P0)로 이루어져 작동신호(EN)를 인버터(I1)에 의해 반전시켜 제1PMOS(P0)를 스위칭하여 기준전압(VREF) 발생을 위한 전원전압(VCC)을 단속하는 스위칭부(10)와, 스위칭부(10)의 작동에 따라 제1PMOS(P0)를 매개로 전원전압(VCC)을 공급받아 제2PMOS(P2)와 제1NMOS(N3)를 다이오드 형태로 결선하고 제1저항(R4)과 직렬로 접지와 연결하여 전원전압(VCC)을 배분하여 제1노드(A1)를 출력단으로 안정된 일정한 전압을 발생하는 제1전압발생부(20)와, 제1전압발생부(20)의 제1노드(A1)에 걸리는 전압을 제3PMOS(P6)와 제3NMOS(N7)를 다이오드 형태로 결선하고 제2저항(R9)과 직렬로 접지와 연결하여 제1노드(A1)에 걸리는 전압을 배분함으로서 제2노드(A2)를 출력단으로 안정된 다른 일정한 전압을 발생하는 제2전압발생부(50)와, 제2전압발생부(50)의 제2노드(A2)에 걸리는 전압을 안정되게 출력하기 위해 제2노드(A2)에 제4PMOS(P8)와 제4NMOS(N10)를 다이오드 형태로 결선하고 제3저항(R11)과 직렬로 접지와 연결되어 제2노드(A2)에 걸리는 전압이 안정되게 출력되도록 하는 출력부(70)와, 제2NMOS(N5)로 이루어져 인버터(I1)를 통해 입력된 작동신호(EN)에 따라 작동되어 제1전압발생부(20)의 제1노드(A1)에 걸리는 전압을 접지로 방전시키는 방전부(60)로 이루어진다.As shown here, the reference voltage generator includes an inverter I1 and a first PMOS P0 to invert the operation signal EN by the inverter I1 to switch the first PMOS P0 to generate a reference voltage VREF. Switching unit 10 for controlling the power supply voltage (VCC) for supplying the power supply voltage (VCC) via the first PMOS (P0) in accordance with the operation of the switching unit 10 receives the second PMOS (P2) and the first NMOS. The first voltage generator which connects (N3) in the form of a diode and connects the ground in series with the first resistor (R4) to distribute the power supply voltage (VCC) to generate a stable constant voltage to the first node (A1) as an output terminal. 20 and the voltage applied to the first node A1 of the first voltage generator 20 in the form of a diode connected to the third PMOS P6 and the third NMOS N7 in series with the second resistor R9. The second voltage generator 50 and the second electric power generator which generate another constant voltage which is stable to the second node A2 by outputting the voltage applied to the first node A1 in connection with the ground. In order to stably output the voltage applied to the second node A2 of the voltage generator 50, the fourth PMOS P8 and the fourth NMOS N10 are connected to the second node A2 in the form of a diode, and the third resistor ( The operation signal EN inputted through the inverter I1 includes an output unit 70 connected to the ground in series with R11 to stably output the voltage applied to the second node A2, and a second NMOS N5. It is composed of a discharge unit 60 which is operated in accordance with the) to discharge the voltage applied to the first node (A1) of the first voltage generator 20 to the ground.
위의 제2,3,4PMOS(P2)(P6)(P8)와 제1,3,4NMOS(N3)(N7)(N10)는 저항 성분을 강화하기 위해 다이오드 형태로 연결시켰으며 제1노드(A1)와 제2노드(A2)의 전압값을 낮추기 위해 제1,2저항(R4)(R9) 값은 조금 작은 저항을 사용하였다.The second, 3, and 4 PMOS (P2) (P6) (P8) and the first, 3, and 4 NMOS (N3) (N7) (N10) are connected in the form of a diode to strengthen the resistance component and the first node ( In order to lower the voltage values of A1) and the second node A2, the first and second resistors R4 and R9 are slightly smaller.
위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.Referring to the operation of the present embodiment made as described above are as follows.
먼저, 작동신호(EN)가 고전위로 인가될 때를 살펴보면 다음과 같다. 작동신호(EN)인 고전위는 인버터(I1)에 의해 저전위로 바뀌게 되어 스위칭부(10)의 제1PMOS(P0)는 턴온되고 방전부(60)의 제2NMOS(N5)는 오프된다. 따라서 전원전압(VCC)은 제1PMOS(P0)를 매개하여 제1전압발생부(20)에 공급된다. 제1전압발생부(20)에서 제2PMOS(P2)와 제1NMOS(N3)와 제1저항(R4)에 의해 공급된 전압을 배분하여 제1노드(A1)에서 출력값을 얻게 된다. 이 출력값은 다시 한번 제2전압발생부(50)의 제3PMOS(P6)와 제3NMOS(N7)와 제2저항(R9)에 의해 배분된다.First, when the operation signal EN is applied at high potential, it is as follows. The high potential, which is the operating signal EN, is changed to the low potential by the inverter I1 so that the first PMOS P0 of the switching unit 10 is turned on and the second NMOS N5 of the discharge unit 60 is turned off. Therefore, the power supply voltage VCC is supplied to the first voltage generator 20 through the first PMOS P0. The first voltage generator 20 distributes the voltage supplied by the second PMOS P2, the first NMOS N3, and the first resistor R4 to obtain an output value from the first node A1. This output value is once again distributed by the third PMOS P6, the third NMOS N7, and the second resistor R9 of the second voltage generator 50.
그리고, 기준전압(VREF)으로 제2전압발생부(50)의 제2노드(A2)에 걸리는 전압이 출력되는데 이 제2노드(A2)에 걸리는 전압은 출력부(70)의 제4PMOS(P8)와 제4NMOS(N10)와 제3저항(R11)을 통해 일정한 전압값이 유지되어 출력된다.The voltage applied to the second node A2 of the second voltage generator 50 is output as the reference voltage VREF, and the voltage applied to the second node A2 is the fourth PMOS P8 of the output unit 70. ) And a constant voltage value are maintained and output through the fourth NMOS N10 and the third resistor R11.
반면에 작동신호(EN)가 저전위로 인가될 때를 설명하면 다음과 같다. 작동신호(EN)인 저전위는 스위칭부(10)의 인버터(I1)에 의해 반전되어 고전위로 바뀌게 되어 제1PMOS(P0)를 오프시켜 전원전압(VCC)이 제1전압발생부(20)로 공급되는 것을 차단하게 되어 전력이 소모되는 것을 방지하도록 작동된다. 그리고 방전부(60)의 제2NMOS(N5)를 턴온시켜 제1노드(A1)에 걸려있는 전압을 접지전압으로 떨어뜨려 제1전압발생부(20)와 제2전압발생부(50)의 출력단을 초기화시킨다.On the other hand, when the operation signal (EN) is applied at a low potential will be described as follows. The low potential, which is the operating signal EN, is inverted by the inverter I1 of the switching unit 10 to be changed to a high potential so that the first PMOS P0 is turned off so that the power supply voltage VCC is transferred to the first voltage generator 20. It cuts off the supply and operates to prevent power consumption. Then, the second NMOS N5 of the discharge unit 60 is turned on to drop the voltage applied to the first node A1 to the ground voltage to output terminals of the first voltage generator 20 and the second voltage generator 50. Initialize
표1에는 도1의 기준전압발생기와 본 실시예에 의한 기준전압발생기의 출력 기준전압과 전원전압의 소모전류의 관계를 시뮬레이션에 의해 얻은 결과를 나타내었다.Table 1 shows the results obtained by simulation of the relationship between the reference voltage generator of FIG. 1 and the output reference voltage and power consumption current of the reference voltage generator according to the present embodiment.
표1에서 보는 바와 같이 발생되는 기준전압이 온도에 대해 매우 안정적임을 알 수 있으며 전력소모면에서도 매우 적게 소모됨을 알 수 있다.As shown in Table 1, it can be seen that the generated reference voltage is very stable with temperature and consumes very little in terms of power consumption.
상기한 바와 같이 본 발명은 전원전압을 배분하고 다시 이 값을 차동증폭기에 의해 증폭함으로서 배분시 발생된 온도에 대한 변화폭이 증가되는 문제점 및 많은 수의 트랜지스터를 사용함으로써 발생되는 칩의 면적 증가, 또한 소모전력의 증가 문제를 해결하기 위해 전원전압을 직접 배분하여 기준전압을 발생시킴으로서 적은 수의 트랜지스터의 사용으로 칩의 점유면적을 최소화할 수 있다는 이점이 있으며, 온도에 대한 변화폭도 대폭 줄여 온도에 대한 안정성이 향상된다는 이점이 있다.As described above, the present invention divides the power supply voltage and amplifies this value by the differential amplifier, thereby increasing the variation of the temperature generated during the distribution and increasing the area of the chip generated by using a large number of transistors. In order to solve the problem of increased power consumption, by directly allocating the power supply voltage to generate the reference voltage, the use of a small number of transistors can minimize the footprint of the chip. There is an advantage that the stability is improved.
또한, 방전부를 두어 작동신호가 인가되고 있지 않을 때는 출력단에 걸리는 전압을 접지전압으로 떨어뜨려 출력단을 초기화시킬 수 있다는 이점이 있다.In addition, when the operation signal is not applied to the discharge unit, there is an advantage that the output terminal can be initialized by dropping the voltage applied to the output terminal to the ground voltage.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026219A KR20000004726A (en) | 1998-06-30 | 1998-06-30 | Reference voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026219A KR20000004726A (en) | 1998-06-30 | 1998-06-30 | Reference voltage generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000004726A true KR20000004726A (en) | 2000-01-25 |
Family
ID=19542559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026219A KR20000004726A (en) | 1998-06-30 | 1998-06-30 | Reference voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000004726A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113724B2 (en) | 2003-07-03 | 2006-09-26 | Samsung Electronics Co., Ltd. | Tandem color image forming device |
| US7336916B2 (en) | 2004-05-29 | 2008-02-26 | Samsung Electronics Co., Ltd. | Electrophotographic image forming apparatus |
| KR100866950B1 (en) * | 2004-02-03 | 2008-11-05 | 삼성전자주식회사 | Correlated Double Sampling Circuit for improving signal to noise ratio and signal converting method using the same |
-
1998
- 1998-06-30 KR KR1019980026219A patent/KR20000004726A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113724B2 (en) | 2003-07-03 | 2006-09-26 | Samsung Electronics Co., Ltd. | Tandem color image forming device |
| KR100866950B1 (en) * | 2004-02-03 | 2008-11-05 | 삼성전자주식회사 | Correlated Double Sampling Circuit for improving signal to noise ratio and signal converting method using the same |
| US7336916B2 (en) | 2004-05-29 | 2008-02-26 | Samsung Electronics Co., Ltd. | Electrophotographic image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448844B1 (en) | CMOS constant current reference circuit | |
| US5847586A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| JP3556328B2 (en) | Internal power supply circuit | |
| WO1997034211A1 (en) | Circuit arrangement for producing a d.c. current | |
| US6614706B2 (en) | Voltage regulating circuit, in particular for semiconductor memories | |
| US5744990A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| KR20000004726A (en) | Reference voltage generator | |
| US6737906B2 (en) | Semiconductor integrated circuit device including a negative power supply circuit | |
| KR20050041592A (en) | Internal voltage generation device capable of temperature compensation | |
| JPH09179646A (en) | Constant voltage generation circuit for semiconductor device | |
| US4855624A (en) | Low-power bipolar-CMOS interface circuit | |
| US7692477B1 (en) | Precise control component for a substrate potential regulation circuit | |
| JPH02199851A (en) | Semiconductor device | |
| US6100749A (en) | Current source circuit | |
| US4549096A (en) | Monolithically integrated semiconductor circuit with transistors | |
| KR20020006060A (en) | Reference voltage generator | |
| EP0615182B1 (en) | Reference current generating circuit | |
| KR100471143B1 (en) | Reference voltage generating circuit of semiconductor device | |
| KR100575869B1 (en) | An internal reference voltage generator | |
| KR20010019863A (en) | Constant voltage regulator circuit for universal serial bus using beta multiplier | |
| KR950007445B1 (en) | Refference voltage of semiconductor memory | |
| KR0174508B1 (en) | Reference voltage generation circuit | |
| JPS59110209A (en) | Complementary mos semiconductor integrated circuit | |
| KR100258858B1 (en) | Back bias voltage level detector | |
| KR100533389B1 (en) | Clock Synchronous Reference Voltage Generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |