KR20020006060A - Reference voltage generator - Google Patents
Reference voltage generator Download PDFInfo
- Publication number
- KR20020006060A KR20020006060A KR1020000039501A KR20000039501A KR20020006060A KR 20020006060 A KR20020006060 A KR 20020006060A KR 1020000039501 A KR1020000039501 A KR 1020000039501A KR 20000039501 A KR20000039501 A KR 20000039501A KR 20020006060 A KR20020006060 A KR 20020006060A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- voltage generator
- voltage
- driver
- level
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 입력버퍼를 사용하는 기준전압 발생장치에 관한 것으로, 특히 하나의 기준전압 발생기를 이용하여 반도체 메모리 소자의 칩 내의 회로에 필요한 기준전압을 공급하는 기준 전압 발생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generator using an input buffer, and more particularly to a reference voltage generator for supplying a reference voltage required for a circuit in a chip of a semiconductor memory device using one reference voltage generator.
도 1a는 종래의 입력버퍼에 사용하는 내부 전원 형성 과정을 나타내고, 도 1b는 종래의 입력 버퍼에 사용하는 기준 전압 형성 과정을 나타낸다.FIG. 1A illustrates a process of forming an internal power source used in a conventional input buffer, and FIG. 1B illustrates a process of forming a reference voltage used in a conventional input buffer.
도 1a에 나타낸 바와 같이, 내부 전원 형성에 필요한 기준 전압 발생부(110)는 전압(VR0)을 발생하고, 버퍼링부(120)는 상기 기준 전압 발생부(110)의 출력신호(VR0)를 입력받아 버퍼링하여 기준전압(VR)을 발생하며, 내부전압 구동부(130)는 기준전압(VR)을 입력받아 내부전압(Vint)을 발생한다. 또한, 도 1b에 나타낸 입력버퍼의 기준 전압을 위해서 필요한 기준 전압 발생부(140)는 전압(VR)을 발생하고, 기준전압 구동부(150)는 상기 기준전압 발생부(140)의 출력신호(VR)을 입력받아 기준전압(Vref)을 발생한다.As shown in FIG. 1A, the reference voltage generator 110 required to form an internal power source generates a voltage VR0, and the buffering unit 120 inputs the output signal VR0 of the reference voltage generator 110. It receives and buffers to generate the reference voltage VR, and the internal voltage driver 130 receives the reference voltage VR to generate the internal voltage Vint. In addition, the reference voltage generator 140 necessary for the reference voltage of the input buffer shown in FIG. 1B generates a voltage VR, and the reference voltage driver 150 outputs the output signal VR of the reference voltage generator 140. ) Is input to generate the reference voltage (Vref).
상술한 바와 같이, 종래에는 내부 전원 형성에 필요한 기준 전압 발생부(110)와 입력버퍼의 기준 전압을 위해서 필요한 기준 전압 발생부(140)가 각각 필요하게 된다. 이로 인해서 발생하는 문제는 정전류(standby current)가 증가하는 문제와 독립된 2개의 기준 전압 발생부(110, 140)를 사용하면 레이아웃(layout)면적이 증가하는 문제가 있다.As described above, conventionally, the reference voltage generator 110 necessary for forming the internal power supply and the reference voltage generator 140 necessary for the reference voltage of the input buffer are required. The problem caused by this is a problem in that the layout area is increased by using two reference voltage generators 110 and 140 that are independent of the problem of increasing the standby current.
따라서, 본 발명은 상술한 종래의 문제점을 감안하여 이루어진 것으로, 특히 하나의 기준 전압 발생기로 두 개의 독립된 기준전압을 생성함으로써 전류감소 및 레이아웃면적 감소를 제공할 수 있는 기준 전압 발생장치를 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made in view of the above-described conventional problems, and in particular, to provide a reference voltage generator capable of providing current reduction and layout area reduction by generating two independent reference voltages with one reference voltage generator. The purpose.
이를 위해, 반도체 메모리 소자에서 사용하는 입력버퍼의 기준 전압 발생장치는,To this end, the reference voltage generator of the input buffer used in the semiconductor memory device,
외부 전압을 이용해서 일정한 전압을 발생하는 기준전압 발생부와,A reference voltage generator for generating a constant voltage using an external voltage;
상기 기준전압 발생부의 출력값을 입력받아 복수의 필요한 기준전압을 생성하는 레벨 트리밍부와,A level trimming unit configured to receive output values of the reference voltage generator and generate a plurality of necessary reference voltages;
상기 레벨 트리밍부에서 발생된 출력값 중 하나를 입력받아 내부전압을 발생하는 내부전압 구동부와,An internal voltage driver configured to receive one of the output values generated by the level trimmer and generate an internal voltage;
상기 레벨 트리밍부에서 발생된 출력값 중 다른 하나를 입력받아 기준전압을 발생하는 기준전압 구동부를 구비한 것을 특징으로 한다.And a reference voltage driver for generating a reference voltage by receiving the other of the output values generated by the level trimmer.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
도 1a 및 도 1b는 종래의 입력버퍼에 사용하는 기준전압 발생장치를 나타낸 블록도,1A and 1B are block diagrams illustrating a reference voltage generator used in a conventional input buffer;
도 2는 본 발명의 입력버퍼에 사용하는 기준전압 발생장치를 나타낸 블록도,2 is a block diagram showing a reference voltage generator for use in the input buffer of the present invention;
도 3a 및 도 3b는 본 발명의 입력버퍼에 사용하는 기준전압 발생장치를 나타내는 회로도.3A and 3B are circuit diagrams showing a reference voltage generator used in the input buffer of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
110, 140, 210 : 기준전압 발생부110, 140, 210: reference voltage generator
120 : 버퍼링부120: buffering unit
130, 230 : 내부전압 구동부130, 230: internal voltage drive unit
150, 240 : 기준전압 구동부150, 240: reference voltage drive unit
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 기준전압 발생장치를 상세히 설명하기로 한다.Hereinafter, a reference voltage generator according to a preferred embodiment of the present invention with reference to the accompanying drawings will be described in detail.
도 2는 본 발명에 따른 기준전압 발생과 내부전압 발생 과정을 나타내는 블록도이다.2 is a block diagram illustrating a reference voltage generation and an internal voltage generation process according to the present invention.
도 2에 나타낸 기준전압 발생부(210)는 외부전압을 이용해서 일정한 전압(VR0)을 만들고, 레벨 트리밍부(220)는 상기 출력값(VR0)를 입력받아 다양한 출력값(VR1, VR2)을 생성하며, 내부전압 구동부(230)는 상기 출력값(VR1)을 입력받아 내부전압(Vint)을 발생하고, 기준전압 발생 드라이버(240)는 상기 출력값(VR2)을 입력받아 기준전압(Vref)을 발생한다.The reference voltage generator 210 shown in FIG. 2 generates a constant voltage VR0 by using an external voltage, and the level trimmer 220 receives the output value VR0 to generate various output values VR1 and VR2. The internal voltage driver 230 receives the output value VR1 to generate the internal voltage Vint, and the reference voltage generation driver 240 receives the output value VR2 to generate the reference voltage Vref.
상술한 기준전압 발생부(210)는 밴드갭(BnadGap)을 이용한 기준전압 발생기와 트랜지스터의 문턱전압(Vt)를 이용한 기준전압 발생기가 있다. 이러한 기준전압 발생기는 두가지 특성으로 출력을 내보내게 된다. 즉, 일정한 전압을 이용하여 새로운 전압을 만드는 경우와 일정한 전류를 흐르게 하여 새로운 전압을 만드는 경우가 있다.The reference voltage generator 210 includes a reference voltage generator using a band gap BnadGap and a reference voltage generator using a threshold voltage Vt of a transistor. These reference voltage generators emit output in two characteristics. That is, there are cases where a new voltage is made by using a constant voltage and a new voltage is made by flowing a constant current.
본 발명에서는, 일정한 전압을 이용하여 새로운 전압을 만드는 기준전압 발생기(210)에 대해서 설명한다.In the present invention, a reference voltage generator 210 for generating a new voltage using a constant voltage will be described.
도 3a 및 도 3b는 도 2에 나타낸 각 부의 상세한 회로도를 나타낸다.3A and 3B show a detailed circuit diagram of each part shown in FIG.
도 3a에 나타낸 기준 전압 발생부(210)는 외부전압에 대하여 일정한 전압을 생성하는 회로로서, 이것은 일반적인 MOS 트랜지스터의 문턱전압(Vt)을 이용하는 기준 전압 발생회로(211)와, 상기 기준 전압 발생회로(211)로부터의 출력신호와 전압(VR0)을 비교하는 비교부(212)와, 상기 비교부(212)에서 출력된 출력신호로부터 일정하게 전류를 흐르게 하는 구동부(213)로 구성된다.The reference voltage generator 210 shown in FIG. 3A is a circuit for generating a constant voltage with respect to an external voltage, which is a reference voltage generator circuit 211 using a threshold voltage Vt of a general MOS transistor, and the reference voltage generator circuit. And a comparator 212 for comparing the output signal from the 211 with the voltage VR0, and a driver 213 for flowing a constant current from the output signal output from the comparator 212.
도 3a에 나타낸 기준 전압 발생부(210)에서, 노드 n0은 항상 NMOS 트랜지스터(N1, N2)의 문턱전압(Vt)을 항상 유지하게 된다. 이러한 이유는 노드 n0과 연결된 NMOS 트랜지스터(N2)와 접지와의 연결을 하나의 등가회로로 구현하면, 다이오드와 동일한 형태를 이루기 때문이다. 그리고, 노드 n0과 노드 n2 사이에 연결된 MOS 트랜지스터의 일반적인 역할은 노드 n0과 노드 n2를 비교하는 비교부(212)의 역할이고, 노드 n1의 역할은 기준전압(VR0)을 통제하는 것으로서 기준전압(VR0)을 외부의 전압요인에 의해서 변화하는 것에 대해서 일정한 전압을 유지시켜 준다.In the reference voltage generator 210 shown in FIG. 3A, the node n0 always maintains the threshold voltage Vt of the NMOS transistors N1 and N2. This is because if the NMOS transistor N2 connected to the node n0 is connected to the ground in one equivalent circuit, the same shape as that of the diode is achieved. In addition, the general role of the MOS transistor connected between the node n0 and the node n2 is the role of the comparator 212 comparing the node n0 and the node n2, and the role of the node n1 is to control the reference voltage VR0 as It keeps constant voltage against changing VR0) by external voltage factor.
다음에는, 도 3a에 나타낸 레벨 트리밍부(220)에 대해서 설명한다.Next, the level trimming unit 220 shown in FIG. 3A will be described.
도 3a에 나타낸 레벨 트리밍부(220)는 상기 기준전압 발생부(210)의 출력값(VR0)을 입력으로 하여 비교하는 비교부(221)와, 비교된 출력으로부터 일정하게 전류를 흐르게 하는 구동부(222)와, 이러한 전류를 소스로 사용하는 저항 분배부(223)로 구성되어 있다.The level trimmer 220 shown in FIG. 3A includes a comparator 221 for comparing the output value VR0 of the reference voltage generator 210 as an input and a driver 222 for allowing a constant current to flow from the compared output. ) And a resistor distribution unit 223 using such a current as a source.
상술한 저항 분배부(223)는, V=IR이라는 법칙에 의해서 일정한 전류와 일정한 저항(R3, R4, R5, R6, R7, R8, R9, R10, R11)을 이용해서 일정한 전압(VR1, VR2)을 얻는다. 즉, 저항 성분을 직렬로 세분화하여 여러 가지 전압값(VR1, VR2)을 얻을 수 있다.The above-described resistor divider 223 uses constant current and constant resistors R3, R4, R5, R6, R7, R8, R9, R10, and R11 according to the law of V = IR. Get) That is, various voltage values VR1 and VR2 can be obtained by subdividing the resistance components in series.
이렇게 저항값을 세분화하는 이유는 첫 번째로, 후에 설명하는 내부전압 구동부(230)와 기준전압 구동부(240)에서 필요한 전압을 만들기 위해서이고, 두 번째로, 공정변수로 인한 트랜지스터 특성의 변화와 저항성분의 변화 등으로 근본적인 전류와 저항의 변화에서도 내부전압 구동부(230)와 기준전압 구동부(240)에서 필요로 하는 전압을 만들기 위해서이다.The reason for subdividing the resistance value is firstly, in order to make necessary voltages in the internal voltage driver 230 and the reference voltage driver 240, which will be described later. Second, the change in transistor characteristics and resistance due to process variables. In order to make the voltage required by the internal voltage driver 230 and the reference voltage driver 240 even in the fundamental current and the resistance change due to the change of the component.
이렇게 만든 출력값(VR1, VR2)은 도 3b에 나타낸 내부전압 구동부(230)와 기준전압 구동부(240)에 각각 공급된다. 이들 중 출력값(VR1)은 내부 전원용의 입력으로 사용하게 되는데, 그 이유는 외부전원의 변화에 대하여 내부적으로 안정된 전원을 공급 받기를 원하는 회로가 있기 때문이다. 그래서, 외부전원의 변화가 발생할 때 안정된 내부전원을 만들기 위해서는 외부전원에 대해서 변화가 없는 기준전압이 필요하게 되는데, 이렇게 해서 만들어진 기준전압이 VR1이라 할 수 있다.The output values VR1 and VR2 thus produced are supplied to the internal voltage driver 230 and the reference voltage driver 240 shown in FIG. 3B, respectively. Among these, the output value VR1 is used as an input for the internal power supply, because there is a circuit that wants to be supplied with internally stable power against the change of the external power supply. Therefore, in order to make a stable internal power source when a change in the external power source occurs, a reference voltage without change is required for the external power source.
이하, 외부전압의 변화에 대하여 변화없이 안정된 전압을 갖는 기준전압(VR1)으로부터 내부전압을 형성하는 과정을 간략하게 설명한다.Hereinafter, the process of forming the internal voltage from the reference voltage VR1 having a stable voltage without changing the external voltage will be briefly described.
도 3b에 나타낸 내부전압 구동부(230)는, 기준전압(VR1)과 내부전압(Vint)을 비교하는 비교부(231)와, 내부에서 사용하는 전류값을 만들기 위한 구동부(232)로 구성되어 있다. 이러한 구성으로 외부전압에 일정한 기준전압(VR1)과 내부전압(Vint)을 비교하여 구동하기 때문에 일정한 내부전압(Vint)을 내부회로에 공급할 수 있다.The internal voltage driver 230 shown in FIG. 3B includes a comparator 231 for comparing the reference voltage VR1 and the internal voltage Vint, and a driver 232 for making a current value used therein. . In such a configuration, the internal voltage Vint can be supplied to the internal circuit because the reference voltage VR1 and the internal voltage Vint are compared with the external voltage to drive the internal voltage.
즉, 상술한 내부전압 구동부(230)는, 내부에서 안정적인 전압을 요구하는 회로에 사용하기 위해서 외부전압의 변화에 무관한 내부전압 구동부이다. 그리고, 상술한 출력값(VR1)은 내부 전압원의 기준 전압원이고, 내부전압(Vint)은 내부에서 사용중인 전압원이다.That is, the above-described internal voltage driver 230 is an internal voltage driver that is independent of changes in external voltage for use in a circuit requiring a stable voltage therein. The above-described output value VR1 is a reference voltage source of the internal voltage source, and the internal voltage Vint is a voltage source being used internally.
다음에는, 도 3b에 나타낸 기준전압 구동부(240)에 대해서 설명한다.Next, the reference voltage driver 240 shown in FIG. 3B will be described.
이 기준전압 구동부(240)는 레벨 트리밍부(220)에서 발생한 기준전압(VR2)과 입력버퍼단에서 사용하는 기준전압(Vref)을 비교하는 비교부(241)와, 입력버퍼단에서 사용하는 기준전압(Vref)을 생성하기 위한 구동부(242)와, 입력버퍼단에 공급되는 기준전압(Vref)을 각각의 입력버퍼단의 게이트에만 단독으로 사용하기 때문에 발생하는 기준전압 레벨 상승시 전압을 낮추는 전류 싱크부(243)로 구성되어 있다.The reference voltage driver 240 compares the reference voltage VR2 generated by the level trimming unit 220 with the reference voltage Vref used in the input buffer stage, and the reference voltage used in the input buffer stage. The driver 242 for generating Vref) and the current sink 243 for lowering the voltage when the reference voltage level rises because the reference voltage Vref supplied to the input buffer terminal is used only for the gates of the respective input buffer terminals. It consists of).
상술한 기준전압 구동부(240)의 입력은 레벨 트리밍부(220)의 출력값(VR2)을 입력으로 사용하며, 이 기준전압(VR2)과 입력버퍼단의 기준전압(Vref)을 비교하여 기준전압(Vref)을 생성하는 역할을 수행하게 된다. 여기서, 노드 n8과 노드 n7 사이에 연결된 NMOS 트랜지스터(N24, N25)는 비교부의 역할을 수행하며, 그 비교된 출력값을 제어하기 위하여 노드 n6의 신호를 생성하게 된다. 생성된 노드 n6의 신호는 PMOS 트랜지스터(P17)의 게이트와 연결되어 PMOS 트랜지스터(P18, P19)를 통하여 흐르는 전류값을 통제하여 기준전압(Vref)을 생성한다. 그리고 기준전압(Vref)과 접지 사이에 연결된 PMOS 트랜지스터(P20, P21)의 역할은 기준전압(Vref)이 다른 변수에 의해서 레벨이 상승하게 될 경우에 그 레벨을 낮추기 위한 부분으로 동작하게 된다.The input of the above-mentioned reference voltage driver 240 uses the output value VR2 of the level trimmer 220 as an input, and compares the reference voltage VR2 with the reference voltage Vref of the input buffer terminal to compare the reference voltage Vref. It is responsible for creating). Here, the NMOS transistors N24 and N25 connected between the node n8 and the node n7 serve as a comparator, and generate a signal of the node n6 to control the compared output value. The generated signal of the node n6 is connected to the gate of the PMOS transistor P17 to control the current value flowing through the PMOS transistors P18 and P19 to generate the reference voltage Vref. The role of the PMOS transistors P20 and P21 connected between the reference voltage Vref and ground serves as a part for lowering the level when the reference voltage Vref is increased by another variable.
상술한 바와 같이, 하나의 기준 전압 발생부를 이용해서 두 개의 기준전압(Vint, Vref)을 생성하면, 메모리 칩 내의 소비 전류감소와 메모리 칩 사이즈 감소 효과를 얻을 수 있다.As described above, when two reference voltages Vint and Vref are generated using one reference voltage generator, the current consumption in the memory chip and the memory chip size may be reduced.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000039501A KR20020006060A (en) | 2000-07-11 | 2000-07-11 | Reference voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000039501A KR20020006060A (en) | 2000-07-11 | 2000-07-11 | Reference voltage generator |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020006060A true KR20020006060A (en) | 2002-01-19 |
Family
ID=19677298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000039501A KR20020006060A (en) | 2000-07-11 | 2000-07-11 | Reference voltage generator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020006060A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452334B1 (en) * | 2002-10-30 | 2004-10-12 | 삼성전자주식회사 | mode entering control circuit and mode entering method in semiconductor memory device |
KR100660875B1 (en) * | 2005-08-25 | 2006-12-26 | 삼성전자주식회사 | Semiconductor memory device having trimmed voltage generator and method for generating trimmed voltage of semiconductor memory device |
KR100757933B1 (en) * | 2006-07-20 | 2007-09-11 | 주식회사 하이닉스반도체 | Apparatus and method for generating internal voltage in semiconductor integrated circuit |
KR100784908B1 (en) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | Apparatus for trimming voltage |
KR100788573B1 (en) * | 2006-06-19 | 2007-12-26 | 주식회사 하이닉스반도체 | Reference voltage generator with a self trimming function and reference voltage generation method of the same |
KR100803362B1 (en) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | Circuit for generating reference voltage of semiconductor memory apparatus |
KR100881398B1 (en) * | 2007-06-29 | 2009-02-02 | 주식회사 하이닉스반도체 | Internal voltage generating circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029780A (en) * | 1995-11-10 | 1997-06-26 | 김광호 | Erasing Verification Method of Flash Memory Using Bitline Precharge Level |
KR970051107A (en) * | 1995-12-29 | 1997-07-29 | 김광호 | Internal power supply |
KR980011439A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | A semiconductor memory device having a plurality of reference voltage generators |
KR19980037968A (en) * | 1996-11-22 | 1998-08-05 | 김광호 | Internal Power Supply for Semiconductor Memory Devices |
KR19980065675A (en) * | 1997-01-14 | 1998-10-15 | 김광호 | Semiconductor memory device |
-
2000
- 2000-07-11 KR KR1020000039501A patent/KR20020006060A/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029780A (en) * | 1995-11-10 | 1997-06-26 | 김광호 | Erasing Verification Method of Flash Memory Using Bitline Precharge Level |
KR970051107A (en) * | 1995-12-29 | 1997-07-29 | 김광호 | Internal power supply |
KR980011439A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | A semiconductor memory device having a plurality of reference voltage generators |
KR19980037968A (en) * | 1996-11-22 | 1998-08-05 | 김광호 | Internal Power Supply for Semiconductor Memory Devices |
KR19980065675A (en) * | 1997-01-14 | 1998-10-15 | 김광호 | Semiconductor memory device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452334B1 (en) * | 2002-10-30 | 2004-10-12 | 삼성전자주식회사 | mode entering control circuit and mode entering method in semiconductor memory device |
KR100660875B1 (en) * | 2005-08-25 | 2006-12-26 | 삼성전자주식회사 | Semiconductor memory device having trimmed voltage generator and method for generating trimmed voltage of semiconductor memory device |
KR100788573B1 (en) * | 2006-06-19 | 2007-12-26 | 주식회사 하이닉스반도체 | Reference voltage generator with a self trimming function and reference voltage generation method of the same |
KR100757933B1 (en) * | 2006-07-20 | 2007-09-11 | 주식회사 하이닉스반도체 | Apparatus and method for generating internal voltage in semiconductor integrated circuit |
KR100784908B1 (en) * | 2006-08-11 | 2007-12-11 | 주식회사 하이닉스반도체 | Apparatus for trimming voltage |
US7586365B2 (en) | 2006-08-11 | 2009-09-08 | Hynix Semiconductor Inc. | Apparatus for controlling voltage |
KR100803362B1 (en) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | Circuit for generating reference voltage of semiconductor memory apparatus |
KR100881398B1 (en) * | 2007-06-29 | 2009-02-02 | 주식회사 하이닉스반도체 | Internal voltage generating circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100232321B1 (en) | Supply voltage independent bandgap based reference generator circuit for soi/bulk cmos technologies | |
JP2008015925A (en) | Reference voltage generation circuit | |
JP2005148942A (en) | Constant voltage circuit | |
KR0126911B1 (en) | Circuit and method for voltage reference generating | |
US5550778A (en) | Semiconductor integrated circuit device implemented by bipolar and field effect transistors and having stable sense amplifier | |
KR20020006060A (en) | Reference voltage generator | |
KR100319606B1 (en) | Voltage down circuit | |
KR19990060766A (en) | Internal Voltage Generation Circuit of Semiconductor Memory Device | |
US20050093581A1 (en) | Apparatus for generating internal voltage capable of compensating temperature variation | |
US6940335B2 (en) | Constant-voltage circuit | |
KR20210092490A (en) | Reference voltage-current generating circuit | |
JP2002074967A (en) | Step-down power-supply circuit | |
KR100223849B1 (en) | Semiconductor memory device | |
JPH05129922A (en) | Semiconductor integrated circuit device | |
KR100420415B1 (en) | Internal voltage down converter | |
KR100390994B1 (en) | Voltage generator of semiconductor memory device | |
KR100419871B1 (en) | Circuit for generation internal voltage of semiconductor memory device | |
KR100464435B1 (en) | Half Voltage generator of low power consumption | |
KR20000029074A (en) | Inverter circuit with duty cycle control | |
KR100783368B1 (en) | Start-up module and a bias power supply device | |
KR0174508B1 (en) | Reference voltage generation circuit | |
KR100861366B1 (en) | Internal voltage generating circuit | |
KR100406544B1 (en) | Semiconductor device | |
KR20030054216A (en) | Dual half voltage generator in Semiconductor memory device | |
KR20080030357A (en) | Internal voltage generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |