KR100428592B1 - Reference voltage generation circuit - Google Patents

Reference voltage generation circuit Download PDF

Info

Publication number
KR100428592B1
KR100428592B1 KR1019970018027A KR19970018027A KR100428592B1 KR 100428592 B1 KR100428592 B1 KR 100428592B1 KR 1019970018027 A KR1019970018027 A KR 1019970018027A KR 19970018027 A KR19970018027 A KR 19970018027A KR 100428592 B1 KR100428592 B1 KR 100428592B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
resistance
circuit
temperature
Prior art date
Application number
KR1019970018027A
Other languages
Korean (ko)
Other versions
KR19980082921A (en
Inventor
안기식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970018027A priority Critical patent/KR100428592B1/en
Publication of KR19980082921A publication Critical patent/KR19980082921A/en
Application granted granted Critical
Publication of KR100428592B1 publication Critical patent/KR100428592B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A reference voltage generation circuit is provided to reduce the loss of speed under hot temperature and reduce the current amount under cold temperature by varying a reference voltage level according a variation of temperature. CONSTITUTION: A reference voltage generation circuit includes a reference voltage division circuit, a comparison circuit, and a driving circuit. The reference voltage division circuit(120) includes a first resistor and a second resistor in order to divide the reference voltage according to a resistance ratio between the first and the second resistors. Each resistance value of the first and the second resistors is changed according to the variation of the external temperature. The comparison circuit(100) compares the reference voltage with the divided voltage of the reference voltage division circuit and outputs a comparison signal. The driving circuit(110) supplies the predetermined charges to a reference voltage line in response to the comparison signal.

Description

기준 전압 발생 회로Reference voltage generator

본 발명은 전압 변환 회로에 관한 것으로서, 구체적으로는 전원 전압을 소정 레벨의 기준 전압(reference voltage)으로 변환하는 반도체 메모리 장치의 기준 전압 발생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage conversion circuit, and more particularly, to a reference voltage generating circuit of a semiconductor memory device for converting a power supply voltage into a reference voltage of a predetermined level.

반도체 디바이스(semiconductor device)는 여러 가지 주변 환경들 및 그것의 제조 공정에 따라 특성이 변화한다. 디바이스는 주변 환경에서 특히 외부 온도에 따라 그것의 캐리어 이동도(a carrier mobility)가 변화하게 된다. 상기 캐리어 이동도는 2 가지의 산란 매카니즘들(scattering machanism), 즉 격자 산란(lattice scattering) 및 이온 불순물 산란(ionized impurity scattering)에 따라 가변된다. 여기서, 상기 이온 불순물의 양은 디바이스를 N 또는 P형 불순물을 주입함으로써 가변되며, 상기 격자 산란은 외부 온도에 따라 가변된다.Semiconductor devices vary in characteristics depending on various surrounding environments and their manufacturing processes. The device will change its carrier mobility in the surrounding environment, in particular with the external temperature. The carrier mobility varies with two scattering mechanisms: lattice scattering and ionized impurity scattering. Here, the amount of the ionic impurities is varied by injecting N or P type impurities into the device, and the lattice scattering is varied according to the external temperature.

외부 온도가 감소함에 따라 상기 격자 산란에 기인한 캐리어 이동도는 증가한다. 직감적으로, 산란이 발생할 가능성이 감소함을 암시하는 외부 온도가 감소함에 따라 격자 진동(lattice vivrations)이 감소하게 된다. 따라서, 캐리어 이동도는 증가한다. 그리고, 반도체 디바이스, 예를 들면, MOS 트랜지스터는 상기 캐리어 이동도가 증가하게 되면 디바이스의 전도성(conductivity) 역시 증가하는 반면에 그것의 저항성(resistivity)은 감소하는 특성을 갖는다.As the outside temperature decreases, carrier mobility due to the lattice scattering increases. Intuitively, lattice vivrations decrease as the external temperature decreases, suggesting that the likelihood of scattering is reduced. Thus, carrier mobility increases. In addition, semiconductor devices, such as MOS transistors, have the property that, as the carrier mobility increases, the conductivity of the device also increases while its resistivity decreases.

통상적으로, 반도체 장치에서 기준 전압을 발생하는 회로는 광범위하게 사용되고 있다. 특히, 반도체 메모리 장치인 에스램(static random access memory, SRAM)의 메모리 셀에 저장된 데이터를 독출할 때 사용되는 감지 증폭 회로 내의 전류원(current source)으로서 동작하는 MOS 트랜지스터의 게이트로 상기 기준 전압을 인가하게 된다. 상기 트랜지스터의 게이트로 일정 기준 전압이 인가되도록하여 전원 전압 및 온도 변화에 둔감하게 동작하도록 한다.In general, circuits for generating reference voltages in semiconductor devices are widely used. In particular, the reference voltage is applied to a gate of a MOS transistor that operates as a current source in a sense amplification circuit used to read data stored in a memory cell of a static random access memory (SRAM) semiconductor device. Done. A constant reference voltage is applied to the gate of the transistor to operate insensitive to power supply voltage and temperature change.

도 1은 종래 기술에 따른 기준 전압 발생 회로이다.1 is a reference voltage generation circuit according to the prior art.

도 1에서, 기준 전압 발생 회로는 비교기(comparator) (10), 드라이버(driver) (20), 및 분압 회로(voltage dividing circuit) (30)로 구성되어 있다. 상기 분압 회로(30)는 제 1 저항(R1)과 트랜지스터들(1)∼(4)로 구성된 제 2 저항(R2)의 저항비에 따라 전압 (REFSA)를 분압하기 위한 것으로서, 상기 제 1 저항(R1)은 폴리실리콘(polysilicon)과 같은 재료로서 형성된 것이다. 그리고, 상기 트랜지스터들(1)∼(4)은 상기 제 1 저항(R1)과 접지 사이에 전류 통로(current path)가 직렬로 형성되는 PMOS 트랜지스터들로 구성된다.In FIG. 1, the reference voltage generator circuit is composed of a comparator 10, a driver 20, and a voltage dividing circuit 30. The voltage dividing circuit 30 divides the voltage REFSA according to the resistance ratio of the first resistor R1 and the second resistor R2 composed of the transistors 1 to 4, and the first resistor R1. (R1) is formed as a material such as polysilicon. The transistors 1 to 4 are formed of PMOS transistors in which a current path is formed in series between the first resistor R1 and ground.

상기 비교기(10)는 상기 분압 회로(30)에 의해서 분압된 전압 (REFSA0)과 상기 전압 (REFSA)의 기준이 되는 전압 (REF0)의 차를 비교하기 위한 것이다. 그리고, 상기 드라이버(20)는 비교기(10)를 통해 상기 두 전압들(REFAS0) 및 (REF0)을 비교한 결과에 따라 일정 전류를 흘려주기 위한 것이다. 상기 분압 회로(30)의 제 1 저항(R1)은 외부 온도가 증가 또는 감소하더라도 그것의 저항성(resistivity), 즉 저항값은 일정하게 유지된다. 반면, 상기 트랜지스터들(1)∼(4)은 외부 온도가 증가 또는 감소하게 되면, 그것의 저항성(resistivity)은 외부 온도에 따라 가변된다.The comparator 10 compares the difference between the voltage REFSA0 divided by the voltage dividing circuit 30 and the voltage REF0 which is a reference of the voltage REFSA. In addition, the driver 20 supplies a predetermined current according to a result of comparing the two voltages REFAS0 and REF0 through the comparator 10. The first resistor R1 of the voltage dividing circuit 30 maintains its resistivity, that is, the resistance value, even if the external temperature increases or decreases. On the other hand, when the external temperature increases or decreases, the transistors 1 to 4 change its resistivity according to the external temperature.

즉, 온도가 변화함에 따라 분압 회로(30) 내의 제 1 저항(R1)은 일정한 저항성을 갖는 반면에 트랜지스터들(1)∼(4)의 저항값은 가변된다. 이러한 경우, 외부 온도가 낮은 온도에서 높은 온도로 또는 높은 온도에서 낮은 온도로 변화할 경우 기준 전압(REFSA)의 폭은 협소(도 3 참조)하게 변화된다. 다시말해서, 낮은 온도에서 감지 증폭 회로가 동작할 경우 전류원의 저항값이 증가하여 속도가 저하되고 높은 온도에서 동작할 경우 그것의 저항값이 감소하여 전류가 증가하게 된다.That is, as the temperature changes, the first resistor R1 in the voltage dividing circuit 30 has a constant resistance while the resistance values of the transistors 1 to 4 vary. In this case, the width of the reference voltage REFSA changes narrowly (see FIG. 3) when the external temperature changes from a low temperature to a high temperature or from a high temperature to a low temperature. In other words, when the sense amplification circuit operates at a low temperature, the resistance value of the current source increases to decrease the speed, and when operating at a high temperature, its resistance value decreases to increase the current.

이와같이, 전류원의 트랜지스터는 낮은 온도에서의 전류가 높은 온도에서의 그것보다 많이 흐르고 속도가 저하되는 특성을 갖는다. 하지만, 분압 회로에 의해서 가변될 수 있는 기준 전압(REFSA)의 폭은 저항들(R1) 및 (R2)이 가변되는 폭에 비례하여 변하게 된다. 그러나, 저항(R1)의 저항값이 온도에 따라 가변되지 않고 고정되어 있기 때문에 저항들(R1) 및 (R2)에 의한 기준 전압의 변화 폭이 상기 트랜지스터의 특성을 제어하기에 충분하게 크지 않은 문제점이 생겼다.In this way, the transistor of the current source has a characteristic that a current at a low temperature flows more than that at a high temperature and a speed decreases. However, the width of the reference voltage REFSA, which can be varied by the voltage divider circuit, changes in proportion to the width at which the resistors R1 and R2 are variable. However, since the resistance value of the resistor R1 is fixed without being variable with temperature, the change in the reference voltage caused by the resistors R1 and R2 is not large enough to control the characteristics of the transistor. This looks like

따라서 본 발명의 목적은 온도가 가변됨에 따라 기준 전압이 가변되는 폭을 종래의 그것보다 크게 가변시킬 수 있는 기준 전압 발생 회로를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a reference voltage generator circuit capable of varying a width in which a reference voltage is varied as the temperature thereof is larger than that of the conventional art.

도 1은 종래 기술에 따른 기준 전압 발생 회로를 보여주는 회로도;1 is a circuit diagram showing a reference voltage generating circuit according to the prior art;

도 2는 본 발명에 따른 기준 전압 발생 회로를 보여주는 회로도;2 is a circuit diagram showing a reference voltage generating circuit according to the present invention;

도 3은 온도 변화시 종래 및 본 발명에 따른 기준 전압들(REFSA)의 레벨이 변화되는 것을 보여주는 도면,3 is a view showing that the level of reference voltages REFSA changes according to the conventional and the present invention when a temperature is changed;

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

100 : 비교기 110 : 드라이버100: comparator 110: driver

120 : 분압회로 130 : 모오스 커패시터120: voltage divider circuit 130: MOS capacitor

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 전원 전압이 인가될 때 상기 전원 전압을 소정 레벨의 기준 전압으로 변환하는 전압 변환 회로에 있어서, 제 1 저항 수단과 제 2 저항 수단을 구비하며, 상기 제 1 및 제 2 저항 수단들의 저항비에 따라 상기 기준 전압을 분압하기 위한 수단과; 상기 제 1 및 제 2 저항 수단들은 외부 온도가 변화함에 따라 그것들의 저항 값들이 가변되며; 상기 기준 전압의 기준이 되는 전압과 상기 분압 수단에 의해 분압된 전압을 인가받아 상기 두 전압을 비교하여 비교 신호를 발생하는 수단 및; 상기 비교 신호에 응답하여 상기 전원 전압이 인가되는 전원 단자로부터 상기 기준 전압을 전달하기 위한 기준 전압 라인으로 소정 양의 전하를 공급하는 구동 수단을 포함한다.According to one aspect of the present invention for achieving the above object, in the voltage conversion circuit for converting the power supply voltage to a reference voltage of a predetermined level when the power supply voltage is applied, the first resistance means and the second resistance means Means for dividing the reference voltage according to a resistance ratio of the first and second resistance means; The first and second resistance means vary their resistance values as the external temperature changes; Means for receiving a voltage that is a reference of the reference voltage and a voltage divided by the voltage dividing means and comparing the two voltages to generate a comparison signal; And driving means for supplying a predetermined amount of charge to a reference voltage line for transferring the reference voltage from a power supply terminal to which the power supply voltage is applied in response to the comparison signal.

이 실시예에 있어서, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 접지되는 게이트를 갖는 PMOS 트랜지스터를 포함한다.In this embodiment, the first resistance means comprises a PMOS transistor having a current path formed between the reference voltage line and the second resistance means and a gate to ground.

이 실시예에 있어서, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 상기 전원 전압이 인가되는 게이트를 갖는 NMOS 트랜지스터를 포함한다.In this embodiment, the first resistance means comprises an NMOS transistor having a current path formed between the reference voltage line and the second resistance means and a gate to which the power supply voltage is applied.

이 실시예에 있어서, 상기 제 2 저항 수단은 상기 제 1 저항 수단과 접지 사이에 순차로 직렬로 형성되는 전류 통로들 및, 공통으로 접지되는 게이트들을 갖는 복수 개의 PMOS 트랜지스터들을 포함한다.In this embodiment, the second resistance means comprises a plurality of PMOS transistors having current paths sequentially formed in series between the first resistance means and ground, and gates that are commonly grounded.

이 실시예에 있어서, 상기 구동 수단에 의해서 소정의 전하가 상기 기준 전압 라인으로 공급될 때 상기 기준 전압 라인 상의 노이즈를 제거하기 위해, 상기 비교 수단의 출력단에 접속되는 게이트와 상기 기준 전압 라인에 공통으로 접속되는 소오스 및 드레인을 갖는 모오스 커패시터를 부가적으로 포함한다.In this embodiment, in order to remove noise on the reference voltage line when a predetermined electric charge is supplied to the reference voltage line by the driving means, it is common to the gate connected to the output terminal of the comparing means and the reference voltage line. And a Morse capacitor having a source and a drain connected thereto.

이와같은 회로에 의해서, 분압 회로 내의 저항들을 MOS 트랜지스터들로 구현함으로써 그것의 저항비를 온도 변화에 따라 큰 폭으로 변화되도록 하였다.By such a circuit, by implementing the resistors in the voltage divider circuit as MOS transistors, its resistance ratio is changed greatly with temperature change.

이하 본 발명의 실시예에 따른 참조도면 도 2 내지 도 3에 의거하여 상세히 설명한다.Reference to the drawings according to an embodiment of the present invention will be described in detail with reference to Figs.

도 2를 참조하면, 본 발명의 신규한 기준 전압 발생 회로는 기준 전압(REFSA)을 분압하기 위한 분배 회로(120) 내의 제 1 및 제 2 저항들(R1) 및 (R2)을 온도에 따라 그것의 저항성(resistivity), 즉 캐리어 이동도가 가변되는 MOS 트랜지스터들을 제공한다. 이로써, 온도가 가변될 경우 분압 회로(120) 내의 저항들(R1) 및 (R2)의 값 역시 가변됨으로써 온도에 따라 기준 전압(REFSA)의 가변 폭을 크게 할 수 있다.Referring to FIG. 2, the novel reference voltage generator circuit of the present invention is adapted to adjust the first and second resistors R1 and R2 in the distribution circuit 120 to divide the reference voltage REFSA according to temperature. MOS transistors whose resistance, i.e., carrier mobility, is variable. As a result, when the temperature is changed, the values of the resistors R1 and R2 in the voltage dividing circuit 120 are also varied, thereby increasing the variable width of the reference voltage REFSA according to the temperature.

즉, 낮은 온도(cold temperature, 예를들면 -10℃)에서 센싱 동작이 수행되는 동안 감지 증폭 회로의 전류원으로 인가되는 기준 전압의 레벨을 종래의 그것보다 낮춰 전류원으로서 동작하는 트랜지스터로 인가함으로써 그것을 통해 흐르는 전류의 양을 종래의 그것보다 줄일 수 있다. 그리고, 높은 온도(hot temperature, 예를들면 80℃)에서는 기준 전압의 레벨을 높게하여 상기 트랜지스터로 인가함으로써 그것의 채널을 통해 흐르는 전류의 양, 즉 속도를 종래의 그것보다 빠르게 할 수 있다.That is, while the sensing operation is performed at a cold temperature (e.g. -10 DEG C), the level of the reference voltage applied to the current source of the sense amplifier circuit is lowered than that of the conventional one to be applied to the transistor operating as the current source. The amount of current flowing can be reduced than that of the conventional one. At a high temperature (eg, 80 ° C.), the level of the reference voltage is increased and applied to the transistor, so that the amount of current flowing through its channel, that is, the speed, can be faster than that of the conventional one.

도 2에는 본 발명의 바람직한 실시예에 따른 기준 전압 발생 회로이다.2 is a reference voltage generating circuit according to a preferred embodiment of the present invention.

도 2를 참조하면, 비교기(100)는 전압 (REF0)와 전압 (REFSA0)의 차를 비교하기 위한 회로이며, 전원 전압(VCC)이 인가되는 단자(201)와 접속점 (203) 사이에 전류 통로들이 직렬로 형성되는 PMOS 트랜지스터들(202) 및 (204)과 PMOS 트랜지스터들(206) 및 (208)은 그것의 게이트들이 각각 접속점 (205)에 공통으로 접속되어 있다. 그리고, 접속점 (203)과 접지 사이에 순차로 직렬로 전류 통로들이 형성되는 NMOS 트랜지스터들(210)∼(220)은 그것의 게이트들로 각각 전압 (REF0)이 인가된다. 여기서, 상기 트랜지스터들(214)∼(220)은 전압 (REF0)이 인가됨에 따라 활성화되는 전류원으로서 동작한다. 그리고, 접속점 (205)과 접속점 (207) 사이에 전류 통로들이 직렬로 형성되는 NMOS 트랜지스터들(222) 및 (224)은 게이트들이 상기 분압 회로(120)의 출력단 (209)에 공통으로 접속되어 있다.Referring to FIG. 2, the comparator 100 is a circuit for comparing the difference between the voltage REF0 and the voltage REFSA0, and a current path between the terminal 201 and the connection point 203 to which the power supply voltage VCC is applied. PMOS transistors 202 and 204 and PMOS transistors 206 and 208 in which the transistors are formed in series are connected to the junction 205 with their gates in common. NMOS transistors 210-220, in which current paths are formed in series between the connection point 203 and ground, are applied with voltages REF0 to their gates, respectively. Here, the transistors 214 to 220 operate as a current source that is activated when a voltage REF0 is applied. In addition, the NMOS transistors 222 and 224, in which current paths are formed in series between the connection point 205 and the connection point 207, have their gates commonly connected to the output terminal 209 of the voltage dividing circuit 120. .

상기 전압 (REF0)이 전압 (REFSA0)보다 높은 레벨이면 트랜지스터들(210) 및 (212)가 턴-온되고 트랜지스터들(222) 및 (224)은 턴-오프된다. 이에 따라, 접속점 (203)의 레벨이 접속점 (205)의 레벨보다 낮아짐으로써 로우 레벨의 신호 (COMP)를 출력한다. 반면, 상기 전압 (REF0)가 전압 (REFSA0)보다 낮은 레벨이면 상기 트랜지스터들(210) 및 (212)가 턴-온되고 트랜지스터들(222) 및 (224)은 턴-오프된다. 이에 따라, 접속점 (203)의 레벨이 접속점 (205)의 레벨보다 높아짐으로써 하이 레벨의 신호 (COMP)를 출력한다.When the voltage REF0 is at a level higher than the voltage REFSA0, the transistors 210 and 212 are turned on and the transistors 222 and 224 are turned off. As a result, the level of the connection point 203 becomes lower than the level of the connection point 205, thereby outputting the low level signal COMP. On the other hand, when the voltage REF0 is lower than the voltage REFSA0, the transistors 210 and 212 are turned on and the transistors 222 and 224 are turned off. Thereby, the level of the connection point 203 becomes higher than the level of the connection point 205, and outputs the high level signal COMP.

그리고, 드라이버(110)는 전원 단자 (201)와 접속점 (211) 사이에 연결되며 상기 비교기(200)의 출력 (COMP)에 따라 활성화 또는 비활성화되어 단자 (201)로부터 접속점 (211)으로 일정 전류, 즉 전하를 공급하거나 차단하는 역할을 한다. PMOS 트랜지스터(228)의 전류 통로와 저항 (228)은 전원 단자 (201)과 접속점 (211) 사이에 직렬로 형성되며 상기 트랜지스터(228)의 게이트는 접속점 (203)에 연결되어 있다. 그리고, 접속점들 (203) 및 (211) 사이에 연결된 모오스(MOS) 커패시터(130)는 상기 드라이버(110)에 의해서 일정 전류가 공급되는 접속점 (211), 즉 전압 (REFSA)에 포함되는 노이즈를 제거하기 위한 것이다.In addition, the driver 110 is connected between the power supply terminal 201 and the connection point 211 and is activated or deactivated according to the output COMP of the comparator 200 to provide a constant current from the terminal 201 to the connection point 211. That is, it serves to supply or block charge. The current path and the resistor 228 of the PMOS transistor 228 are formed in series between the power supply terminal 201 and the connection point 211, and the gate of the transistor 228 is connected to the connection point 203. In addition, the MOS capacitor 130 connected between the connection points 203 and 211 receives noise included in the connection point 211, that is, the voltage REFSA supplied with a constant current by the driver 110. It is to remove.

분압 회로(120)는 제 1 및 제 2 저항들(R1) 및 (R2)을 포함하며, 상기 제 1 및 제 2 저항들(R1) 및 (R2)의 저항비에 따라 상기 전압 (REFSA)를 분압하기 위한 것이다. 상기 제 1 저항(R1)은 접속점들 (211) 및 (209) 사이에 형성되는 전류 통로와 접지되는 게이트를 갖는 PMOS 트랜지스터(230)로 이루어져 있다. 상기 제 2 저항(R2)은 접속점 (209)와 접지 사이에 순차로 직렬로 형성되는 전류 통로들과 각각 접지되는 게이트들을 갖는 PMOS 트랜지스터들(232)∼(238)로 이루어져 있다.The voltage dividing circuit 120 includes first and second resistors R1 and R2, and divides the voltage REFSA according to a resistance ratio of the first and second resistors R1 and R2. It is for partial pressure. The first resistor R1 includes a PMOS transistor 230 having a gate connected to ground and a current path formed between the connection points 211 and 209. The second resistor R2 includes PMOS transistors 232 to 238 having current paths sequentially formed in series between the connection point 209 and ground and gates respectively grounded.

상기 트랜지스터들(230)∼(238)은 온도가 증가함에 따라 캐리어 이동도(mobility)가 감소하는 특성을 갖는다. 그리고, 캐리어 이동도가 감소함에 따라 전도성(conductivity)은 감소하고 저항성(resistivity)은 증가하게 된다. 역으로, 온도가 감소할 경우는 온도가 증가할 때의 그것들과 반대의 결과를 얻게 된다. 즉, 높은 온도(hot temperature)에서 저항(R1)의 값은 커지기 때문에 전압 (REFSA)의 레벨을 높게 조절할 수 있다. 그리고, 낮은 온도(cold temperature)에서 저항(R1)의 값은 작아지기 때문에 전압 (REFSA)의 레벨을 낮게 조절할 수 있다.The transistors 230 to 238 have a property in that carrier mobility decreases as temperature increases. As the carrier mobility decreases, conductivity decreases and resistance increases. Conversely, if the temperature decreases, the result is the opposite of those when the temperature increases. That is, since the value of the resistor R1 increases at a high temperature, the level of the voltage REFSA can be adjusted high. In addition, since the value of the resistor R1 becomes small at a cold temperature, the level of the voltage REFSA can be adjusted low.

도 3은 온도가 변할 때 종래 및 본 발명에 따른 기준 전압(REFSA)의 레벨 변화를 보여주는 도면이다.3 is a view showing the level change of the reference voltage REFSA according to the conventional and the present invention when the temperature changes.

도 3을 참조하면, X축은 전원 전압을 나타내고 Y축은 기준 전압 발생 회로의 출력 (REFSA)의 전압 레벨을 나타낸다. 감지 증폭 회로(미 도시된) 내의 전류원으로서 동작하는 NMOS 트랜지스터의 게이트로 인가되는 전압은 통상적으로 온도 및 전원 전압의 변화에 따라 일정한 레벨을 갖도록 설계되었다.Referring to FIG. 3, the X axis represents the power supply voltage and the Y axis represents the voltage level of the output REFSA of the reference voltage generator circuit. The voltage applied to the gate of an NMOS transistor operating as a current source in the sense amplifier circuit (not shown) is typically designed to have a constant level in response to changes in temperature and power supply voltage.

이에따라, 도 3에서, 종래 기술에 따른 기준 전압(old REFSA)은 온도가 변화(80℃ ∼ -10℃)하더라도 그것의 레벨은 소폭 변화(A)함을 알 수 있다. 반면, 본 발명에 따른 기준 전압(new REFSA)은 온도(80℃ ∼ -10℃)가 변화할 경우 그것의 레벨은 변화 폭(A)보다 큰 폭(B)으로 변화함을 알 수 있다.Accordingly, in FIG. 3, it can be seen that the reference voltage old REFSA according to the related art has a small change A even when the temperature is changed (80 ° C. to −10 ° C.). On the other hand, it can be seen that the reference voltage new REFSA according to the present invention changes its level to a width B larger than the change width A when the temperature (80 ° C to -10 ° C) changes.

이와 같이, 온도가 낮을 경우(cold temperature) 디바이스의 전자 이동도가 증가하기 때문에 분압 회로(120)의 저항(R1)의 값은 감소하게 된다. 이로써, 전압 (REFSA)의 레벨이 낮아지며, 감지 증폭 회로의 전류원의 트랜지스터로 상기 전압 (REFSA)을 인가함으로써 그것의 채널을 통해 흐르는 전류의 양을 종래의 그것보다 줄어들게 된다. 반면, 온도가 높은 경우(hot temperature) 디바이스의 전자 이동도가 감소하기 때문에 분압 회로(120)의 저항(R1)의 값은 증가하게 된다. 이로써 전자의 경우와 반대로 전압 (REFSA)의 레벨이 높아지며, 상기 트랜짓터로 상기 전압 (REFSA)을 인가함으로써 그것의 채널을 통해 흐르는 전류의 양, 즉 속도이 종래의 그것보다 향상된다.As such, when the temperature is cold, the value of the resistor R1 of the voltage dividing circuit 120 decreases because the electron mobility of the device increases. This lowers the level of the voltage REFSA and reduces the amount of current flowing through its channel than conventional by applying the voltage REFSA to the transistor of the current source of the sense amplifier circuit. On the other hand, when the temperature is high (hot temperature), the electron mobility of the device decreases, so that the value of the resistor R1 of the voltage divider circuit 120 increases. This raises the level of the voltage REFSA as opposed to the former, and by applying the voltage REFSA to the transistor, the amount of current flowing through its channel, i.

상기한 바와같이, 온도가 가변됨에 따라 기준 전압의 레벨을 그에 따라 큰 폭으로 가변시킴으로써 감지 증폭 회로 내의 전류원으로서 동작하는 트랜지스터에 의한 높은 온도(hot temperature)에서의 속도 손실을 방지함과 아울러 낮은 온도(cold temperature)에서의 전류를 줄일 수 있다.As mentioned above, as the temperature is varied, the level of the reference voltage is varied accordingly, thereby preventing the loss of speed at hot temperature by a transistor operating as a current source in the sense amplification circuit and at the same time. Current at cold temperature can be reduced.

Claims (5)

전원 전압이 인가될 때 상기 전원 전압을 소정 레벨의 기준 전압으로 변환하는 전압 변환 회로에 있어서,In the voltage conversion circuit for converting the power supply voltage to a reference voltage of a predetermined level when a power supply voltage is applied, 제 1 저항 수단과 제 2 저항 수단을 구비하며, 상기 제 1 및 제 2 저항 수단들의 저항비에 따라 상기 기준 전압을 분압하기 위한 수단과;Means for dividing the reference voltage according to a resistance ratio of the first and second resistance means, comprising first and second resistance means; 상기 제 1 및 제 2 저항 수단들은 외부 온도가 변화함에 따라 그것들의 저항 값들이 가변되며;The first and second resistance means vary their resistance values as the external temperature changes; 상기 기준 전압의 기준이 되는 전압과 상기 분압 수단에 의해 분압된 전압을 인가받아 상기 두 전압을 비교하여 비교 신호를 발생하는 수단 및;Means for receiving a voltage that is a reference of the reference voltage and a voltage divided by the voltage dividing means and comparing the two voltages to generate a comparison signal; 상기 비교 신호에 응답하여 상기 전원 전압이 인가되는 전원 단자로부터 상기 기준 전압을 전달하기 위한 기준 전압 라인으로 소정 양의 전하를 공급하는 구동 수단을 포함하는 전압 변환 회로.And driving means for supplying a predetermined amount of charge to a reference voltage line for transferring the reference voltage from a power supply terminal to which the power supply voltage is applied in response to the comparison signal. 제 1 항에 있어서,The method of claim 1, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 접지되는 게이트를 갖는 PMOS 트랜지스터를 포함하는 전압 변환 회로.And the first resistance means comprises a PMOS transistor having a current path formed between the reference voltage line and the second resistance means and a gate to ground. 제 2 항에 있어서,The method of claim 2, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 상기 전원 전압이 인가되는 게이트를 갖는 NMOS 트랜지스터를 포함하는 전압 변환 회로.And the first resistance means includes an NMOS transistor having a current path formed between the reference voltage line and the second resistance means and a gate to which the power supply voltage is applied. 제 2 항 또는 제 3 항에 있어서,The method of claim 2 or 3, 상기 제 2 저항 수단은 상기 제 1 저항 수단과 접지 사이에 순차로 직렬로 형성되는 전류 통로들 및, 공통으로 접지되는 게이트들을 갖는 복수 개의 PMOS 트랜지스터들을 포함하는 전압 변환 회로.And the second resistance means comprises a plurality of PMOS transistors having current paths sequentially formed in series between the first resistance means and ground, and gates that are commonly grounded. 제 1 항에 있어서,The method of claim 1, 상기 구동 수단에 의해서 소정의 전하가 상기 기준 전압 라인으로 공급될 때 상기 기준 전압 라인 상의 노이즈를 제거하기 위해, 상기 비교 수단의 출력단에 접속되는 게이트와 상기 기준 전압 라인에 공통으로 접속되는 소오스 및 드레인을 갖는 모오스 커패시터를 부가적으로 포함하는 전압 변환 회로.Source and drain commonly connected to the reference voltage line and the gate connected to the output terminal of the comparison means for removing noise on the reference voltage line when a predetermined charge is supplied to the reference voltage line by the driving means. A voltage conversion circuit further comprising a MOS capacitor having a.
KR1019970018027A 1997-05-09 1997-05-09 Reference voltage generation circuit KR100428592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018027A KR100428592B1 (en) 1997-05-09 1997-05-09 Reference voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018027A KR100428592B1 (en) 1997-05-09 1997-05-09 Reference voltage generation circuit

Publications (2)

Publication Number Publication Date
KR19980082921A KR19980082921A (en) 1998-12-05
KR100428592B1 true KR100428592B1 (en) 2004-06-16

Family

ID=37335196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018027A KR100428592B1 (en) 1997-05-09 1997-05-09 Reference voltage generation circuit

Country Status (1)

Country Link
KR (1) KR100428592B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004651A (en) * 1997-06-28 1999-01-15 김영환 Voltage Reference Circuit for Semiconductor Memory Devices
KR100380978B1 (en) * 2000-06-30 2003-04-23 주식회사 하이닉스반도체 Reference voltage generator
KR100776750B1 (en) 2006-06-08 2007-11-19 주식회사 하이닉스반도체 Apparatus and method for generating reference voltage of semiconductor memory

Also Published As

Publication number Publication date
KR19980082921A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US5838189A (en) Substrate voltage generating circuit of semiconductor memory device
JP4544458B2 (en) Semiconductor device
KR960002825B1 (en) Reference voltage generating circuit temperature-compensated without additional manufacturing step and the semiconductor device using the same step and the semiconductor
JP2788843B2 (en) Reference voltage generator
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US4814686A (en) FET reference voltage generator which is impervious to input voltage fluctuations
US20010005160A1 (en) Reference voltage generation circuit using source followers
EP0573240A2 (en) Reference voltage generator
EP0535325A2 (en) Voltage generator for a memory array
JPH0951266A (en) Circuit and method for maintaining substrate voltage to desired value
KR100218078B1 (en) Substrate electric potential generation circuit
EP0552964A2 (en) Reference circuit
KR0141157B1 (en) The circuit for reference voltage generating
JP2885312B2 (en) Technology and temperature compensated voltage detection circuit
KR960009158A (en) Reference voltage generator
KR100401392B1 (en) Voltage regulating circuit and method thereof, regulated voltage regulating circuit and memory circuit
KR940004445B1 (en) Standard voltage generating device
KR100502972B1 (en) Clock generater for Refresh execution
US7489578B2 (en) Boosted voltage level detector in semiconductor memory device
US6275100B1 (en) Reference voltage generators including first and second transistors of same conductivity type and at least one switch
KR100428592B1 (en) Reference voltage generation circuit
GB2265479A (en) Reference current generating circuit
KR19990023237A (en) Semiconductor memory device having constant voltage circuit
US11830540B2 (en) Circuit for sensing antifuse of DRAMs
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee