KR100468412B1 - Apparatus and method for driving plasma display panel - Google Patents

Apparatus and method for driving plasma display panel Download PDF

Info

Publication number
KR100468412B1
KR100468412B1 KR10-2002-0035069A KR20020035069A KR100468412B1 KR 100468412 B1 KR100468412 B1 KR 100468412B1 KR 20020035069 A KR20020035069 A KR 20020035069A KR 100468412 B1 KR100468412 B1 KR 100468412B1
Authority
KR
South Korea
Prior art keywords
electrodes
scan
address
display panel
driving
Prior art date
Application number
KR10-2002-0035069A
Other languages
Korean (ko)
Other versions
KR20040000578A (en
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0035069A priority Critical patent/KR100468412B1/en
Publication of KR20040000578A publication Critical patent/KR20040000578A/en
Application granted granted Critical
Publication of KR100468412B1 publication Critical patent/KR100468412B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널을 고속 구동할 수 있도록 한 플라즈마 디스플레이 패널 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display panel and a driving method thereof for enabling high speed driving of the plasma display panel.

본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 표시영역을 상/하로 적어도 3분할영역으로 개별 구동하기 위한 스캔전극들, 서스테인전극들 및 어드레스전극들을 구비하는 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널의 일측에 접속되어 상기 스캔전극들을 구동하기 위한 셋 이상의 스캔 구동부와, 상기 플라즈마 디스플레이 패널의 타측에 접속되어 상기 서스테인전극들을 구동하기 위한 서스테인 구동부와, 상기 플라즈마 디스플레이 패널의 일측 및 타측과 직교되도록 접속되어 상기 어드레스전극들을 구동하며 상기 스캔구동부의 수와 대응되는 셋 이상의 어드레스 구동부를 구비하며, 상기 적어도 3분할영역 각각에 위치하는 적어도 3개의 방전셀들 중 적어도 어느 하나의 방전셀은 나머지 방전셀과 1/2셀만큼 어긋나게 배치되도록 상기 적어도 하나의 방전셀의 어드레스전극은 상기 나머지 방전셀의 격벽과 중첩되는 것을 특징으로 한다.A driving apparatus of a plasma display panel according to the present invention includes a plasma display panel including scan electrodes, sustain electrodes and address electrodes for individually driving a display area to at least three divisions up and down, and one side of the plasma display panel. At least three scan drivers connected to the scan electrodes for driving the scan electrodes, a sustain driver connected to the other side of the plasma display panel to drive the sustain electrodes, and orthogonally connected to one side and the other side of the plasma display panel; At least one discharge cell of at least three discharge cells positioned in each of the at least three divided regions is provided with at least three address drivers for driving address electrodes and corresponding to the number of scan drivers. Shift by 2 cells Address electrodes of the at least one discharge cell of such values is characterized in that overlap with the partition wall of the remaining discharge cells.

Description

플라즈마 디스플레이 패널의 구동장치 및 방법{APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}A device and method for driving a plasma display panel {APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플라즈마 디스플레이 패널을 고속 구동할 수 있도록 한 플라즈마 디스플레이 패널 및 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel and a driving method thereof capable of driving the plasma display panel at high speed.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is used to excite and emit phosphors by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Will be displayed. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP has a scan electrode (Y) and a sustain electrode (Z), and an address electrode (X) orthogonal to the scan electrode (Y) and the sustain electrode (Z). It is provided.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선(UV)에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.At the intersection of the scan electrode Y, the sustain electrode Z and the address electrode X, a cell 1 for displaying any one of red, green and blue is formed. The scan electrode Y and the sustain electrode Z are formed on an upper substrate (not shown). On the upper substrate, a dielectric layer and an MgO protective layer (not shown) are stacked. The address electrode X is formed on the lower substrate (not shown). On the lower substrate, partition walls are formed to prevent optical and electrical interference between horizontally adjacent cells. Phosphors are excited on the lower substrate and the partition walls to be excited by vacuum ultraviolet (UV) light and emit visible light. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space between the upper substrate and the lower substrate.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 1에 도시된 PDP는 싱클 스캔방식으로 구동되어 어드레스 기간이 길게 된다. 이에 따라 어드레스 기간 후에 오는 서스테인 기간의 할당되는 시간이 줄어들게 되어 높은 휘도를 얻을 수 없다. 이를 해결하기 위해 표시패널의 상/하를 이등분하여 각각을 독립적으로 구동함과 아울러 두 라인을 선택하여 어드레스할 수 있는 듀얼 스캔방식이 대두되었다.The PDP shown in Fig. 1 is driven by a single scan method, so that the address period is long. As a result, the allotted time of the sustain period following the address period is reduced, so that high luminance cannot be obtained. To solve this problem, a dual scan method has been developed in which the upper and lower parts of the display panel are divided into two parts to independently drive each other, and two lines can be selected and addressed.

도 3은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 듀얼 스캔방법에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.3 is a view schematically illustrating an electrode arrangement and a driving apparatus according to a dual scanning method of a three-electrode AC surface discharge type plasma display panel.

도 3을 참조하면, PDP의 구동장치는 m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 상부 스캔전극라인들(Y1 내지 Ym/2)을 구동하기 위한 제1 Y 구동부(12a)와, m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 하부 스캔전극라인들(Ym/2+1 내지 Ym)을 구동하기 위한 제2 Y 구동부(12b)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(14)와, n 개의 상부 어드레스전극라인들(X1 내지 Xn)을 구동하기 위한 제1 X 구동부(16a)와, n 개의 하부 어드레스전극라인들(X1' 내지 Xn')을 구동하기 위한 제2 X 구동부(16b)를 구비한다.Referring to FIG. 3, a driving device of the PDP may include a first Y driver 12a for driving m / 2 upper scan electrode lines Y1 to Ym / 2 among m scan electrode lines Y1 to Ym. a second Y driver 12b for driving m / 2 lower scan electrode lines Ym / 2 + 1 to Ym among the m scan electrode lines Y1 to Ym, and m common sustain electrode lines Z driver 14 for driving Z1 to Zm, first X driver 16a for driving n upper address electrode lines X1 to Xn, and n lower address electrode lines X1. A second X driver 16b for driving 'to Xn').

제1 Y 구동부(12a)는 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 상부 스캔전극라인들(Y1 내지 Ym/2)에 순차적으로 공급하게 된다. 또한, 제1 Y 구동부(12a)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The first Y driver 12a initializes the full screen by supplying setup / down waveforms RP and -RP in each subfield in the initialization period, and also applies the scan pulse SP to the upper scan electrode lines in the address period. Y1 to Ym / 2) is sequentially supplied. In addition, the first Y driver 12a supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제2 Y 구동부(12b)는 제1 Y 구동부(12a)와 동기되도록 구동되며, m번재 스캔전극라인(Ym)부터 m/2+ 1번째 스캔전극라인(Ym/2+1)으로 역순하며 스캔한다. 이러한 제2 Y 구동부(12b)도 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 하부 스캔전극라인들(Ym/2 +1 내지 Ym)에 역순차적으로 공급하게 된다. 또한, 제2 Y 구동부(12b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The second Y driver 12b is driven to be synchronized with the first Y driver 12a and is scanned in reverse order from the mth scan electrode line Ym to the m / 2 + th scan electrode line Ym / 2 + 1. do. The second Y driver 12b also supplies the setup / down waveforms RP and -RP in each subfield to initialize the full screen and resets the scan pulse SP to the lower scan electrode lines in the address period. It is supplied in reverse order to (Ym / 2 +1 to Ym). In addition, the second Y driver 12b supplies sustain pulses SUSPy in the subfield to cause sustain discharge.

Z 구동부(14)는 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(DCSC) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.The Z driving unit 14 is commonly connected to the sustain electrode lines Z1 to Zm to apply the setdown waveform (-RP), scan DC voltage, and sustain pulse (SUSPz) to the sustain electrode lines Z1 to Zm. It serves to supply sequentially.

제1 X 구동부(16a)는 스캔펄스(SP)에 동기되도록 상부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The first X driver 16a supplies the data pulse DP to the upper address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

제2 X 구동부(16b)는 스캔펄스(SP)에 동기되도록 하부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The second X driver 16b supplies the data pulse DP to the lower address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

도 4a 및 도 4b는 종래기술에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.4A and 4B are diagrams showing driving waveforms in the PDP driving method according to the prior art.

도 4a 및 도 4b를 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.4A and 4B, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 스캔전극들(Y)에 동시에 인가된다. 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)가지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극(Z)에 정극성(+)의 직류전압(Zdc)이 인가된다.In the initialization period, the ramp-up waveform -RP is applied to all the scan electrodes Y simultaneously. This ramp-up waveform RP causes discharge within the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. In the set down period, the ramp-up waveform RP, which is lowered from the positive voltage lower than the peak voltage of the ramp-up waveform RP after the ramp-up waveform RP is supplied, is simultaneously applied to the scan electrodes Y. The ramp-down waveform (-RP) causes some of the overcharged wall charges by causing a slight erase discharge in the cells. This set-down discharge causes the wall charges to be uniformly retained in the cells so that the address discharge can be stably generated. At this time, the ramp-down waveform (-RP) is lowered to the ground voltage (GND). In addition, while the ramp-down waveform (-RP) is supplied to the scan electrode (Y) in the set-down period, a positive DC voltage (Zdc) is applied to the sustain electrode (Z).

어드레스기간에는 부극성 스캔펄스(SP)가 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 순차 및 역순차적으로 인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극(Z)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.In the address period, the negative scan pulse SP is sequentially and inversely applied to the upper and lower scan electrode lines Y1 to Ym / 2 and Ym / 2 + 1 to Ym, and is synchronized with the scan pulse SP. A positive data pulse DP is applied to the address electrodes X. As the voltage difference between the scan pulse SP and the data pulse DP and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse DP is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied. In addition, the sustain electrode Z is supplied with a DC voltage Zdc during the address period.

서스테인기간에는 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period, sustain pulses SUSPy and SUSPz are alternately applied to the upper and lower scan electrode lines Y1 to Ym / 2 and Ym / 2 + 1 to Ym and the sustain electrodes Z. In the cell selected by the address discharge, the wall voltage and the sustain pulses SUSPy and SUSPz in the cell are added, and the upper and lower scan electrode lines Y1 to Ym / 2 and Ym are applied every time the sustain pulses SUSPy and SUSPz are applied. A sustain discharge, i.e., a display discharge, occurs between / 2 + 1 to Ym) and the sustain electrode Z. The sustain pulses (SUSPy, SUSPz) have a pulse width of about 2 to 3 방전 so that the discharge can be stabilized. The discharge occurs within approximately 0.5 to 1 mW since the time when the sustain pulses (SUSPy and SUSPz) are generated, but the sustain pulses (SUSPy and SUSPz) are discharged in order to form wall charges that can cause the next discharge. This is because the sustain voltage (Vs) must be maintained at about 2 to 3 kV after it occurs.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.After the sustain discharge is completed, a ramp waveform (not shown) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase wall charge remaining in the cells of the full screen. When the ramp waveform is supplied to the sustain electrode Z, the potential difference between the sustain electrode Z and the scan electrode Y gradually increases, and the sustain electrode Z and the upper and lower scan electrode lines Y1 to Ym / 2. , Ym / 2 + 1 to Ym), the weak discharge occurs continuously. The weak charge generated at this time erases wall charges existing in the cells in which the sustain discharge has occurred.

상기에서와 같이 구동되는 PDP는 현재 대형화 및 고해상도를 요구하는 추세에 있다. 이러한 PDP의 대형화 및 고해상도 추세로 인하여 PDP는 스캔 시간을 줄여야 하는 요구가 있으나 상기 듀얼 스캔방법에 따른 PDP 구동방법에서는 충분한 화질과 휘도 구현이 어려워지는 문제점이 있다.As described above, PDPs driven as described above are currently in need of larger size and higher resolution. Due to the trend toward larger size and higher resolution of the PDP, the PDP needs to shorten the scan time, but the PDP driving method according to the dual scan method has difficulty in implementing sufficient image quality and luminance.

따라서, 본 발명의 목적은 스캔전극들을 3개 이상으로 분리하여 스캔 타임을 줄일 수 있도록 한 플라즈마 디스플레이 패널 및 그의 구동방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a plasma display panel and a method of driving the same, which reduce scan time by separating three or more scan electrodes.

본 발명의 다른 목적은 3개 이상으로 분리된 스캔전극들을 분리 영역에 따라 어드레싱이 가능하도록 한 플라즈마 디스플레이 패널 및 그의 구동방법을 제공하는 데 있다.Another object of the present invention is to provide a plasma display panel and a method of driving the same, which allow addressing of three or more separated scan electrodes according to a separation region.

본 발명의 또 다른 목적은 분리된 스캔전극들을 동시에 어드레싱 하기 위한 셀 배열을 가지도록 한 플라즈마 디스플레이 패널 및 그의 구동방법을 제공하는 데 있다.It is still another object of the present invention to provide a plasma display panel and a driving method thereof having a cell array for simultaneously addressing separate scan electrodes.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 싱글 스캔방법에 따른 전극배치 및 구동방법을 개략적으로 나타내는 평면도이다.1 is a plan view schematically showing an electrode arrangement and driving method according to a single scan method of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.2 is a diagram illustrating a frame configuration of an 8-bit default code for implementing 256 gray levels.

도 3은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 듀얼 스캔방법에 따른 전극배치 및 구동방법을 개략적으로 나타내는 평면도이다.3 is a plan view schematically showing an electrode arrangement and a driving method according to a dual scan method of a conventional three-electrode AC surface discharge type plasma display panel.

도 4a 및 도 4b는 종래기술에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.4A and 4B are diagrams showing driving waveforms in the PDP driving method according to the prior art.

도 5은 본 발명의 제1 실시예에 따른 3전극 교류 면방전형 PDP에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.FIG. 5 is a view schematically showing an electrode arrangement and a driving apparatus according to a three-electrode AC surface discharge type PDP according to a first embodiment of the present invention.

도 6은 도 5에 도시된 PDP의 방전셀 배치를 개략적으로 나타내는 도면이다.FIG. 6 is a diagram schematically illustrating a discharge cell arrangement of the PDP shown in FIG. 5.

도 7a 내지 도 7d는 본 발명의 제1 실시예에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.7A to 7D are diagrams showing driving waveforms in the PDP driving method according to the first embodiment of the present invention.

도 8은 도 7a 내지 도 7d에 도시된 구동방법의 스캔순서를 설명하는 도면이다.FIG. 8 is a view for explaining a scanning procedure of the driving method shown in FIGS. 7A to 7D.

도 9는 본 발명의 제2 실시예에 따른 3전극 교류 면방전형 PDP에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.FIG. 9 is a view schematically illustrating an electrode arrangement and a driving device according to a three-electrode AC surface discharge type PDP according to a second embodiment of the present invention.

도 10은 도 9에 도시된 PDP의 방전셀 배치를 개략적으로 나타내는 도면이다.FIG. 10 is a view schematically showing a discharge cell arrangement of the PDP shown in FIG. 9.

도 11a 내지 도 11c는 본 발명의 제2 실시예에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.11A to 11C are diagrams illustrating driving waveforms in the method for driving a PDP according to the second embodiment of the present invention.

도 12는 도 11a 내지 도 11c에 도시된 구동방법의 스캔 순서를 나타내는 도면이다.12 is a diagram illustrating a scanning sequence of the driving method illustrated in FIGS. 11A to 11C.

상기 목적들을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 표시영역을 상/하로 적어도 3분할영역으로 개별 구동하기 위한 스캔전극들, 서스테인전극들 및 어드레스전극들을 구비하는 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널의 일측에 접속되어 상기 스캔전극들을 구동하기 위한 셋 이상의 스캔 구동부와, 상기 플라즈마 디스플레이 패널의 타측에 접속되어 상기 서스테인전극들을 구동하기 위한 서스테인 구동부와, 상기 플라즈마 디스플레이 패널의 일측 및 타측과 직교되도록 접속되어 상기 어드레스전극들을 구동하며 상기 스캔구동부의 수와 대응되는 셋 이상의 어드레스 구동부를 구비하며, 상기 적어도 3분할영역 각각에 위치하는 적어도 3개의 방전셀들 중 적어도 어느 하나의 방전셀은 나머지 방전셀과 1/2셀만큼 어긋나게 배치되도록 상기 적어도 하나의 방전셀의 어드레스전극은 상기 나머지 방전셀의 격벽과 중첩되는 것을 특징으로 한다.In order to achieve the above objects, a driving apparatus of a plasma display panel according to the present invention includes a plasma display panel including scan electrodes, sustain electrodes and address electrodes for individually driving a display area to at least three divisions up and down; At least three scan drivers connected to one side of the plasma display panel to drive the scan electrodes, a sustain driver connected to the other side of the plasma display panel to drive the sustain electrodes, one side of the plasma display panel and At least one discharge cell of at least three discharge cells connected to the other side to drive the address electrodes and having at least three address drivers corresponding to the number of the scan driving parts, and positioned in each of the at least three divided regions. Is the rest Address electrodes of the at least one discharge cell of the discharge cells to be disposed shifted by one-half and the cell is characterized in that overlap with the partition wall of the remaining discharge cells.

본 발명에서의 상기 플라즈마 디스플레이 패널은 표시영역을 상/하로 3분할구동되는 것을 특징으로 한다.The plasma display panel of the present invention is characterized by being divided into three divisions of the display area.

본 발명에서의 상기 플라즈마 디스플레이 패널은 상/하로 3분할되는 스캔전극들과, 상기 스캔전극들과 나란하게 형성된 서스테인전극들과, 상기 스캔전극들 및 서스테인전극들과 직교하도록 형성됨과 아울러 상기 3분할된 스캔전극들과 개별적으로 구동하기 위한 어드레스전극들을 구비하는 것을 특징으로 한다.The plasma display panel according to the present invention is formed to be divided into three scan electrodes divided up and down, sustain electrodes formed in parallel with the scan electrodes, and orthogonal to the scan electrodes and the sustain electrodes. And address electrodes for driving the scan electrodes individually.

본 발명에서의 상기 어드레스전극들은 표시패널의 상부로부터 상기 스캔전극들중 1/3개의 상부 스캔전극들이 배열된 제1 분할영역까지 형성된 제1 어드레스전극들과, 상기 표시패널의 하부로부터 상기 스캔전극들중 1/3개의 하부 스캔전극들이 배열된 제2 분할영역까지 형성된 제2 어드레스전극들과, 상기 표시패널의 상부로부터 상기 제1 분할영역과 제2 분할영역 사이의 나머지 1/3개의 중앙부 스캔전극들이 배열된 제3 분할영역까지 형성된 제3 어드레스전극들을 구비하는 것을 특징으로 한다.The address electrodes of the present invention may include first address electrodes formed from an upper portion of a display panel to a first partition region in which one third upper scan electrodes of the scan electrodes are arranged, and the scan electrode from a lower portion of the display panel. Of the second address electrodes formed up to a second divided region in which one third lower scan electrodes are arranged, and the other one third center portion scan between the first divided region and the second divided region from an upper portion of the display panel And third address electrodes formed up to a third partitioned region in which the electrodes are arranged.

본 발명에서의 상기 제3 어드레스전극들은 상기 표시패널의 하부로부터 제3 분할영역까지 형성된 것을 특징으로 한다.The third address electrodes may be formed from a lower portion of the display panel to a third division region.

본 발명에서의 상기 제3 어드레스전극들은 상기 제1 및 제2 어드레스전극들과 교번되도록 배열되는 것을 특징으로 한다.The third address electrodes of the present invention may be arranged to alternate with the first and second address electrodes.

본 발명에서의 상기 플라즈마 디스플레이 패널은 상기 제1 분할영역의 스캔전극들, 서스테인전극 및 제1 어드레스전극들이 교차하여 형성된 제1 방전셀들과, 상기 제2 분할영역의 스캔전극들, 서스테인전극 및 제2 어드레스전극들이 교차하여 형성된 제2 방전셀들과, 상기 제3 분할영역의 스캔전극들, 서스테인전극 및 제3 어드레스전극들이 교차하여 형성된 제3 방전셀들을 구비하는 것을 특징으로 한다.In the present invention, the plasma display panel includes first discharge cells formed by crossing scan electrodes, a sustain electrode, and first address electrodes of the first divided region, scan electrodes, a sustain electrode, and a second divided region. And second discharge cells formed by crossing second address electrodes, and third discharge cells formed by crossing scan electrodes, sustain electrodes, and third address electrodes of the third divided region.

본 발명에서의 상기 제3 방전셀들은 상기 제1 및 제2 방전셀보다 1/2 폭만큼 시프트(shift) 되도록 배열되어지는 것을 특징으로 한다.The third discharge cells in the present invention are arranged to be shifted by 1/2 the width of the first and second discharge cells.

본 발명에서의 상기 스캔구동부들은 상기 제1 분할영역에 배열된 스캔전극들을 구동하기 위한 제1 스캔 구동부와, 상기 제2 분할영역에 배열된 스캔전극들을 구동하기 위한 제2 스캔 구동부와, 상기 제3 분할영역에 배열된 스캔전극들을 구동하기 위한 제3 스캔 구동부를 구비하는 것을 특징으로 한다.The scan drivers in the present invention may include a first scan driver for driving scan electrodes arranged in the first divided region, a second scan driver for driving scan electrodes arranged in the second divided region, and the first scan driver. And a third scan driver for driving the scan electrodes arranged in the three divided regions.

본 발명에서의 상기 어드레스구동부들은 상기 제1 어드레스전극들을 구동하기 위한 제1 어드레스 구동부와, 상기 제2 어드레스전극들을 구동하기 위한 제2 어드레스 구동부와, 상기 제3 어드레스전극들을 구동하기 위한 제3 어드레스 구동부를 구비하는 것을 특징으로 한다.The address drivers in the present invention may include a first address driver for driving the first address electrodes, a second address driver for driving the second address electrodes, and a third address for driving the third address electrodes. It is characterized by including a drive unit.

본 발명에서의 상기 제1 내지 제3 스캔 구동부는 순차적으로 구동되는 것을 특징으로 한다.In the present invention, the first to third scan drivers are sequentially driven.

본 발명에서의 상기 제1 내지 제3 스캔 구동부는 동시에 구동되는 것을 특징으로 한다.In the present invention, the first to third scan drivers are driven at the same time.

본 발명에서의 다른 플라즈마 디스플레이 패널은 표시영역을 상/하로 4분할구동되는 것을 특징으로 한다.Another plasma display panel of the present invention is characterized in that the display area is divided into four divisions.

본 발명에서의 상기 플라즈마 디스플레이 패널은 상/하로 4분할되는 스캔전극들과, 상기 스캔전극들과 나란하게 형성된 서스테인전극들과, 상기 스캔전극들 및 서스테인전극들과 직교하도록 형성됨과 아울러 상기 4분할된 스캔전극들과 개별적으로 구동하기 위한 어드레스전극들을 구비하는 것을 특징으로 한다.The plasma display panel according to the present invention is formed so as to be orthogonal to the scan electrodes divided into up and down, sustain electrodes formed in parallel with the scan electrodes, and perpendicular to the scan electrodes and the sustain electrodes. And address electrodes for driving the scan electrodes individually.

본 발명에서의 어드레스전극들은 표시패널의 상부로부터 상기 스캔전극들중 1/4개의 제1 상부 스캔전극들이 배열된 제1 분할영역까지 형성된 제1 어드레스전극들과, 상기 표시패널의 상부로부터 1/4개의 제2 상부 스캔전극이 배열된 제2 분할영역까지 형성된 제2 어드레스전극들과, 상기 표시패널의 하부로부터 상기 스캔전극들중 1/4개의 제1 하부 스캔전극들이 배열된 제3 분할영역까지 형성된 제3 어드레스전극들과, 상기 표시패널의 하부로부터 상기 스캔전극들중 1/4개의 제2 하부 스캔전극들이 배열된 제4 분할영역까지 형성된 제4 어드레스전극들을 구비하는 것을 특징으로 한다.The address electrodes of the present invention may include first address electrodes formed from an upper portion of a display panel to a first divided region in which a quarter of the first upper scan electrodes of the scan electrodes are arranged, and one first from an upper portion of the display panel. Second address electrodes formed up to a second divided region in which four second upper scan electrodes are arranged, and a third divided region in which one-fourth lower scan electrodes of one of the scan electrodes are arranged from a bottom of the display panel And third address electrodes formed up to and including fourth address electrodes formed from a lower portion of the display panel to a fourth divided region in which one-quarter second lower scan electrodes of the scan electrodes are arranged.

본 발명에서의 상기 제1 및 제3 어드레스전극들은 상기 제2 및 제4 어드레스전극들과 각각 교번되도록 배열되는 것을 특징으로 한다.The first and third address electrodes of the present invention may be arranged to alternate with the second and fourth address electrodes, respectively.

본 발명에서의 상기 플라즈마 디스플레이 패널은 상기 제1 분할영역의 스캔전극들, 서스테인전극 및 제1 어드레스전극들이 교차하여 형성된 제1 방전셀들과, 상기 제2 분할영역의 스캔전극들, 서스테인전극 및 제2 어드레스전극들이 교차하여 형성된 제2 방전셀들과, 상기 제3 분할영역의 스캔전극들, 서스테인전극 및 제3 어드레스전극들이 교차하여 형성된 제3 방전셀들과, 상기 제4 분할영역의 스캔전극들, 서스테인전극 및 제3 어드레스전극들이 교차하여 형성된 제4 방전셀들을 구비하는 것을 특징으로 한다.In the present invention, the plasma display panel includes first discharge cells formed by crossing scan electrodes, a sustain electrode, and first address electrodes of the first divided region, scan electrodes, a sustain electrode, and a second divided region. Second discharge cells formed by crossing second address electrodes, third discharge cells formed by crossing scan electrodes, sustain electrodes and third address electrodes of the third divided region, and scan of the fourth divided region And fourth discharge cells formed by crossing the electrodes, the sustain electrode, and the third address electrodes.

본 발명에서의 상기 제1 방전셀들은 상기 제3 방전셀들과 동일 위치에 배열되고, 상기 제2 방전셀들은 상기 제4 방전셀들과 동일 위치에 배열되는 것을 특징으로 한다.In the present invention, the first discharge cells are arranged at the same position as the third discharge cells, and the second discharge cells are arranged at the same position as the fourth discharge cells.

본 발명에서의 상기 제2 및 제4 방전셀들은 상기 제1 및 제3 방전셀들보다 1/2 폭만큼 시프트(shift) 되도록 배열되어지는 것을 특징으로 한다.The second and fourth discharge cells in the present invention are arranged to be shifted by 1/2 the width of the first and third discharge cells.

본 발명에서의 상기 스캔구동부들은 상기 제1 분할영역에 배열된 스캔전극들을 구동하기 위한 제1 스캔 구동부와, 상기 제2 분할영역에 배열된 스캔전극들을 구동하기 위한 제2 스캔 구동부와, 상기 제3 분할영역에 배열된 스캔전극들을 구동하기 위한 제3 스캔 구동부와, 상기 제4 분할영역에 배열된 스캔전극들을 구동하기 위한 제4 스캔 구동부를 구비하는 것을 특징으로 한다.The scan drivers in the present invention may include a first scan driver for driving scan electrodes arranged in the first divided region, a second scan driver for driving scan electrodes arranged in the second divided region, and the first scan driver. And a fourth scan driver for driving the scan electrodes arranged in the third divided area, and a fourth scan driver for driving the scan electrodes arranged in the fourth divided area.

본 발명에서의 상기 어드레스구동부들은 상기 제1 어드레스전극들을 구동하기 위한 제1 어드레스 구동부와, 상기 제2 어드레스전극들을 구동하기 위한 제2 어드레스 구동부와, 상기 제3 어드레스전극들을 구동하기 위한 제3 어드레스 구동부와, 상기 제4 어드레스전극들을 구동하기 위한 제4 어드레스 구동부를 구비하는 것을 특징으로 한다.The address drivers in the present invention may include a first address driver for driving the first address electrodes, a second address driver for driving the second address electrodes, and a third address for driving the third address electrodes. And a fourth address driver for driving the fourth address electrodes.

본 발명에서의 상기 제1 내지 제4 스캔 구동부는 순차적으로 구동되는 것을 특징으로 한다.In the present invention, the first to fourth scan drivers are sequentially driven.

본 발명에서의 상기 제1 내지 제4 스캔 구동부는 동시에 구동되는 것을 특징으로 한다.In the present invention, the first to fourth scan drivers are driven at the same time.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들, 서스테인전극들, 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 스캔전극들을 상/하로 3분할 이상 구동하기 위해 소정 개수로 상기 스캔전극들을 분할하는 단계와; 상기 분할된 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 스캔전극들 개수보다 3배 이상의 상기 어드레스전극들을 상기 분할된 스캔전극들과 각각 직교하도록 배열하는 단계와; 상기 다수의 서브필드의 어드레스기간에 상기 분할된 스캔전극들에 스캔구동부를 이용하여 스캔펄스를 순차적으로 인가하는 단계와; 상기 스캔펄스와 동기하여 상기 어드레스전극들에 상기 스캔구동부의 수와 대응되는 어드레스구동부를 이용하여 데이터펄스를 인가하는 단계를 포함하며, 상기 적어도 3분할영역 각각에 위치하는 적어도 3개의 방전셀들 중 적어도 어느 하나의 방전셀은 나머지 방전셀과 1/2셀만큼 어긋나게 배치되도록 상기 적어도 하나의 방전셀의 어드레스전극은 상기 나머지 방전셀의 격벽과 중첩되는 것을 특징으로 한다.A driving method of a plasma display panel according to the present invention includes a plurality of subfields in one frame and has a scan electrode, sustain electrodes, and address electrodes for generating a discharge. Dividing the scan electrodes into a predetermined number to drive them at least three times; Arranging the address electrodes at least three times the number of the scan electrodes to be orthogonal to the divided scan electrodes to cause an address discharge with the divided scan electrodes, respectively; Sequentially applying scan pulses to the divided scan electrodes in the address period of the plurality of subfields by using a scan driver; And applying a data pulse to the address electrodes using the address driver corresponding to the number of the scan driver in synchronization with the scan pulse, wherein at least three discharge cells in each of the at least three division regions are included. The address electrodes of the at least one discharge cell overlap the partition walls of the remaining discharge cells such that at least one discharge cell is arranged to be shifted by 1/2 of the remaining discharge cells.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 12.

도 5은 본 발명의 제1 실시예에 따른 3전극 교류 면방전형 PDP에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이고, 도 6은 도 5에 도시된 PDP의 방전셀 배치를 개략적으로 나타내는 도면이다.FIG. 5 is a view schematically showing an electrode arrangement and driving apparatus according to a three-electrode AC surface discharge type PDP according to a first embodiment of the present invention, and FIG. 6 is a view schematically showing a discharge cell arrangement of the PDP shown in FIG. 5. to be.

도 5 및 도 6을 참조하면, PDP의 구동장치는 m개의 스캔전극라인(Y1 내지 Ym) 중 m/4개의 제1 상부 스캔전극라인들(Y1 내지 Ym/4)을 구동하기 위한 제1 Y 구동부(32a)와, m개의 스캔전극라인(Y1 내지 Ym) 중 제1 상부 스캔전극라인들(Y1 내지 Ym/4) 다음에 배열되는 m/4개의 제2 상부 스캔전극라인들(Ym/4+1 내지 Ym/2)을 구동하기 위한 제2 Y 구동부(32b)와, m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 제1 하부 스캔전극라인들(Y3m/4 내지 Ym)을 구동하기 위한 제3 Y 구동부(32c)와, m개의 스캔전극라인(Y1 내지 Ym) 중 제1 하부 스캔전극라인들(Y3m/4 내지 Ym) 전에 배열되는 m/4개의 제2 하부 스캔전극라인들(Ym/2+1 내지 Y3m/4)을 구동하기 위한 제4 Y 구동부(32d)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(34)와, 상기 제1 및 제2 Y 구동부(32a,32b)에 의한 구동되는 각 스캔전극라인들과 교차되어 n개의 제1 및 제2 상부 어드레스전극라인들(X1 내지 Xn)(X1' 내지 Xn')을 구동하기 위한 제1 및 제2 X 구동부(36a)와, 상기 제3 및 제4 Y 구동부(32c,32d)에 의한 구동되는 각 스캔전극라인들과 교차되어 n 개의 제1 및 제2 하부 어드레스전극라인들(X1 내지 Xn)(X1' 내지 Xn')을 구동하기 위한 제3 및 제4 X 구동부(36c,36d)를 구비한다.5 and 6, the driving apparatus of the PDP includes a first Y for driving m / 4 first upper scan electrode lines Y1 to Ym / 4 among m scan electrode lines Y1 to Ym. M / 4 second upper scan electrode lines Ym / 4 arranged after the driver 32a and the first upper scan electrode lines Y1 to Ym / 4 among the m scan electrode lines Y1 to Ym. The second Y driver 32b for driving +1 to Ym / 2 and the m / 2 first lower scan electrode lines Y3m / 4 to Ym among the m scan electrode lines Y1 to Ym The third Y driver 32c for driving and m / 4 second lower scan electrode lines arranged before the first lower scan electrode lines Y3m / 4 to Ym among the m scan electrode lines Y1 to Ym. The fourth Y driver 32d for driving the fields Ym / 2 + 1 to Y3m / 4, the Z driver 34 for driving the m common sustain electrode lines Z1 to Zm, Angle driven by the first and second Y drivers 32a and 32b A first and second X driver 36a for driving n first and second upper address electrode lines X1 to Xn (X1 'to Xn') crossing the can electrode lines, and the third And crossing the scan electrode lines driven by the fourth Y driving units 32c and 32d to drive the n first and second lower address electrode lines X1 to Xn (X1 'to Xn'). And third and fourth X drivers 36c and 36d.

또한 상기에서와 같은 각 상부 및 하부 스캔전극라인(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀들(31a 내지 31d)이 형성된다.Also, cells 31a to 31d for displaying any one of red, green, and blue are formed at the intersections of the upper and lower scan electrode lines Y, the sustain electrode Z, and the address electrode X as described above. Is formed.

이 때, 제1 상부 어드레스전극라인들(X1 내지 Xn)은 제2 상부 어드레스전극라인들(X1' 내지 Xn')과 서로 교번되도록 배열되며, 제1 하부 어드레스전극라인들(X1 내지 Xn)은 제2 하부 어드레스전극라인들(X1' 내지 Xn')과 서로 교번되도록 배열된다. 이 경우 제2 상부 및 하부 어드레스전극라인들(X1' 내지 Xn')은 제1 상부 및 하부 어드레스전극라인들(X1 내지 Xn)이 포함된 제1 및 제3셀(31a,31c)들을 구분하는 격벽을 통과하도록 배열된다. 이로 인하여, 각 제2 스캔전극라인(Ym/4+1 내지 Ym/2,Ym/2+1 내지 Y3m/4)과 교차되는 셀들(31b,31c)은 각 제1 스캔전극라인(Y1 내지 Ym/4,Y3m/4 내지 Ym)과 교차되는 셀들(31a,31d)보다 반(1/2) 개의 셀 만큼 오른쪽으로 쉬프트 되게 형성된다.In this case, the first upper address electrode lines X1 to Xn are arranged to alternate with the second upper address electrode lines X1 'to Xn', and the first lower address electrode lines X1 to Xn The second lower address electrode lines X1 'to Xn' are arranged to alternate with each other. In this case, the second upper and lower address electrode lines X1 ′ to Xn ′ divide the first and third cells 31a and 31c including the first upper and lower address electrode lines X1 to Xn. Arranged to pass through the bulkhead. As a result, the cells 31b and 31c that cross each of the second scan electrode lines Ym / 4 + 1 to Ym / 2 and Ym / 2 + 1 to Y3m / 4 are each of the first scan electrode lines Y1 to Ym. It is formed to be shifted to the right by half (1/2) cells than the cells 31a and 31d intersecting with / 4, Y3m / 4 to Ym).

제1 Y 구동부(32a)는 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 제1 상부 스캔전극라인들(Y1 내지 Ym/4)에 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드 또는 매 프레임을 주기로 순차적으로 제1 상부 스캔전극라인들(Y1 내지 Ym/4)에 공급되어진다. 또한, 제1 Y 구동부(32a)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The first Y driver 32a supplies the setup / down waveforms RP and -RP in each subfield to initialize the full screen and initializes the scan pulse SP in the address period to the first upper scan electrode line. To Y1 to Ym / 4. At this time, the scan pulse SP is sequentially supplied to the first upper scan electrode lines Y1 to Ym / 4 every subfield or every frame. In addition, the first Y driver 32a supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제2 Y 구동부(32b)는 제1 Y 구동부(32a)와 반 개의 셀 영역만큼 쉬프트 된 형태로 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 순차적으로 제2 상부 스캔전극라인들(Ym/4+1 내지 Ym/2)에 공급되어진다. 또한, 제2 Y 구동부(32b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The second Y driver 32b is driven in a shifted form with the first Y driver 32a by half the cell area, and supplies a setup / down waveform (RP, -RP) during the initialization period in each subfield to provide a full screen. In addition to initializing, the scan pulse SP is supplied in the address period. At this time, the scan pulse SP is sequentially supplied to the second upper scan electrode lines Ym / 4 + 1 to Ym / 2 every subfield. In addition, the second Y driver 32b supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제3 Y 구동부(32c)는 제2 Y 구동부(32a)와 동기되도록 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 순차적으로 제2 하부 스캔전극라인들(Ym/2+1 내지 Y3m/4)에 공급되어진다. 또한, 제3 Y 구동부(32c)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The third Y driver 32c is driven to be synchronized with the second Y driver 32a, and the setup / down waveforms (RP, -RP) are supplied in each subfield in the initialization period to initialize the full screen and the address period. The scan pulse SP is supplied to the. At this time, the scan pulse SP is sequentially supplied to the second lower scan electrode lines Ym / 2 + 1 to Y3m / 4 every subfield. In addition, the third Y driver 32c supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제4 Y 구동부(32d)는 제1 Y 구동부(32b)와 동기되도록 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 순차적으로 제1 하부 스캔전극라인들(Y3m/4+1 내지 Ym)에 공급되어진다. 또한, 제2 Y 구동부(32b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The fourth Y driver 32d is driven to be synchronized with the first Y driver 32b. The fourth Y driver 32d is driven in synchronization with the first Y driver 32b to initialize the full screen by supplying setup / down waveforms (RP, -RP) in the initialization period in each subfield, and also in the address period. The scan pulse SP is supplied to the. At this time, the scan pulse SP is sequentially supplied to the first lower scan electrode lines Y3m / 4 + 1 to Ym every subfield. In addition, the second Y driver 32b supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

Z 구동부(34)는 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(Zdc) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.The Z driver 34 is commonly connected to the sustain electrode lines Z1 to Zm to apply a set down waveform (-RP), a scan DC voltage (Zdc), and a sustain pulse (SUSPz) to the sustain electrode lines Z1 to Zm. It serves to supply sequentially.

제1 X 구동부(36a)는 스캔펄스(SP)에 동기되도록 제1 상부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The first X driver 36a supplies the data pulse DP to the first upper address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

제2 X 구동부(36b)는 스캔펄스(SP)에 동기되도록 제2 상부 어드레스전극라인들(X1' 내지 Xn')에 데이터 펄스(DP)를 공급한다.The second X driver 36b supplies the data pulse DP to the second upper address electrode lines X1 'to Xn' to be synchronized with the scan pulse SP.

제3 X 구동부(36c)는 스캔펄스(SP)에 동기되도록 제1 하부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The third X driver 36c supplies the data pulse DP to the first lower address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

제4 X 구동부(36d)는 스캔펄스(SP)에 동기되도록 제2 하부 어드레스전극라인들(X1' 내지 Xn')에 데이터 펄스(DP)를 공급한다.The fourth X driver 36d supplies the data pulse DP to the second lower address electrode lines X1 'to Xn' to be synchronized with the scan pulse SP.

이러한 구동장치에 의해 구동되는 PDP는 화상의 계조를 구현하기 위하여, 한프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 1 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 t상술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP driven by the driving device performs time division driving by dividing one frame into several subfields having different number of emission times in order to realize gray level of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed in 256 gray levels, one frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period and a sustain period as described above. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 7a 내지 도 7d는 본 발명의 제1 실시예에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.7A to 7D are diagrams showing driving waveforms in the PDP driving method according to the first embodiment of the present invention.

도 7a 내지 도 7d를 참조하면, 본 발명의 제1 실시예에 따른 PDP는 표시 패널을 4등분하는 스캔방식에 의해 구동되며, 매 서브필드마다 스캔전극라인(Y)의 스캔방향을 일정 방향으로 유지한다. PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.7A to 7D, the PDP according to the first embodiment of the present invention is driven by a scan method that divides the display panel into four parts, and the scan direction of the scan electrode line Y is fixed in every subfield in a predetermined direction. Keep it. The PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining the discharge of the selected cell.

먼저 제n 서브필드에서의 초기화기간에 있어서, 셋업기간에는 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/4, Ym/4+1 내지 Ym/2)과 제1 및 제2 하부스캔전극들(Y3m/4+1 내지 Ym, Ym/2+1 내지 Ym/4)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/4, Ym/4+1 내지 Ym/2)과 제1 및 제2 하부 스캔전극들(Y3m/4+1 내지 Ym, Ym/2+1 내지 Ym/4)에 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)까지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극들(Z1 내지 Zm)에 정극성(+)의 직류전압(Zdc)이 인가된다.First, in the initialization period in the nth subfield, the first and second upper scan electrodes Y1 to Ym / 4 and Ym / 4 + 1 to Ym / 2 and the first and second lower scan electrodes in the setup period. The ramp-up waveform (-RP) is simultaneously applied to the fields Y3m / 4 + 1 to Ym and Ym / 2 + 1 to Ym / 4. This ramp-up waveform RP causes discharge within the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. In the set-down period, the ramp-down waveform (-RP) falling from the positive voltage lower than the peak voltage of the ramp-up waveform (RP) after the ramp-up waveform (RP) is supplied is the first and second upper scan electrodes (Y1). To Ym / 4, Ym / 4 + 1 to Ym / 2 and the first and second lower scan electrodes Y3m / 4 + 1 to Ym, and Ym / 2 + 1 to Ym / 4. RP) causes a slight erase discharge in the cells, thereby partially eliminating the overcharged wall charge. This set-down discharge causes the wall charges to be uniformly retained in the cells so that the address discharge can be stably generated. At this time, the ramp-down waveform (-RP) is lowered to the ground voltage (GND). In addition, a positive DC voltage Zdc is applied to the sustain electrodes Z1 to Zm while the ramp-down waveform -RP is supplied to the scan electrode Y during the setdown period.

어드레스기간에는 부극성 스캔펄스(SP)가 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/4, Ym/4+1 내지 Ym/2)과 제1 및 제2 하부 스캔전극들(Y3m/4+1 내지 Ym, Ym/2+1 내지 Ym/4)에 순차적으로 인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극들(Z1 내지 Zm)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.In the address period, the negative scan pulse SP includes the first and second upper scan electrodes Y1 to Ym / 4 and Ym / 4 + 1 to Ym / 2 and the first and second lower scan electrodes Y3m /. 4 + 1 to Ym and Ym / 2 + 1 to Ym / 4, and the positive data pulse DP is applied to the address electrodes X in synchronization with the scan pulse SP. As the voltage difference between the scan pulse SP and the data pulse DP and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse DP is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied. Also, the sustain electrodes Z1 to Zm are supplied with a DC voltage Zdc during the address period.

서스테인기간에는 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/4, Ym/4+1 내지 Ym/2) 및 제1 및 제2 하부 스캔전극들(Y3m/4+1 내지 Ym, Ym/2+1 내지 Ym/4)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/4, Ym/4+1 내지 Ym/2) 및 제1 및 제2 하부 스캔전극들(Y3m/4+1 내지 Ym, Ym/2+1 내지 Ym/4)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period, the first and second upper scan electrodes Y1 to Ym / 4 and Ym / 4 + 1 to Ym / 2 and the first and second lower scan electrodes Y3m / 4 + 1 to Ym and Ym / Sustain pulses SUSPy and SUSPz are alternately applied to 2 + 1 to Ym / 4 and the sustain electrodes Z. FIG. In the cell selected by the address discharge, the first and second upper scan electrodes Y1 to Ym / 4 each time the sustain pulses SUSPy and SUSPz are applied as the wall voltage and the sustain pulses SUSPy and SUSPz in the cell are added. , Ym / 4 + 1 to Ym / 2 and sustain discharge between the first and second lower scan electrodes Y3m / 4 + 1 to Ym, Ym / 2 + 1 to Ym / 4 and the sustain electrode Z That is, display discharge occurs. The sustain pulses (SUSPy, SUSPz) have a pulse width of about 2 to 3 방전 so that the discharge can be stabilized. The discharge occurs within approximately 0.5 to 1 mW since the time when the sustain pulses (SUSPy and SUSPz) are generated, but the sustain pulses (SUSPy and SUSPz) are discharged in order to form wall charges that can cause the next discharge. This is because the sustain voltage (Vs) must be maintained at about 2 to 3 kV after it occurs.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.After the sustain discharge is completed, a ramp waveform (not shown) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase wall charge remaining in the cells of the full screen. When the ramp waveform is supplied to the sustain electrode Z, a weak discharge continuously occurs between the sustain electrode Z and the scan electrode Y while the potential difference between the sustain electrode Z and the scan electrode Y gradually increases. do. The weak charge generated at this time erases wall charges existing in the cells in which the sustain discharge has occurred.

상기에서와 같은 본 발명의 제1 실시예에 따른 PDP의 구동방법은 패널에 방전셀이 고정되어 있더라도 매 서브필드마다 리셋펄스(RP) 인가 후 각 상부 및 하부 스캔전극들(Y)에 각각 입력되는 스캔펄스(SP)의 시간 간격이 좁혀졌다 넓혀지게 유동적으로 변화시킬 수 있다. 또한, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 도 8에서와 같이 4개로 분할된 각 셀 영역들이 동시에 어드레싱이 가능하게 할 수 있다. 나아가, 상기의 구동에 따라 스캔 시간의 절약에 따른 서브필드 및 서스테인 기간을 증가시킴으로써 고해상도에 맞는 PDP 화질을 구현할 수 있다.According to the driving method of the PDP according to the first embodiment of the present invention as described above, even after the discharge cell is fixed to the panel, the reset pulse RP is applied to each of the upper and lower scan electrodes Y after each subfield is applied. The time interval between the scan pulses SP being narrowed and widened can be changed flexibly. In addition, according to the driving method of the PDP according to the first embodiment of the present invention, as shown in FIG. 8, each of the four divided cell regions can be simultaneously addressed. Furthermore, according to the above driving, the PDP picture quality suitable for high resolution can be realized by increasing the subfield and the sustain period due to the saving of the scan time.

본 발명의 제1 실시예에 따른 PDP의 구동방법은 매 서브필드 또는 매 프레임마다 스캔 방향을 바꾸어 구동할 수도 있다. 또한 본 발명의 제1 실시예에 따른 PDP의 구동방법은 매 서브필드 및 매 프레임마다가 아닌 소정 개수의 서브필드를 한 그룹으로 구성하고 그룹별로 스캔방향을 변환하여 구동할 수도 있다.The PDP driving method according to the first embodiment of the present invention may be driven by changing the scanning direction every subfield or every frame. In addition, the PDP driving method according to the first embodiment of the present invention may be configured by configuring a predetermined number of subfields instead of every subfield and every frame into one group, and converting and driving the scan direction for each group.

도 9는 본 발명의 제2 실시예에 따른 3전극 교류 면방전형 PDP에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이고, 도 10은 도 9에 도시된 PDP의 방전셀 배치를 개략적으로 나타내는 도면이다.FIG. 9 is a view schematically showing an electrode arrangement and driving apparatus according to a three-electrode AC surface discharge type PDP according to a second embodiment of the present invention, and FIG. 10 is a view schematically showing a discharge cell arrangement of the PDP shown in FIG. 9. to be.

도 9 및 도 10을 참조하면, PDP의 구동장치는 m개의 스캔전극라인(Y1 내지 Ym) 중 m/3개의 제1 상부 스캔전극라인들(Y1 내지 Ym/3)을 구동하기 위한 제1 Y 구동부(52a)와, m개의 스캔전극라인(Y1 내지 Ym) 중 제1 상부 스캔전극라인들(Y1 내지 Ym/3) 다음에 배열되는 m/3개의 제2 상부 스캔전극라인들(Ym/3+1 내지 Y2m/3)을 구동하기 위한 제2 Y 구동부(52b)와, m개의 스캔전극라인(Y1 내지 Ym) 중 m/3 개의 하부 스캔전극라인들(Y2m/3+1 내지 Ym)을 구동하기 위한 제3 Y 구동부(52c)와, m개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(54)와, 상기 제1 및 제2 Y 구동부(52a,52b)에 의해 구동되는 각 스캔전극라인들과 교차되어 n개의 제1 및 제2 상부 어드레스전극라인들(X1 내지 Xn)(X1' 내지 Xn')을 구동하기 위한 제1 및 제2 X 구동부(56a,56b)와, 상기 제3 Y 구동부(52c)에 의해 구동되는 각 스캔전극라인들과 교차되어 n 개의 하부 어드레스전극라인들(X1 내지 Xn)(X1' 내지 Xn')을 구동하기 위한 제3 X 구동부(56c)를 구비한다.9 and 10, the driving apparatus of the PDP may include a first Y for driving m / 3 first upper scan electrode lines Y1 to Ym / 3 of m scan electrode lines Y1 to Ym. M / 3 second upper scan electrode lines Ym / 3 arranged after the driving unit 52a and the first upper scan electrode lines Y1 to Ym / 3 of the m scan electrode lines Y1 to Ym. The second Y driver 52b for driving +1 to Y2m / 3 and the m / 3 lower scan electrode lines Y2m / 3 + 1 to Ym among the m scan electrode lines Y1 to Ym By the third Y driver 52c for driving, the Z driver 54 for driving the m common sustain electrode lines Z1 to Zm, and the first and second Y drivers 52a and 52b. First and second X drivers 56a and 56b for driving the n first and second upper address electrode lines X1 to Xn (X1 'to Xn') by crossing the driving electrode lines. And driven by the third Y driver 52c. It is crossed with each of the scan electrode lines and a second 3 X driver (56c) for driving the n lower address electrode lines (X1 to Xn) (X1 'to Xn').

또한 상기에서와 같은 각 상부 및 하부 스캔전극라인(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀들(51a 내지 51c)이 형성된다.In addition, cells 51a to 51c for displaying any one of red, green, and blue are formed at the intersections of the upper and lower scan electrode lines Y, the sustain electrode Z, and the address electrode X as described above. Is formed.

이 때, 제1 상부 어드레스전극라인들(X1 내지 Xn)은 제2 상부 어드레스전극라인들(X1' 내지 Xn')과 서로 교번되도록 배열되며, 하부 어드레스전극라인들(X1 내지 Xn)은 제1 상부 어드레스전극라인들(X1 내지 Xn)과 서로 교번되도록 배열된다. 이 경우, 제2 상부 어드레스전극라인들(X1' 내지 Xn')은 제1 상부 어드레스전극라인들(X1 내지 Xn)이 포함된 제1 방전셀들(51a)을 구분하는 격벽들을 지나도록 배열되어진다. 이로 인하여, 제2 상부 스캔전극라인(Ym/3+1 내지 Y2m/3)과 교차되는 셀들(51b)은 제1 상부 및 하부 스캔전극라인(Y1 내지 Ym/3,Y2m/3+1 내지 Ym)과 교차되는 셀들(51a,51c)보다 반(1/2) 개의 셀 만큼 오른쪽으로 쉬프트 되게 형성된다.In this case, the first upper address electrode lines X1 to Xn are arranged to be alternated with the second upper address electrode lines X1 'to Xn', and the lower address electrode lines X1 to Xn are arranged in a first manner. The upper address electrode lines X1 to Xn are arranged to alternate with each other. In this case, the second upper address electrode lines X1 ′ through Xn ′ are arranged to pass through partition walls that divide the first discharge cells 51 a including the first upper address electrode lines X 1 through X n. Lose. As a result, the cells 51b crossing the second upper scan electrode lines Ym / 3 + 1 to Y2m / 3 are connected to the first upper and lower scan electrode lines Y1 to Ym / 3 and Y2m / 3 + 1 to Ym. Is shifted to the right by half (1/2) of the cells than the cells 51a and 51c that intersect with.

제1 Y 구동부(52a)는 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 제1 상부 스캔전극라인들(Y1 내지 Ym/3)에 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드 또는 매 프레임을 주기로 순차적으로 제1 상부 스캔전극라인들(Y1 내지 Ym/3)에 공급되어진다. 또한, 제1 Y 구동부(52a)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The first Y driver 52a supplies the setup / down waveforms RP and -RP in each subfield to initialize the full screen and initializes the scan pulse SP in the address period to the first upper scan electrode line. To Y1 to Ym / 3. In this case, the scan pulse SP is sequentially supplied to the first upper scan electrode lines Y1 to Ym / 3 at every subfield or every frame. In addition, the first Y driver 52a supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제2 Y 구동부(52b)는 제1 Y 구동부(52a)와 반 개의 셀 영역만큼 쉬프트 된 형태로 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 순차적으로 제2 상부 스캔전극라인들(Ym/3+1 내지 Y2m/3)에 공급되어진다. 또한, 제2 Y 구동부(32b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The second Y driver 52b is driven in a shifted form with the first Y driver 52a by half the cell area, and the setup / down waveforms (RP, -RP) are supplied during the initialization period in each subfield to provide a full screen. In addition to initializing, the scan pulse SP is supplied in the address period. In this case, the scan pulse SP is sequentially supplied to the second upper scan electrode lines Ym / 3 + 1 to Y2m / 3 every subfield. In addition, the second Y driver 32b supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

제3 Y 구동부(52c)는 제1 Y 구동부(52a)와 동기되도록 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 순차적으로 하부 스캔전극라인들(Y2m/3+1 내지 Ym)에 공급되어진다. 또한, 제3 Y 구동부(52c)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.The third Y driver 52c is driven to be synchronized with the first Y driver 52a, and the setup / down waveforms (RP, -RP) are supplied in each subfield in the initialization period to initialize the full screen and the address period. The scan pulse SP is supplied to the. At this time, the scan pulse SP is sequentially supplied to the lower scan electrode lines Y2m / 3 + 1 to Ym every subfield. In addition, the third Y driver 52c supplies the sustain pulse SUSPy in the subfield to cause sustain discharge.

Z 구동부(54)는 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(Zdc) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.The Z driver 54 is commonly connected to the sustain electrode lines Z1 to Zm to apply a set down waveform (-RP), a scan DC voltage (Zdc), and a sustain pulse (SUSPz) to the sustain electrode lines Z1 to Zm. It serves to supply sequentially.

제1 X 구동부(56a)는 스캔펄스(SP)에 동기되도록 제1 상부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The first X driver 56a supplies the data pulse DP to the first upper address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

제2 X 구동부(56b)는 스캔펄스(SP)에 동기되도록 제2 상부 어드레스전극라인들(X1' 내지 Xn')에 데이터 펄스(DP)를 공급한다.The second X driver 56b supplies the data pulse DP to the second upper address electrode lines X1 'to Xn' to be synchronized with the scan pulse SP.

제3 X 구동부(56c)는 스캔펄스(SP)에 동기되도록 하부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.The third X driver 56c supplies the data pulse DP to the lower address electrode lines X1 to Xn to be synchronized with the scan pulse SP.

이러한 구동장치에 의해 구동되는 PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 1 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 t상술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP driven by such a driving device performs time division driving by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed in 256 gray levels, one frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period and a sustain period as described above. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 11a 내지 도 11c는 본 발명의 제2 실시예에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.11A to 11C are diagrams illustrating driving waveforms in the method for driving a PDP according to the second embodiment of the present invention.

도 11a 내지 도 11c를 참조하면, 본 발명의 제2 실시예에 따른 PDP는 표시패널을 3등분하는 스캔방식에 의해 구동되며, 매 서브필드마다 스캔전극라인(Y)의 스캔방향을 일정 방향으로 유지한다. PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.11A to 11C, the PDP according to the second embodiment of the present invention is driven by a scan method that divides the display panel into three parts, and the scan direction of the scan electrode line Y is fixed in every subfield in a predetermined direction. Keep it. The PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining the discharge of the selected cell.

먼저 제n 서브필드에서의 초기화기간에 있어서, 셋업기간에는 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/3, Ym/3+1 내지 Y2m/3)과 하부 스캔전극들(Y2m/3+1 내지 Ym)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/3, Ym/3+1 내지 Y2m/3)과 하부 스캔전극들(Y2m/3+1 내지 Ym)에 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)까지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극들(Z1 내지 Zm)에 정극성(+)의 직류전압(Zdc)이 인가된다.First, in the initialization period in the nth subfield, in the setup period, the first and second upper scan electrodes Y1 to Ym / 3 and Ym / 3 + 1 to Y2m / 3 and the lower scan electrodes Y2m / 3 The ramp-up waveform (-RP) is simultaneously applied to +1 to Ym). This ramp-up waveform RP causes discharge within the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. In the set-down period, the ramp-down waveform (-RP) falling from the positive voltage lower than the peak voltage of the ramp-up waveform (RP) after the ramp-up waveform (RP) is supplied is the first and second upper scan electrodes (Y1). To Ym / 3, Ym / 3 + 1 to Y2m / 3) and the lower scan electrodes (Y2m / 3 + 1 to Ym), the ramp-down waveform (-RP) is excessively formed by causing a slight erase discharge in the cells. The wall charges are partially removed. This set-down discharge causes the wall charges to be uniformly retained in the cells so that the address discharge can be stably generated. At this time, the ramp-down waveform (-RP) is lowered to the ground voltage (GND). In addition, a positive DC voltage Zdc is applied to the sustain electrodes Z1 to Zm while the ramp-down waveform -RP is supplied to the scan electrode Y during the setdown period.

어드레스기간에는 부극성 스캔펄스(SP)가 제1 및 제2 상부 스캔전극들(Y1 내지 Ym/3, Ym/3+1 내지 Y2m/3)과 하부 스캔전극들(Y2m/3+1 내지 Ym)에 순차적으로인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극들(Z1 내지 Zm)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.In the address period, the negative scan pulse SP includes the first and second upper scan electrodes Y1 to Ym / 3 and Ym / 3 + 1 to Y2m / 3 and the lower scan electrodes Y2m / 3 + 1 to Ym. ) Is sequentially applied and the positive data pulse DP is applied to the address electrodes X in synchronization with the scan pulse SP. As the voltage difference between the scan pulse SP and the data pulse DP and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse DP is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied. Also, the sustain electrodes Z1 to Zm are supplied with a DC voltage Zdc during the address period.

서스테인기간에는 제1 상부 스캔전극들(Y1 내지 Ym/3), 제2 상부 스캔전극들(Ym/3+1 내지 Y2m/3) 및 하부 스캔전극들(Y2m/3+1 내지 Ym)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 제1 상부 스캔전극들(Y1 내지 Ym/3), 제2 상부 스캔전극들(Ym/3+1 내지 Y2m/3) 및 하부 스캔전극들(Y2m/3+1 내지 Ym)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period, the first upper scan electrodes Y1 to Ym / 3, the second upper scan electrodes Ym / 3 + 1 to Y2m / 3, and the lower scan electrodes Y2m / 3 + 1 to Ym are sustained. Sustain pulses SUSPy and SUSPz are alternately applied to the electrodes Z. FIG. In the cell selected by the address discharge, the first upper scan electrodes Y1 to Ym / 3 and the first upper scan electrodes Y1 to Ym / 3 are applied every time the sustain pulses SUSPy and SUSPz are applied while the wall voltage and the sustain pulses SUSPy and SUSPz in the cell are added. A sustain discharge, that is, a display discharge occurs between the upper scan electrodes Ym / 3 + 1 to Y2m / 3 and the lower scan electrodes Y2m / 3 + 1 to Ym and the sustain electrode Z. The sustain pulses (SUSPy, SUSPz) have a pulse width of about 2 to 3 방전 so that the discharge can be stabilized. The discharge occurs within approximately 0.5 to 1 mW since the time when the sustain pulses (SUSPy and SUSPz) are generated, but the sustain pulses (SUSPy and SUSPz) are discharged in order to form wall charges that can cause the next discharge. This is because the sustain voltage (Vs) must be maintained at about 2 to 3 kV after it occurs.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.After the sustain discharge is completed, a ramp waveform (not shown) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase wall charge remaining in the cells of the full screen. When the ramp waveform is supplied to the sustain electrode Z, a weak discharge continuously occurs between the sustain electrode Z and the scan electrode Y while the potential difference between the sustain electrode Z and the scan electrode Y gradually increases. do. The weak charge generated at this time erases wall charges existing in the cells in which the sustain discharge has occurred.

상기에서와 같은 본 발명의 제2 실시예에 따른 PDP의 구동방법은 패널에 방전셀이 고정되어 있더라도 매 서브필드마다 리셋펄스(RP) 인가 후 각 상부 및 하부 스캔전극들(Y)에 각각 입력되는 스캔펄스(SP)의 시간 간격이 좁혀졌다 넓혀지게 유동적으로 변화시킬 수 있다. 또한, 본 발명의 제2 실시예에 따른 PDP의 구동방법은 도 12에서와 같이 3개로 분할된 각 셀 영역들이 동시에 어드레싱이 가능하게 할 수 있다. 나아가, 상기의 구동에 따라 스캔 시간의 절약에 따른 서브필드 및 서스테인 기간을 증가시킴으로써 고해상도에 맞는 PDP 화질을 구현할 수 있다.In the driving method of the PDP according to the second embodiment of the present invention as described above, even after the discharge cells are fixed to the panel, the reset pulse RP is applied to each upper and lower scan electrodes Y after each subfield is applied. The time interval between the scan pulses SP being narrowed and widened can be changed flexibly. In addition, the driving method of the PDP according to the second embodiment of the present invention may allow each of the three divided cell regions to be simultaneously addressed. Furthermore, according to the above driving, the PDP picture quality suitable for high resolution can be realized by increasing the subfield and the sustain period due to the saving of the scan time.

본 발명의 제2 실시예에 따른 PDP의 구동방법은 매 서브필드 또는 매 프레임마다 스캔 방향을 바꾸어 구동할 수도 있다. 또한 본 발명의 제2 실시예에 따른 PDP의 구동방법은 매 서브필드 및 매 프레임마다가 아닌 소정 개수의 서브필드를 한 그룹으로 구성하고 그룹별로 스캔방향을 변환하여 구동할 수도 있다.The PDP driving method according to the second embodiment of the present invention may be driven by changing the scanning direction every subfield or every frame. In addition, the PDP driving method according to the second embodiment of the present invention may be configured by configuring a predetermined number of subfields instead of every subfield and every frame into one group, and converting the scan direction for each group to drive the same.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그의 구동방법은 표시 영역 상에서 스캔 구간을 3개 이상으로 분리 구동함으로써 PDP의 대형화에도 스캔 시간을 줄일 수 있다. 또한, 스캔 시간의 줄임에 따라 서브필드나 서스테인 기간을 증가시키도록 활용함으로써 고 해상도에 맞는 화질을 구현할 수 있게 된다.As described above, the plasma display panel and the driving method thereof according to the present invention can reduce the scan time even when the PDP is enlarged by separately driving three or more scan sections on the display area. In addition, by reducing the scan time, the subfield or the sustain period may be used to realize a high quality image.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (26)

표시영역을 상/하로 적어도 3분할영역으로 개별 구동하기 위한 스캔전극들, 서스테인전극들 및 어드레스전극들을 구비하는 플라즈마 디스플레이 패널과,A plasma display panel including scan electrodes, sustain electrodes and address electrodes for individually driving the display area to at least three divided areas; 상기 플라즈마 디스플레이 패널의 일측에 접속되어 상기 스캔전극들을 구동하기 위한 셋 이상의 스캔 구동부와,Three or more scan drivers connected to one side of the plasma display panel to drive the scan electrodes; 상기 플라즈마 디스플레이 패널의 타측에 접속되어 상기 서스테인전극들을 구동하기 위한 서스테인 구동부와,A sustain driver connected to the other side of the plasma display panel to drive the sustain electrodes; 상기 플라즈마 디스플레이 패널의 일측 및 타측과 직교되도록 접속되어 상기 어드레스전극들을 구동하며 상기 스캔구동부의 수와 대응되는 셋 이상의 어드레스 구동부를 구비하며,It is connected to orthogonal to one side and the other side of the plasma display panel to drive the address electrodes and having at least three address driver corresponding to the number of the scan driver, 상기 적어도 3분할영역 각각에 위치하는 적어도 3개의 방전셀들 중 적어도 어느 하나의 방전셀은 나머지 방전셀과 1/2셀만큼 어긋나게 배치되도록 상기 적어도 하나의 방전셀의 어드레스전극은 상기 나머지 방전셀의 격벽과 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.At least one discharge cell of at least three discharge cells positioned in each of the at least three division regions is disposed so as to be shifted by 1/2 of the remaining discharge cells so that an address electrode of the at least one discharge cell is disposed in the remaining discharge cells. An apparatus for driving a plasma display panel, wherein the plasma display panel overlaps with a partition wall. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널은 상기 표시영역을 상/하로 3분할구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.The plasma display panel is driven by three divisions of the display area up and down. 제 2 항에 있어서,The method of claim 2, 상기 플라즈마 디스플레이 패널은The plasma display panel 상기 상/하로 3분할되는 스캔전극들과,Scan electrodes divided into three parts, the upper and lower parts; 상기 스캔전극들과 나란하게 형성된 서스테인전극들과,Sustain electrodes formed in parallel with the scan electrodes; 상기 스캔전극들 및 서스테인전극들과 직교하도록 형성됨과 아울러 상기 3분할된 스캔전극들과 개별적으로 구동하기 위한 어드레스전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And an address electrode formed to be orthogonal to the scan electrodes and the sustain electrodes and separately driven from the three divided scan electrodes. 제 3 항에 있어서,The method of claim 3, wherein 상기 어드레스전극들은 표시패널의 상부로부터 상기 스캔전극들중 1/3개의 상부 스캔전극들이 배열된 제1 분할영역까지 형성된 제1 어드레스전극들과,The address electrodes may include first address electrodes formed from an upper portion of a display panel to a first division region in which one third upper scan electrodes of the scan electrodes are arranged; 상기 표시패널의 하부로부터 상기 스캔전극들중 1/3개의 하부 스캔전극들이 배열된 제2 분할영역까지 형성된 제2 어드레스전극들과,Second address electrodes formed from a lower portion of the display panel to a second divided region in which one third lower scan electrodes of the scan electrodes are arranged; 상기 표시패널의 상부로부터 상기 제1 분할영역과 제2 분할영역 사이의 나머지 1/3개의 중앙부 스캔전극들이 배열된 제3 분할영역까지 형성된 제3 어드레스전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And third address electrodes formed from an upper portion of the display panel to a third divided region in which the remaining third center scan electrodes of the first divided region and the second divided region are arranged. Drive system. 제 4 항에 있어서,The method of claim 4, wherein 상기 제3 어드레스전극들은 상기 표시패널의 하부로부터 제3 분할영역까지 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the third address electrodes are formed from a lower portion of the display panel to a third divided area. 제 5 항에 있어서,The method of claim 5, wherein 상기 제3 어드레스전극들은 상기 제1 및 제2 어드레스전극들과 교번되도록 배열되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the third address electrodes are arranged alternately with the first and second address electrodes. 제 6 항에 있어서,The method of claim 6, 상기 플라즈마 디스플레이 패널은The plasma display panel 상기 제1 분할영역의 스캔전극들, 서스테인전극들 및 어드레스전극들이 교차하여 형성된 제1 방전셀들과;First discharge cells formed by crossing scan electrodes, sustain electrodes, and address electrodes of the first divided region; 상기 제2 분할영역의 스캔전극들, 서스테인전극들 및 어드레스전극들이 교차하여 형성된 제2 방전셀들과;Second discharge cells formed by crossing scan electrodes, sustain electrodes, and address electrodes of the second divided region; 상기 제3 분할영역의 스캔전극들, 서스테인전극들 및 어드레스전극들이 교차하여 형성된 제3 방전셀들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And third discharge cells formed by crossing scan electrodes, sustain electrodes, and address electrodes of the third divided region. 제 7 항에 있어서,The method of claim 7, wherein 상기 제3 방전셀들은 상기 제1 및 제2 방전셀보다 1/2 폭만큼 시프트(shift) 되도록 배열되어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the third discharge cells are arranged to be shifted by 1/2 the width of the first and second discharge cells. 제 8 항에 있어서,The method of claim 8, 상기 제3 방전셀들은 상기 제1 및 제2 방전셀의 좌측 및 우측 중 어느 한 방향으로 시프트 되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the third discharge cells are shifted in one of left and right directions of the first and second discharge cells. 제 4 항에 있어서,The method of claim 4, wherein 상기 스캔구동부들은 상기 제1 분할영역에 배열된 스캔전극들을 구동하기 위한 제1 스캔 구동부와,The scan driving units may include a first scan driver for driving scan electrodes arranged in the first divided region; 상기 제2 분할영역에 배열된 스캔전극들을 구동하기 위한 제2 스캔 구동부와,A second scan driver for driving scan electrodes arranged in the second divided region; 상기 제3 분할영역에 배열된 스캔전극들을 구동하기 위한 제3 스캔 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a third scan driver for driving the scan electrodes arranged in the third divided area. 제 4 항에 있어서,The method of claim 4, wherein 상기 어드레스구동부들은 상기 제1 어드레스전극들을 구동하기 위한 제1 어드레스 구동부와,The address drivers may include a first address driver for driving the first address electrodes; 상기 제2 어드레스전극들을 구동하기 위한 제2 어드레스 구동부와,A second address driver for driving the second address electrodes; 상기 제3 어드레스전극들을 구동하기 위한 제3 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a third address driver for driving the third address electrodes. 제 10 항에 있어서,The method of claim 10, 상기 제1 내지 제3 스캔 구동부는 순차적으로 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to third scan drivers are sequentially driven. 제 10 항에 있어서,The method of claim 10, 상기 제1 내지 제3 스캔 구동부는 동시에 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to third scan drivers are driven at the same time. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널은 상기 표시영역을 상/하로 4분할구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the plasma display panel is divided into four divisions of the display area up and down. 제 14 항에 있어서,The method of claim 14, 상기 플라즈마 디스플레이 패널은 상/하로 4분할되는 스캔전극들과,The plasma display panel includes scan electrodes which are divided into four sections; 상기 스캔전극들과 나란하게 형성된 서스테인전극들과,Sustain electrodes formed in parallel with the scan electrodes; 상기 스캔전극들 및 서스테인전극들과 직교하도록 형성됨과 아울러 상기 4분할된 스캔전극들과 개별적으로 구동하기 위한 어드레스전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And an address electrode formed to be orthogonal to the scan electrodes and the sustain electrodes, and having address electrodes for individually driving the divided scan electrodes. 제 15 항에 있어서,The method of claim 15, 상기 어드레스전극들은 표시패널의 상부로부터 상기 스캔전극들중 1/4개의 제1 상부 스캔전극들이 배열된 제1 분할영역까지 형성된 제1 어드레스전극들과,The address electrodes may include first address electrodes formed from an upper portion of a display panel to a first partition region in which one quarter upper scan electrodes of the scan electrodes are arranged; 상기 표시패널의 상부로부터 1/4개의 제2 상부 스캔전극이 배열된 제2 분할영역까지 형성된 제2 어드레스전극들과,Second address electrodes formed from an upper portion of the display panel to a second divided region in which a quarter second upper scan electrode is arranged; 상기 표시패널의 하부로부터 상기 스캔전극들중 1/4개의 제1 하부 스캔전극들이 배열된 제3 분할영역까지 형성된 제3 어드레스전극들과,Third address electrodes formed from a lower portion of the display panel to a third divided region in which one quarter lower scan electrodes of the scan electrodes are arranged; 상기 표시패널의 하부로부터 상기 스캔전극들중 1/4개의 제2 하부 스캔전극들이 배열된 제4 분할영역까지 형성된 제4 어드레스전극들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And fourth address electrodes formed from a lower portion of the display panel to a fourth divided region in which one-fourth lower scan electrodes of the scan electrodes are arranged. 제 16 항에 있어서,The method of claim 16, 상기 제1 및 제3 어드레스전극들은 상기 제2 및 제4 어드레스전극들과 각각 교번되도록 배열되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first and third address electrodes are arranged to alternate with the second and fourth address electrodes, respectively. 제 17 항에 있어서,The method of claim 17, 상기 플라즈마 디스플레이 패널은 상기 제1 분할영역의 스캔전극들, 서스테인전극 및 제1 어드레스전극들이 교차하여 형성된 제1 방전셀들과,The plasma display panel may include first discharge cells formed by crossing scan electrodes, sustain electrodes, and first address electrodes of the first divided region; 상기 제2 분할영역의 스캔전극들, 서스테인전극 및 제2 어드레스전극들이 교차하여 형성된 제2 방전셀들과,Second discharge cells formed by crossing scan electrodes, sustain electrodes, and second address electrodes of the second divided region; 상기 제3 분할영역의 스캔전극들, 서스테인전극 및 제3 어드레스전극들이 교차하여 형성된 제3 방전셀들과,Third discharge cells formed by crossing scan electrodes, sustain electrodes, and third address electrodes of the third divided region; 상기 제4 분할영역의 스캔전극들, 서스테인전극 및 제3 어드레스전극들이 교차하여 형성된 제4 방전셀들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And fourth discharge cells formed by crossing the scan electrodes, the sustain electrodes, and the third address electrodes of the fourth divided region. 제 18 항에 있어서,The method of claim 18, 상기 제1 방전셀들은 상기 제3 방전셀들과 동일 위치에 배열되고,The first discharge cells are arranged in the same position as the third discharge cells, 상기 제2 방전셀들은 상기 제4 방전셀들과 동일 위치에 배열되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the second discharge cells are arranged at the same position as the fourth discharge cells. 제 19 항에 있어서,The method of claim 19, 상기 제2 및 제4 방전셀들은 상기 제1 및 제3 방전셀들보다 1/2 폭만큼 시프트(shift) 되도록 배열되어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the second and fourth discharge cells are arranged to be shifted by 1/2 the width of the first and third discharge cells. 제 20 항에 있어서,The method of claim 20, 상기 제2 및 제4 방전셀들은 상기 제1 및 제3 방전셀들의 좌측 또는 우측으로 시프트 되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the second and fourth discharge cells are shifted left or right of the first and third discharge cells. 제 16 항에 있어서,The method of claim 16, 상기 스캔구동부들은 상기 제1 분할영역에 배열된 스캔전극들을 구동하기 위한 제1 스캔 구동부와,The scan driving units may include a first scan driver for driving scan electrodes arranged in the first divided region; 상기 제2 분할영역에 배열된 스캔전극들을 구동하기 위한 제2 스캔 구동부와,A second scan driver for driving scan electrodes arranged in the second divided region; 상기 제3 분할영역에 배열된 스캔전극들을 구동하기 위한 제3 스캔 구동부와,A third scan driver for driving scan electrodes arranged in the third divided region; 상기 제4 분할영역에 배열된 스캔전극들을 구동하기 위한 제4 스캔 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a fourth scan driver for driving the scan electrodes arranged in the fourth divided region. 제 16 항에 있어서,The method of claim 16, 상기 어드레스구동부들은 상기 제1 어드레스전극들을 구동하기 위한 제1 어드레스 구동부와,The address drivers may include a first address driver for driving the first address electrodes; 상기 제2 어드레스전극들을 구동하기 위한 제2 어드레스 구동부와,A second address driver for driving the second address electrodes; 상기 제3 어드레스전극들을 구동하기 위한 제3 어드레스 구동부와,A third address driver for driving the third address electrodes; 상기 제4 어드레스전극들을 구동하기 위한 제4 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a fourth address driver for driving the fourth address electrodes. 제 22 항에 있어서,The method of claim 22, 상기 제1 내지 제4 스캔 구동부는 순차적으로 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to fourth scan drivers are sequentially driven. 제 22 항에 있어서,The method of claim 22, 상기 제1 내지 제4 스캔 구동부는 동시에 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the first to fourth scan drivers are driven at the same time. 한 프레임 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들, 서스테인전극들, 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel including a plurality of subfields in one frame and having scan electrodes, sustain electrodes, and address electrodes for generating a discharge, 상기 스캔전극들을 상/하로 3분할 이상 구동하기 위해 소정 개수로 상기 스캔전극들을 분할하는 단계와;Dividing the scan electrodes by a predetermined number to drive the scan electrodes up or down by three divisions or more; 상기 분할된 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 스캔전극들 개수보다 3배 이상의 상기 어드레스전극들을 상기 분할된 스캔전극들과 각각 직교하도록 배열하는 단계와;Arranging the address electrodes at least three times the number of the scan electrodes to be orthogonal to the divided scan electrodes to cause an address discharge with the divided scan electrodes, respectively; 상기 다수의 서브필드의 어드레스기간에 상기 분할된 스캔전극들에 스캔구동부를 이용하여 스캔펄스를 순차적으로 인가하는 단계와;Sequentially applying scan pulses to the divided scan electrodes in the address period of the plurality of subfields by using a scan driver; 상기 스캔펄스와 동기하여 상기 어드레스전극들에 상기 스캔구동부의 수와 대응되는 어드레스구동부를 이용하여 데이터펄스를 인가하는 단계를 포함하며,Applying a data pulse to the address electrodes using the address driver corresponding to the number of the scan driver in synchronization with the scan pulse; 상기 적어도 3분할영역 각각에 위치하는 적어도 3개의 방전셀들 중 적어도 어느 하나의 방전셀은 나머지 방전셀과 1/2셀만큼 어긋나게 배치되도록 상기 적어도 하나의 방전셀의 어드레스전극은 상기 나머지 방전셀의 격벽과 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.At least one discharge cell of at least three discharge cells positioned in each of the at least three division regions is disposed so as to be shifted by 1/2 of the remaining discharge cells so that an address electrode of the at least one discharge cell is disposed in the remaining discharge cells. A method of driving a plasma display panel, wherein the plasma display panel overlaps with a partition wall.
KR10-2002-0035069A 2002-06-21 2002-06-21 Apparatus and method for driving plasma display panel KR100468412B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0035069A KR100468412B1 (en) 2002-06-21 2002-06-21 Apparatus and method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0035069A KR100468412B1 (en) 2002-06-21 2002-06-21 Apparatus and method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20040000578A KR20040000578A (en) 2004-01-07
KR100468412B1 true KR100468412B1 (en) 2005-01-27

Family

ID=37312416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0035069A KR100468412B1 (en) 2002-06-21 2002-06-21 Apparatus and method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100468412B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482341B1 (en) * 2002-09-14 2005-04-13 엘지전자 주식회사 Apparatus for driving plasma display panel
KR100701947B1 (en) 2005-01-13 2007-03-30 엘지전자 주식회사 Plasma Display Panel
KR100798459B1 (en) * 2005-11-29 2008-01-28 엘지전자 주식회사 Plasma display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146110A (en) * 1996-11-14 1998-06-02 Mitsubishi Agricult Mach Co Ltd Transplanter
KR19980077798A (en) * 1997-04-23 1998-11-16 구자홍 Plasma Display and Driving Method
KR19980077799A (en) * 1997-04-23 1998-11-16 구자홍 Plasma display device for computer monitor and its driving method
JP2000284746A (en) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Display device, and its driving circuit and driving method
KR20010038687A (en) * 1999-10-27 2001-05-15 구자홍 Method Of Driving Plasma Display Panel And Apparatus Thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10146110A (en) * 1996-11-14 1998-06-02 Mitsubishi Agricult Mach Co Ltd Transplanter
KR19980077798A (en) * 1997-04-23 1998-11-16 구자홍 Plasma Display and Driving Method
KR19980077799A (en) * 1997-04-23 1998-11-16 구자홍 Plasma display device for computer monitor and its driving method
JP2000284746A (en) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Display device, and its driving circuit and driving method
KR20010038687A (en) * 1999-10-27 2001-05-15 구자홍 Method Of Driving Plasma Display Panel And Apparatus Thereof

Also Published As

Publication number Publication date
KR20040000578A (en) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100475161B1 (en) Method for driving of plasma display panel
US6362800B1 (en) Method and apparatus for driving plasma display panel
KR100490542B1 (en) Panel driving method and apparatus with address-sustain mixed interval
KR100488449B1 (en) Plasma display panel
KR100477602B1 (en) Method for driving of plasma display panel
KR100468412B1 (en) Apparatus and method for driving plasma display panel
KR20010090944A (en) method of driving a plasma display panel having delta type elements and the driving device
KR100359021B1 (en) Method of Driving Plasma Display Panel
KR100573163B1 (en) Driving method of plasma display panel
KR100482341B1 (en) Apparatus for driving plasma display panel
KR100336606B1 (en) Plasma Display Panel and Method of Driving the Same
KR100359017B1 (en) Method for Driving Plasma Display Panel
KR100468414B1 (en) Method of driving plasma display panel
KR20010073680A (en) Method for Driving Plasma Display Panel
KR100468416B1 (en) Method for driving plasma display panel
KR100316022B1 (en) Method for driving plasma display panel
KR100472371B1 (en) Method For Driving Plasma Display Panel
KR100502352B1 (en) Panel driving method and apparatus with address-sustain mixed interval
KR100456146B1 (en) Driving method of plasma display panel
KR100482333B1 (en) Apparatus And Method For Controlling Gray Scale Of Plasma Display Panel
KR100505976B1 (en) Method and apparatus for driving plasma display panel
KR100468415B1 (en) Method for driving plasma display panel
KR100488159B1 (en) Method and apparatus for dual scanning plasma display panel
JP2005157338A (en) Method of driving plasma display panel and plasma display device
KR20050024789A (en) Method for driving plasma display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee