KR100468414B1 - Method of driving plasma display panel - Google Patents

Method of driving plasma display panel Download PDF

Info

Publication number
KR100468414B1
KR100468414B1 KR10-2002-0038264A KR20020038264A KR100468414B1 KR 100468414 B1 KR100468414 B1 KR 100468414B1 KR 20020038264 A KR20020038264 A KR 20020038264A KR 100468414 B1 KR100468414 B1 KR 100468414B1
Authority
KR
South Korea
Prior art keywords
discharge
sustain
electrode
period
row electrode
Prior art date
Application number
KR10-2002-0038264A
Other languages
Korean (ko)
Other versions
KR20040003529A (en
Inventor
윤상진
구창환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0038264A priority Critical patent/KR100468414B1/en
Priority to US10/449,490 priority patent/US6903514B2/en
Publication of KR20040003529A publication Critical patent/KR20040003529A/en
Application granted granted Critical
Publication of KR100468414B1 publication Critical patent/KR100468414B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922Details of erasing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Abstract

본 발명은 소거방전 이후에 잔류하는 벽전하를 제거하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel for removing wall charges remaining after an erase discharge.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 제1 행전극 및 제2 행전극과 열전극을 구비하고, 제1 행전극 및 제2 행전극과 열전극과의 교차점에 방전셀이 배치되며, 상기 방전셀을 초기화시키기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스기간, 상기 선택된 방전셀의 방전을 유지시키기 위한 서스테인기간 및 상기 방전셀의 발광을 소거시키기 위한 소거기간을 포함하며; 상기 소거기간동안 상기 제1 행전극에 램프펄스를 공급하여 상기 제1 행전극과 제2 행전극 간에 약방전을 일으키는 단계와; 상기 램프펄스의 전압레벨이 상기 서스테인기간에 인가되는 서스테인전압레벨에 근접할 때 상기 램프펄스와 중첩되게 상기 제2 행전극에 구형파펄스를 인가하여 벽전하를 소거하는 단계를 포함하는 것을 특징으로 한다.The method of driving a plasma display panel according to the present invention includes a first row electrode, a second row electrode, and a column electrode, and discharge cells are disposed at intersections of the first row electrode, the second row electrode, and the column electrode. An initialization period for initializing a discharge cell, an address period for selecting the discharge cell, a sustain period for maintaining discharge of the selected discharge cell, and an erase period for erasing light emission of the discharge cell; Supplying a lamp pulse to the first row electrode during the erasing period to cause weak discharge between the first row electrode and the second row electrode; And applying a square wave pulse to the second row electrode so as to overlap the lamp pulse when the voltage level of the lamp pulse approaches the sustain voltage level applied during the sustain period, thereby erasing wall charges. .

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}Driving method of plasma display panel {METHOD OF DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 소거방전 이후에 잔류하는 벽전하를 제거하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly to a method of driving a plasma display panel for removing wall charges remaining after an erase discharge.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is used to excite and emit phosphors by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Will be displayed. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP has a scan electrode (Y) and a sustain electrode (Z), and an address electrode (X) orthogonal to the scan electrode (Y) and the sustain electrode (Z). It is provided.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.At the intersection of the scan electrode Y, the sustain electrode Z and the address electrode X, a cell 1 for displaying any one of red, green and blue is formed. The scan electrode Y and the sustain electrode Z are formed on an upper substrate (not shown). On the upper substrate, a dielectric layer and an MgO protective layer (not shown) are stacked. The address electrode X is formed on the lower substrate (not shown). On the lower substrate, partition walls are formed to prevent optical and electrical interference between horizontally adjacent cells. Phosphors are excited on the lower substrate and the partition walls to be excited by vacuum ultraviolet rays and emit visible light. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space between the upper substrate and the lower substrate.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 3은 종래 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows a drive waveform of a PDP supplied to a conventional subfield.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간 및 서스테인기간에 형성된 벽전하를 제거하기 위한 소거기간으로 나누어 구동된다.Referring to FIG. 3, the PDP is divided into an initialization period for initializing the full screen, an address period for selecting a cell, a sustain period for maintaining the discharge of the selected cell, and an erasing period for removing the wall charges formed in the sustain period. Driven.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform (Ramp-up) causes a discharge in the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. After the rising ramp waveform Ramp-up is supplied in the set-down period SD, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes ( Is simultaneously applied to Y). Ramp-down causes a slight erase discharge in the cells, thereby partially erasing the excessively formed wall charge. This set-down discharge causes the wall charges to be uniformly retained in the cells so that the address discharge can be stably generated.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

서스테인전극(Z)에는 셋다운기간과 어드레스 기간 동안에 정극성 직류전압(Zdc)이 공급된다.The sustain electrode Z is supplied with a positive DC voltage Zdc during the set down period and the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(sus)는 방전이 안정화될 수 있도록 그 펄스 폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(sus)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(sus)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, that is, a display discharge between the scan electrode (Y) and the sustain electrode (Z) whenever the sustain voltage (sus) is applied as the wall voltage and the sustain pulse (sus) in the cell are added. This will happen. The sustain pulse sus has a pulse width of about 2 to 3 ㎲ so that the discharge can be stabilized. It is discharged within approximately 0.5 to 1 시점 after the time when the sustain pulse (sus) is generated, but the sustain pulse (sus) after the discharge occurs to form a wall charge to the extent that can cause the next discharge, This is because the sustain voltage (Vs) should be maintained at about 2 to 3 mA.

소거기간에는 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 도 4에 도시된 바와 같이 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인 방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.In the erase period, ramp waveforms are supplied to the sustain electrode Z to erase wall charge remaining in the cells of the full screen. When the ramp-ers are supplied to the sustain electrode Z, the potential difference between the sustain electrode Z and the scan electrode Y gradually increases as shown in FIG. 4, and the sustain electrode Z and the scan are gradually increased. The weak discharge occurs continuously between the electrodes Y. The weak discharge generated at this time erases wall charges existing in the cells in which the sustain discharge has occurred.

한편, 램프파형(ramp-ers)이외에도 도 5와 같이 서스테인 방전이 일어난 셀들 내에 존재하는 벽전하를 소거하기 위해 구형파펄스(rw-ers)가 서스테인전극(Z)공급될 수 있다. 구형파펄스(rw-ers)의 펄스 폭은 대략 1㎲ 내외로 설정되어 서스테인 전압(Vs)에서 짧은 시간에 비교적 강한 방전을 일으켜 셀 내의 벽전하를 소거시킨다. 구형파펄스(rw-ers)로 인하여 발생된 방전은 서스테인전압(Vs)을 유지하는 시간이 짧기 때문에 스캔전극(Y)과 서스테인전극(Z)을 따라 방전이 확산되지 않는다.On the other hand, in addition to the ramp waveform (ramp-ers), as shown in Figure 5 in order to erase the wall charge existing in the cells in which the sustain discharge has occurred, the square wave pulse (rw-ers) may be supplied with the sustain electrode (Z). The pulse width of the square wave pulse (rw-ers) is set to about 1 kW, causing relatively strong discharge in a short time at the sustain voltage (Vs), thereby erasing wall charge in the cell. Since the discharge generated due to the square wave pulse (rw-ers) has a short time for maintaining the sustain voltage Vs, the discharge does not spread along the scan electrode Y and the sustain electrode Z.

램프파형(ramp-ers)이나 구형파펄스(rw-ers)로 인하여 벽전하가 소거된 셀은서스테인펄스(sus)가 다시 인가되어도 셀 내의 벽전압이 낮기 때문에 방전을 일으킬 수 없다.Cells whose wall charges are erased due to ramp-ers or square-wave pulses (rw-ers) cannot generate discharges because the wall voltage in the cells is low even when the sustain pulses are applied again.

그러나, 서스테인방전시 발생된 벽전하를 소거시키기 위한 램프파형(ramp-ers)과 구형파펄스(rw-ers) 각각은 많은 단점이 있다. 이를 상세히 설명하면, 램프파형(ramp-ers)은 약한 방전을 연속적으로 일으켜 벽전하를 소거시킬 수 있지만, 방전이 지나치게 약하기 때문에 만족한 만한 수준까지 벽전하를 완전히 소거시키지 못하고 일부 벽전하를 남게 한다. 구형파펄스(rw-ers)는 그 피크전압이 수백[V]의 서스테인전압(Vs)이고 펄스 폭이 1㎲ 로 작은 고전압 펄스이기 때문에 현실적으로 큰 용량성 부하를 가지는 PDP를 고려할 때 PDP의 지연특성으로 인하여 회로적으로 구현되기 어렵다. 또한, 구형파펄스(rw-ers)는 방전을 강하게 일으키기 때문에 방전이 인접셀 쪽으로 확산되는 문제점이 있다.However, ramp-ers and square-wave pulses (rw-ers) for erasing wall charges generated during sustain discharge have many disadvantages. In detail, ramp-ers can cause weak discharges in succession to eliminate wall charges, but because the discharges are too weak, they do not completely erase wall charges to a satisfactory level and leave some wall charges. . Square wave pulses (rw-ers) are high voltage pulses with a peak voltage of several hundreds [V] and a small pulse width of 1㎲, which is a delay characteristic of PDP when considering PDP with a large capacitive load. Due to this, it is difficult to implement circuit. In addition, since the square wave pulse (rw-ers) causes a strong discharge, there is a problem that the discharge is diffused toward the adjacent cell.

따라서, 본 발명의 목적은 소거방전 이후에 잔류하는 벽전하를 제거하기 위한 PDP의 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of driving a PDP for removing wall charges remaining after an erase discharge.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.1 is a plan view schematically showing an electrode arrangement of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 256 계조를 구현하기 위한 PDP의 한 프레임 구성을 나타내는 도면이다.2 is a diagram illustrating a frame structure of a PDP for implementing 256 gray levels.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.3 is a waveform diagram showing a drive waveform for driving a conventional PDP.

도 4는 서스테인방전을 소거시키기 위한 종래의 램프펄스의 상승기간을 나타내는 파형도이다.4 is a waveform diagram showing a rising period of a conventional lamp pulse for canceling sustain discharge.

도 5는 서스테인방전을 소거시키기 위한 종래의 구형파펄스의 펄스 폭을 나타내는 파형도이다.Fig. 5 is a waveform diagram showing the pulse width of a conventional square wave pulse for canceling sustain discharge.

도 6은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.6 is a waveform diagram illustrating a method of driving a plasma display panel according to an exemplary embodiment of the present invention.

도 7은 도 6에 도시된 램프펄스와 구형파펄스를 확대하여 나타내는 파형도이다.FIG. 7 is an enlarged waveform diagram illustrating a lamp pulse and a square wave pulse shown in FIG. 6.

도 8은 도 6에 도시된 램프펄스와 구형파펄스의 다른 형태를 나타내는 파형도이다.FIG. 8 is a waveform diagram illustrating another form of the lamp pulse and the square wave pulse shown in FIG. 6.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 제1 행전극 및 제2 행전극과 열전극을 구비하고, 제1 행전극 및 제2 행전극과 열전극과의 교차점에 방전셀이 배치되며, 상기 방전셀을 초기화시키기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스기간, 상기 선택된 방전셀의 방전을 유지시키기 위한 서스테인기간 및 상기 방전셀의 발광을 소거시키기 위한 소거기간을 포함하며; 상기 소거기간동안 상기 제1 행전극에 램프펄스를 공급하여 상기 제1 행전극과 제2 행전극 간에 약방전을 일으키는 단계와; 상기 램프펄스의 전압레벨이 상기 서스테인기간에 인가되는 서스테인전압레벨에 근접할 때 상기 램프펄스와 중첩되게 상기 제2 행전극에 구형파펄스를 인가하여 벽전하를 소거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a driving method of a PDP according to an embodiment of the present invention includes a first row electrode, a second row electrode and a column electrode, and an intersection point between the first row electrode and the second row electrode and the column electrode. A discharge cell is disposed in the battery cell, an initialization period for initializing the discharge cell, an address period for selecting the discharge cell, a sustain period for maintaining discharge of the selected discharge cell, and an erase for erasing light emission of the discharge cell Includes a period of time; Supplying a lamp pulse to the first row electrode during the erasing period to cause weak discharge between the first row electrode and the second row electrode; And applying a square wave pulse to the second row electrode so as to overlap the lamp pulse when the voltage level of the lamp pulse approaches the sustain voltage level applied during the sustain period, thereby erasing wall charges. .

상기 램프펄스는 상기 서스테인펄스의 전압레벨까지 전압이 점진적으로 증가하는 것을 특징으로 한다.The lamp pulse is characterized in that the voltage gradually increases to the voltage level of the sustain pulse.

상기 램프펄스는 상기 구형파펄스와 동기하여 상기 서스테인펄스의 전압레벨까지 전압이 순간적으로 증가하는 것을 특징으로 한다.The ramp pulse is characterized in that the voltage is instantaneously increased to the voltage level of the sustain pulse in synchronization with the square wave pulse.

상기 제1 행전극에는 양극성의 벽전하가 형성되어 있고, 제2 행전극에는 음극성의 벽전하가 형성되어 있는 것을 특징으로 한다.Bipolar wall charges are formed in the first row electrode, and negative wall charges are formed in the second row electrode.

이하, 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 8.

도 6은 본 발명에 따른 PDP의 구동방법을 설명하기 위한 파형도이다.6 is a waveform diagram illustrating a method of driving a PDP according to the present invention.

도 6을 참조하면, 본 발명에 따른 PDP는 한 프레임기간은 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간 및 서스테인기간에 생성된 벽전하 및 공간전하를 재결합시키기 위한 소거기간으로 나누어 시분할 구동하게 된다.Referring to FIG. 6, in the PDP according to the present invention, one frame period includes an initialization period for initializing a full screen, an address period for selecting a cell, a sustain period for maintaining a discharge of the selected cell, and a wall generated in the sustain period. Time division driving is performed by dividing the erase period for recombining the charge and the space charge.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform (Ramp-up) causes a discharge in the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. After the rising ramp waveform Ramp-up is supplied in the set-down period SD, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes ( Is simultaneously applied to Y). Ramp-down causes a slight erase discharge in the cells, thereby partially erasing the excessively formed wall charge. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다.The sustain electrode Z is supplied with a positive DC voltage Zdc during the set down period and the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, that is, a display discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. This will happen.

소거기간에는 서스테인전극들(Z)에 램프펄스(RP)가 공급됨과 동시에 스캔전극들(Y)에 구형파펄스(SP)가 공급되어 서스테인기간에 생성된 벽전하 및 공간전하를 소거시킨다.In the erase period, the lamp pulse RP is supplied to the sustain electrodes Z, and the square wave pulse SP is supplied to the scan electrodes Y to erase the wall charges and the space charges generated during the sustain period.

즉, 서스테인전극(Z)에 램프펄스(RP)가 인가되어 서스테인전극들(Z)과 스캔전극들(Y) 사이에 일어나는 미세방전으로 인해 벽전하를 소거하게 된다. 또한, 서스테인전극(Z)에 인가되는 램프펄스(RP)와 소정시간 중첩되게 스캔전극(Y)에 구형파펄스(SP)가 인가되어 방전셀내에 형성된 잔류 벽전하를 소거하게 된다. 이 때, 서스테인전극(Z)에는 양극성의 벽전하가 형성되어 있고, 스캔전극(Y)에는 음극성의 벽전하가 형성되어 있다.That is, the lamp pulse RP is applied to the sustain electrode Z to erase the wall charges due to the micro discharge occurring between the sustain electrodes Z and the scan electrodes Y. In addition, the rectangular wave pulse SP is applied to the scan electrode Y to overlap the lamp pulse RP applied to the sustain electrode Z for a predetermined time, thereby erasing the residual wall charges formed in the discharge cell. At this time, positive wall charges are formed on the sustain electrode Z, and negative wall charges are formed on the scan electrode Y.

이를 상세히 설명하면, 서스테인전극(Z)에 램프펄스(RP)가 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때, 램프펄스(RP)가 서스테인전압(Vs)까지 상승하는 상승기간에 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다. 이후, 소거되지 않고 잔존하는 벽전하를 제거하기 위해 도 7에 도시된 바와 같이 서스테인전극(Z)에 램프펄스(RP)가 인가된 직후에 또는 도 8에 도시된 바와 같이 서스테인전극(Z)에 램프펄스(RP)가 인가되는 도중에 스캔전극(Y)에 구형파펄스(SP)를 인가한다.In detail, when the lamp pulse RP is supplied to the sustain electrode Z, the potential difference between the sustain electrode Z and the scan electrode Y gradually increases, and the sustain electrode Z and the scan electrode Y are increased. Weak discharge occurs continuously. At this time, the wall charges existing in the cells in which the sustain discharge has occurred are caused by the weak discharge generated during the rising period in which the lamp pulse RP rises to the sustain voltage Vs. Thereafter, to remove the remaining wall charges that are not erased, immediately after the lamp pulse RP is applied to the sustain electrode Z as shown in FIG. 7 or to the sustain electrode Z as shown in FIG. 8. The square wave pulse SP is applied to the scan electrode Y while the lamp pulse RP is applied.

도 8에 도시된 바와 같이 서스테인전극(Z)에 램프펄스(RP)가 인가되는 도중에 구형파펄스(SP)가 스캔전극(Y)에 인가되게 되면, 서스테인전극(Z)에 인가되는 램프펄스(RP)의 전압은 램프펄스(RP)의 최종전압(Vs)까지 순간적으로 상승한다.As shown in FIG. 8, when the square wave pulse SP is applied to the scan electrode Y while the lamp pulse RP is applied to the sustain electrode Z, the lamp pulse RP is applied to the sustain electrode Z. ) Increases momentarily to the final voltage Vs of the lamp pulse RP.

이러한 스캔전극(Y)에 인가되는 구형파펄스(SP)는 소거 방전 이후에 벽전하 형성을 억제하고, 서스테인전극(Z) 상에 형성되는 양극성의 벽전하를 중화시켜 소거 동작 이후에 잔류하는 벽전하의 양을 최소화하게 된다.The square wave pulse SP applied to the scan electrode Y suppresses wall charge formation after erasing discharge, neutralizes bipolar wall charge formed on the sustain electrode Z, and retains wall charge remaining after the erase operation. Minimize the amount of.

상기 서스테인전극(Z) 및 스캔전극(Y)은 소거하고자 하는 벽전하의 위치 및 극성에 따라 인가되는 펄스의 형태가 바뀔 수 있다.The sustain electrode (Z) and the scan electrode (Y) may change the shape of the pulse applied according to the position and polarity of the wall charge to be erased.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 서스테인전극에 램프펄스가 인가된 직후에 또는 인가되는 도중에 스캔전극에 구형파펄스를 인가하게 된다. 이 구형파펄스는 소거방전 이후에 벽전하 형성을 억제하고, 소거방전이후에 잔류하는 벽전하의 양을 감소시키게 된다. 이 PDP의 구동방법은 50인치 WXGA급에 적용될 수 있다.As described above, the driving method of the PDP according to the present invention applies a square wave pulse to the scan electrode immediately after or while the lamp pulse is applied to the sustain electrode. This square wave pulse suppresses the wall charge formation after the erase discharge and reduces the amount of wall charge remaining after the erase discharge. The driving method of this PDP can be applied to 50-inch WXGA class.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

제1 행전극 및 제2 행전극과 열전극을 구비하고, 상기 제1 행전극 및 제2 행전극과 상기 열전극과의 교차점에 방전셀이 배치되며, 상기 방전셀을 초기화시키기 위한 초기화기간, 상기 방전셀을 선택하기 위한 어드레스기간, 상기 선택된 방전셀의 방전을 유지시키기 위한 서스테인기간 및 상기 방전셀의 발광을 소거시키기 위한 소거기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,An initializing period having a first row electrode, a second row electrode, and a column electrode, wherein a discharge cell is disposed at an intersection point of the first row electrode, the second row electrode, and the column electrode; A driving method of a plasma display panel comprising an address period for selecting the discharge cells, a sustain period for maintaining the discharge of the selected discharge cells, and an erasing period for erasing light emission of the discharge cells. 상기 소거기간동안 상기 제1 행전극에 램프펄스를 공급하여 상기 제1 행전극과 제2 행전극 간에 약방전을 일으키는 단계와;Supplying a lamp pulse to the first row electrode during the erasing period to cause weak discharge between the first row electrode and the second row electrode; 상기 램프펄스의 전압레벨이 상기 서스테인기간에 인가되는 서스테인전압레벨에 근접할 때 상기 램프펄스와 중첩되게 상기 제2 행전극에 구형파펄스를 인가하여 벽전하를 소거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And applying a square wave pulse to the second row electrode so as to overlap with the lamp pulse when the voltage level of the lamp pulse approaches the sustain voltage level applied during the sustain period, thereby erasing wall charges. A method of driving a plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 램프펄스는 상기 서스테인펄스의 전압레벨까지 전압이 점진적으로 증가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the lamp pulse gradually increases in voltage to the voltage level of the sustain pulse. 제 1 항에 있어서,The method of claim 1, 상기 램프펄스는 상기 구형파펄스와 동기하여 상기 서스테인펄스의 전압레벨까지 전압이 순간적으로 증가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the lamp pulse increases in voltage instantaneously to the voltage level of the sustain pulse in synchronization with the square wave pulse. 제 1 항에 있어서,The method of claim 1, 상기 제1 행전극에는 양극성의 벽전하가 형성되어 있고, 상기 제2 행전극에는 음극성의 벽전하가 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.A positive electrode wall charge is formed in the first row electrode, and a negative electrode wall charge is formed in the second row electrode.
KR10-2002-0038264A 2002-06-03 2002-07-03 Method of driving plasma display panel KR100468414B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0038264A KR100468414B1 (en) 2002-07-03 2002-07-03 Method of driving plasma display panel
US10/449,490 US6903514B2 (en) 2002-06-03 2003-06-02 Erasing method and apparatus for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038264A KR100468414B1 (en) 2002-07-03 2002-07-03 Method of driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20040003529A KR20040003529A (en) 2004-01-13
KR100468414B1 true KR100468414B1 (en) 2005-01-27

Family

ID=37314532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038264A KR100468414B1 (en) 2002-06-03 2002-07-03 Method of driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100468414B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739060B1 (en) * 2004-11-16 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100649529B1 (en) * 2005-10-18 2006-11-27 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR20090035384A (en) 2007-10-05 2009-04-09 엘지전자 주식회사 Plasma display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328507A (en) * 1995-05-26 1996-12-13 Hitachi Ltd Driving system for plasma display
JP2000122602A (en) * 1998-10-16 2000-04-28 Nec Corp Driving method of ac discharge memory operating type plasma display panel
KR20000034144A (en) * 1998-11-27 2000-06-15 김영남 Driving method of plasma display panel
KR20010026191A (en) * 1999-09-03 2001-04-06 구자홍 Method for emboding Line-erase Pulse in Plasma Display Panel
KR20020077724A (en) * 2001-04-02 2002-10-14 엘지전자 주식회사 Method of driving Plasma Display Panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328507A (en) * 1995-05-26 1996-12-13 Hitachi Ltd Driving system for plasma display
JP2000122602A (en) * 1998-10-16 2000-04-28 Nec Corp Driving method of ac discharge memory operating type plasma display panel
KR20000034144A (en) * 1998-11-27 2000-06-15 김영남 Driving method of plasma display panel
KR20010026191A (en) * 1999-09-03 2001-04-06 구자홍 Method for emboding Line-erase Pulse in Plasma Display Panel
KR20020077724A (en) * 2001-04-02 2002-10-14 엘지전자 주식회사 Method of driving Plasma Display Panel

Also Published As

Publication number Publication date
KR20040003529A (en) 2004-01-13

Similar Documents

Publication Publication Date Title
KR100475161B1 (en) Method for driving of plasma display panel
KR100488449B1 (en) Plasma display panel
KR100508250B1 (en) Driving method of plasma display panel
KR100524309B1 (en) Driving method of plasma display panel
KR100477602B1 (en) Method for driving of plasma display panel
KR100491837B1 (en) Method and apparatus for driving plasma display panel
KR100489276B1 (en) Driving method of plasma display panel
KR100468414B1 (en) Method of driving plasma display panel
KR100476338B1 (en) Method for driving plasma display panel
KR100793063B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus
KR100468416B1 (en) Method for driving plasma display panel
KR100456149B1 (en) Method of driving plasma display panel
KR100738222B1 (en) Apparatus and method of driving plasma display panel
KR100472371B1 (en) Method For Driving Plasma Display Panel
KR100488457B1 (en) Method for Driving Plasma Display Panel
KR100475158B1 (en) Driving method of plasma display panel
KR100505976B1 (en) Method and apparatus for driving plasma display panel
KR20030086232A (en) Method of driving plasma display panel
KR20030054954A (en) Method of driving plasma display panel
KR100468415B1 (en) Method for driving plasma display panel
KR100496256B1 (en) Method and apparatus for driving plasma display panel
KR100438920B1 (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR100658327B1 (en) Plasma display apparatus
KR20020094316A (en) Driving Method for Erasing Discharge of Plasma Display Panel
KR20040002306A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee