KR100465180B1 - 평판표시장치용 어레이 기판 - Google Patents
평판표시장치용 어레이 기판 Download PDFInfo
- Publication number
- KR100465180B1 KR100465180B1 KR10-2002-0020723A KR20020020723A KR100465180B1 KR 100465180 B1 KR100465180 B1 KR 100465180B1 KR 20020020723 A KR20020020723 A KR 20020020723A KR 100465180 B1 KR100465180 B1 KR 100465180B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor electrode
- auxiliary capacitor
- common wiring
- gate
- semiconductor layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 107
- 238000003860 storage Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에서는, 절연 기판 상에, 제 1 방향으로 형성된 다수 개의게이트배선과; 상기 게이트 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선과 동일 방향으로 일정간격 이격되게 형성되며, 캐패시터 전극이 분기된 다수 개의 공통 배선과; 상기 게이트 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 연결되며, 상기공통 배선의 단차부에대응하여 블랭크부(blank part)를 가지는 보조 캐패시터 전극을 가지는 스토리지 캐패시터와; 상기 보조 캐패시터 전극과 연결된 화소 전극을 포함하는 평판표시장치용 어레이 기판을 제공함으로써, 공통 배선 단차부에서 공통 배선과 보조 캐패시터 전극간의 쇼트를 효과적으로 방지할 수 있기 때문에, 생산수율을 향상시킬 수 있고, 개구율 감소없이 스토리지 캐패시터 용량을 증가시킬 수 있다.
Description
본 발명은 평판표시장치에 관한 것이며, 특히 평판표시장치용 어레이 기판에 형성되는 스토리지 캐패시터부에 관한 것이다.
상기 평판표시장치의 대표적인 예로 액정표시장치를 들 수 있으며, 최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 가장 각광받고 있다.
상기 액정표시장치는 박막트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 박막트랜지스터 반도체 소자로는 전계효과 이동도가 높으며, 광전류가 적어 구동회로부 일체형 액정표시장치나 빛이 많이 쬐이는 디스플레이 용도로 폴리실리콘이 주로 이용된다.
이하, 도 1은 종래의 액정표시장치용 어레이 기판의 평면도로서, 폴리실리콘박막트랜지스터부 및 스토리지 캐패시터부(storage capacitor part)를 중심으로 도시하였다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(14)이 형성되어 있고, 상기 게이트 배선(14)과 교차되는 제 2 방향으로 데이터 배선(26)이 형성되어 있으며, 상기 제 1 방향으로 게이트 배선(14)과 일정간격 이격되어 공통 배선(18)이 형성되어 있고, 상기 게이트 배선(14) 및 데이터 배선(26)의 교차지점에는 박막트랜지스터(T)가 형성되어 있고, 상기 박막트랜지스터(T)와 연결되어 스토리지 캐패시터(CST)가 형성되어 있고, 스토리지 캐패시터(CST)와 연결되어 화소 전극(38)이 형성되어 있다.
기존의 스토리지 캐패시터(CST)에는, 박막트랜지스터(T)와의 연결을 위한 제 1 콘택홀(22)과, 보조 캐패시터 전극(30)을 통해 화소 전극(38)과의 연결을 위한 제 2 콘택홀(32)이 서로 대응되는 위치에 형성된 것을 특징으로 한다.이때, 상기 보조 캐패시터 전극(30)의 일부는 상기 박막트랜지스터(T)의 드레인 전극의 역할을 하게 된다.
이하, 도 2a 내지 2d는 상기 도 1의 스토리지 캐패시터부의 제조 공정 일부를 단계별로 나타낸 도면으로서, 콘택홀 공정을 중심으로 설명한다.
각 제조 공정별 패터닝 공정은, 감광성 물질인 PR(photo resist)을 이용한 사진식각(photolithography) 공정에 의해 주로 이루어진다.
도 2a에서는, 반도체층(10)과, 반도체층(10)과 절연된 상태에서 반도체층(10)의 끝단 일부(10a)에 대응되는 위치에서 제 1 방향으로 공통 배선(18)을 형성하는 단계이다.
도면으로 제시하지는 않았지만, 상기 반도체층(10)과 공통 배선(18) 사이에는 게이트 절연막이 위치한다.
그리고, 상기 공통 배선(18)은 상기 반도체층의 일부(10a)을 덮는 위치에서 분기된 캐패시터 전극(20)을 포함한다. 전술한 구성에서, 상기 반도체층(10)은 박막트랜지스터(도 1의 T) 중, 소스 및 드레인 전극에 대응하는 부분과, 상기 공통 배선(18)과 겹쳐지는 즉, 스토리지 영역(도 1의 C ST )에 대응하는 부분에 별도로 불순물을 도핑하는 공정을 진행한다.다음, 도 2b에서는 상기 공통 배선(18)이 구성된 기판 전면에 위치하며, 상기 공통 배선(18)의 하단부분에 위치하는 반도체층의 일부(10b)를 노출시키는 제 1 콘택홀(22)을 가지는 층간 절연막(24)을 형성하는 단계이다.
그러나, 상기 제 1 콘택홀(22)은 공통 배선(18)과 중첩되지 않는 반도체층의 일부(10b) 영역에 형성되는 것이 바람직하지만, 상기 제 1 콘택홀(22)을 형성하기 위한 식각 공정시, 한 예로 습식 식각(wet etching) 공정에서 절연막 물질의 증착(deposition) 공정에서 발생될 수 있는 SiO2입자(particle) 또는 이물, 사진식각 공정시 노광 불량 및 습식 식각 중 PR(photo resist)유실 등의 원인에 의해 제 1 콘택홀(22)이 공통 배선(18) 형성부("23" 영역)까지 확대형성되기 쉽다.
도 2c는, 상기 층간 절연막(24) 상부에 제 1 콘택홀(22)을 통해 상기 공통 배선이 겹쳐지지 않은 반도체층의 일부영역(10b)과 연결되는 보조 캐패시터 전극(30)을 형성하는 단계이다.
이때, 상기 제 1 콘택홀(22)은 전술한 공정 불량에 의해 공통 배선(18)과 오믹콘택층(10b)이 이루는 단차부까지 확장형성됨에 따라, 상기 보조 캐패시터 전극(30)과 공통 배선(18)이 쇼트(short)되는 불량이 발생되기 쉽다.
도 3은 상기 2c의 절단선 II-II에 따라 절단된 단면을 단면도로서, 상기 캐패시터 전극과 보조 캐패시터 전극 간의 쇼트 불량을 설명하기 위한 도면이다.
도시한 바와 같이, 절연 기판(1) 상에 반도체층(10)이 형성되어 있고, 반도체층(10)의 끝단 일부영역(10b)을 노출시키는 제 1 콘택홀(22)을 가지는 게이트 절연막(12)이 형성되어 있고, 게이트 절연막(12) 상부의 반도체층의 끝단 일부영역(10a)에 대응하여 공통 배선(18)이 형성되어 있으며, 공통 배선(18) 및 게이트 절연막(12) 상부에는, 상기 게이트 절연막(12)과 제 1 콘택홀(22)을 공통적으로 가지는 층간 절연막(24)이 형성되어 있고, 층간 절연막(24) 상부에는 상기 제 1 콘택홀(22)을 통해 상기 공통 배선과 겹쳐지지 않는 반도체층의 일부영역(10b)과 연결되는 보조 캐패시터 전극(30)이 형성되어 있는 구조에서, 상기 공통 배선(18)은 알루미늄 네이디뮴(AlNd)으로 이루어진 제 1 공통 금속층(18a)과, 제 1 공통 금속층(18a) 상부에 위치하며, 몰리브덴(Mo)으로 이루어진 제 2 공통 금속층(18b)으로 이루어진 이중층 구조로 통상적으로 이루어진다.
이러한 구조에서, 상기 제 1 콘택홀(22)이 공통 배선(18)의 단차부에 걸쳐 형성되게 되면, 상기 제 1 콘택홀(22)의 도면 상의 우측 내벽부에서 식각 공정 특성상 제 2 공통 금속층(18b) 패턴이 층간 절연막(24) 보다 외부로 돌출되기 쉬워,노출된 공통 배선(18) 금속층과 보조 캐패시터 전극(30) 간에 쇼트 불량이 발생되어 제품 불량을 초래하는 문제점이 있었다.
상기 문제점을 해결하기 위해서, 본 발명에서는 평판표시장치용 어레이 기판에 있어서, 스토리지 캐패시터부에서의 전극간의 쇼트 불량을 방지하여 생산 수율이 향상된 제품을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에 따른 스토리지 캐패시터부에서는 공통 배선과 겹쳐지지 않는 반도체층의 일부와 보조 캐패시터 전극을 연결하기 위한 제 1 콘택홀과, 보조 캐패시터 전극과 화소 전극을 연결하기 위한 제 2 콘택홀 공정을 서로 독립된 영역에서 형성하며, 이를 위하여 상기 보조 캐패시터 전극을 일체형으로 구성하는 조건 하에서, 상기 공통 배선의 경계부에 블랭크부(blank part)를 구성하고자 한다.
도 1은 종래의 액정표시장치용 어레이 기판의 평면도.
도 2a 내지 2d는 상기 도 1의 스토리지 캐패시터부의 제조 공정 일부를 단계별로 나타낸 도면.
도 3은 상기 2c의 절단선 II-II에 따라 절단된 단면을 단면도.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판에 대한 평면도.
도 5는 본 발명의 제 1 실시예에 따른 스토리지 캐패시터부에 대한 평면도.
도 6은 상기 도 5의 절단선 III-III에 따라 절단된 단면을 도시한 단면도.
도 7은 본 발명의 제 2 실시예에 따른 스토리지 캐패시터부에 대한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110a : 액티브층 110b : 오믹콘택층
110 : 반도체층 118 : 공통 배선
120 : 캐패시터 전극 122 : 제 1 콘택홀
130 : 보조 캐패시터 전극 132 : 제 2 콘택홀
140 : 블랭크부
상기 목적을 달성하기 위하여, 본 발명에서는 절연 기판 상에, 제 1 방향으로 형성된 다수 개의 게이터 배선과; 상기 게이트 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 배선과 동일 방향으로 일정간격 이격되게 형성되며, 캐패시터 전극이 분기된 다수 개의 공통 배선과; 상기 게이트 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 연결되며, 상기 공통 배선과의 단차부에 대응하여 블랭크부(blank part)를 가지는 보조 캐패시터 전극을 가지는 스토리지 캐패시터와; 상기 보조 캐패시터 전극과 연결된 화소 전극을 포함하는 평판표시장치용 어레이 기판을 제공한다.
상기 스토리지 캐패시터의 적층구조는, 절연기판 상에 폴리실리콘으로 이루어진 반도체층과, 반도체층을 덮는 영역에 형성되며, 상기 반도체층의 끝단 일부를 노출시키는 제 1 콘택홀을 가지는 게이트 절연막과, 상기 게이트 절연막 상부의 에 대응되는 반도체층의 끝단 일부에 대응되는 영역에 위치하는 공통 배선과, 상기 공통 배선 및 게이트 절연막을 덮으며, 상기 게이트 절연막과 제 1 콘택홀을 공통적으로 가지는 층간 절연막과, 상기 층간 절연막 상부에 위치하며, 상기 공통 배선과 반도체층 사이 단차부와 대응되는 위치에서 블랭크부를 가지고, 상기 제 1 콘택홀을 통해 상기 오믹콘택층과 연결되는 보조 캐패서터 전극과, 상기 보조 캐패시터 전극을 덮으며, 상기 공통 배선과 대응되는 위치에서 상기 보조 캐패시터 전극을 일부 노츨시키는 제 2 콘택홀을 가지는 보호층과, 상기 보호층 상에 위치하며, 상기 제 2 콘택홀을 통해 보조 캐패시터 전극과 연결되는 화소 전극을 포함하며, 상기 스토리지 캐패시터 용량은, 상기 게이트 절연막이 개재된 상태에서 대응되게 위치하는 액티브층 및 공통 배선 구간의 제 1 스토리지 캐패시터와, 상기 층간 절연막이 개재된 상태에서 대응되게 위치하며, 상기 캐패시터 전극을 포함한 공통 배선 및 보조 캐패시터 전극 구간의 제 2 스토리지 캐패시터의 합에 해당되는 것을 특징으로 한다.
상기 블랭크부는, 상기 보조 캐패시터 전극의 중앙부에 위치하거나 또는 상기 보조 캐패시터 전극의 일측을 오픈시키는 역 ㄷ자형 패턴, ㄷ자형 패턴 중 어느하나에 해당되는 것을 특징으로 한다.
그리고, 상기 역 ㄷ자형 패턴, ㄷ자형 패턴 중 어느 하나에 해당되는 블랭크부를 기준으로, 상기 보조 캐패시터 전극의 상단부와 하단부 연결패턴의 폭 마진(margin)은 2 ㎛인 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판에 대한 평면도로서, 스토리지 캐패시터부를 중심으로 도시하였다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(114)이 형성되어 있고, 상기 게이트 배선(114)과 중첩되는 제 2 방향으로 데이터 배선(126)이 형성되어 있고, 상기 게이트 배선(114)과 동일한 방향에서 일정간격 이격되어 공통 배선(118)이 형성되어 있다.
그리고, 상기 게이트 배선(114)에는 게이트 전극(116)이 분기되어 있고, 상기 데이터 배선(126)에는 소스 전극(128)이 분기되어 있으며, 상기 공통 배선(118)에는 캐패시터 전극(120)이 분기되어 있고, 상기 캐패시터 전극(120), 게이트 전극(116), 소스 전극(128)과 중첩되는 영역에는 일체형 패턴의 반도체층(110)이 형성되어 있다.
상기 소스 전극(128)과, 소스 전극(128)과 연결된 반도체층(110)부와, 상기 게이트 전극(116)은 박막트랜지스터(T)를 이루며, 상기 캐패시터 전극(120)과 대응되는 위치의 반도체층(110)부와, 상기 캐패시터 전극(120)을 덮도록 위치하며, 상기 데이터 배선(126)과 동일 물질로 이루어진 보조 캐패시터 전극(130) 영역은 절연체가 개재된 상태에서 스토리지 캐패시터(CST)를 이루고, 상기 스토리지 캐패시터(CST)에 화소 전극(138)이 연결되어 있다.이때, 상기 캐패시터 전극(120)의 일부는 상기 박막트랜지스터(T)의 드레인 전극의 역할을 하게 된다. 그리고, 소스 및 드레인 전극에 대응하는 부분과, 상기 스토리지 캐패시터(C ST )에 대응되는 반도체층의 표면은 별도로 불순물이 각각 도핑된 상태이다.
상기 박막트랜지스터(T)는 전단에 위치하는 스토리지 캐패시터(CST)와 연결된 화소용 박막트랜지스터(T)인 것을 특징으로 한다.
그리고, 상기 반도체층(110)과 보조 캐패시터 전극(130)은 제 1 콘택홀(122)에 의해 연결되어 있고, 상기 보조 캐패시터 전극(130)과 화소 전극(138)은 제 2 콘택홀(132)에 의해 연결되며, 상기 소스 전극(128)과 반도체층(110)은 제 3 콘택홀(125)에 의해 연결되어 있다.
상기 제 1, 2, 3 콘택홀(122, 132, 125)은 미도시한 절연층 들에 포함되는 콘택홀에 해당된다.
본 발명에서는, 상기 제 1, 2 콘택홀(122, 132)이 서로 독립적으로 구성될 수 있도록, 제 1, 2 콘택홀(122, 132) 사이 보조 캐패시터 전극(130) 영역에 블랭크부(140)를 구성하는 것을 특징으로 한다.
상기 블랭크부(140)는, 보조 캐패시터 전극(130)이 두 개의 패턴으로 단선되지 않도록 중앙부 또는 일측에 치우치게 형성하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명한다.
<제 1 실시예>
도 5는 본 발명의 제 1 실시예에 따른 스토리지 캐패시터부에 대한 평면도로서, 블랭크부를 가지는 보조 캐패시터 전극을 중심으로 도시하였고, 설명의 편의상 절연층 및 화소 전극에 대한 도시는 생략하였다.
도시한 바와 같이, 반도체층(110)이 형성되어 있고, 반도체층(110)과 중첩되며, 제 1 방향으로 공통 배선(118)이 형성되어 있다.
상기 공통 배선(118)의 상부에, 상기 공통 배선의 단차에 대응하여 블랭크부(140)를 가지는 보조 캐패시터 전극(130)이 형성되어 있다.
도면 상에서, 상기 블랭크부(140) 하단부에는 반도체층의 일부(110b)와 보조 캐패시터 전극(130)을 연결하는 제 1 콘택홀(122)이 형성되어 있고, 상기 블랭크부(140) 상단부에는 보조 캐패시터 전극(130)과 미도시한 화소 전극(도 4의 138)을 연결하는 제 2 콘택홀(132)이 형성되어 있다.
도 6은 상기 도 5의 절단선 III-III에 따라 절단된 단면을 도시한 단면도이다.
도시한 바와 같이, 절연 기판(100) 상에 반도체층(110)이 형성되어 있고, 반도체층(110)을 덮는 영역에 형성되며, 상기 반도체층의 일부(110b)를 노출시키는 제 1 콘택홀(122)을 가지는 게이트 절연막(112)이 형성되어 있고, 게이트 절연막(112) 상부에 공통 배선(118)이 형성되어 있으며, 공통 배선(118) 상부에 위치하며 상기 제 1 콘택홀(122)과 대응되는 위치에서 콘택홀이 구성된 층간 절연막(124)이 형성되어 있고, 층간 절연막(124) 상부에는 상기 제 1 콘택홀(122)을 통해 반도체층의 끝단 일부(110b)과 접촉하며 상기 공통 배선(118)이 이루는 단차부에 패턴을 양분시키는 블랭크부(140)를 가지는 보조 캐패시터 전극(130)이 형성되어 있고, 상기 보조 캐패시터 전극(130) 상부에는 공통 배선(118) 형성부에 위치하는 보조 캐패시터 전극(130)을 일부 노출시키는 제 2 콘택홀(132)을 가지는 보호층(134)이 형성되어 있고, 보호층(134) 상부에는 제 2 콘택홀(132)을 통해 보조 캐패시터 전극(130)과 연결되는 화소 전극(138)이 형성되어 있다.
이때, 상기 스토리지 캐패시터(CST)는 게이트 절연막(112)이 개재된 상태에서 서로 대향되게 위치하는 반도체층(110) 및 공통 배선(118) 영역으로 이루어진 제 1 스토리지 캐패시터부(CST1)와, 층간 절연막(124)이 개재된 상태에서 서로 대향되게 위치하는 공통 배선(118) 및 보조 캐패시터 전극(130) 영역으로 이루어진 제 2 스토리지 캐패시터부(CST2)의 병렬 구조로 이루어진다.
이때, 상기 블랭크부(130)의 폭("IV" 영역)은 공통 배선(118)의 단차부분을 노출시키며, 상기 보조 캐패시터 전극(130)을 양분시키지 않는 범위에서 형성되는 것이 바람직하다.
<실시예 2>
도 7은 본 발명의 제 2 실시예에 따른 스토리지 캐패시터부에 대한 평면도로서, 상기 실시예 1과 중복되는 부분에 대한 설명은 간략히 한다.
도시한 바와 같이, 상기 보조 캐패시터 전극(230)은, 공통 배선(218) 단차부와 대응되는 동일한 방향으로 보조 캐패시터 전극(230)의 일측을 오픈시키는 역ㄷ자형 블랭크부(240)를 가지며, 상기 블랭크부(240)의 하부에는 반도체층(210)과 보조 캐패시터 전극(230)을 연결시키는 제 1 콘택홀(222)이 형성되어 있고, 상기 블랭크부(240) 상부에는 보조 캐패시터 전극(230)과 미도시한 화소 전극을 연결시키는 제 2 콘택홀(232)이 형성되어 있다.
상기 블랭크부(240)를 중심으로, 보조 캐패시터 전극(230)의 상단부와 하단부의 연결부분(V)의 폭 마진은, 사진식각 공정 특성 상 2 ㎛이상이 되도록 하는 것이 바람직하다.
그리고, 상기 블랭크부(240)의 형상은 본 실시예 이외에도 "ㄷ자형"으로 형성하는 것도 무방하며, 연결부분의 폭은 상기 실시예 2와 동일하게 적용할 수 있다.
그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
예를 들어, 상기 실시예에 따른 액정표시장치 이외에도, 본 발명에 따른 스토리지 캐패시터부 구조를 포함하는 어레이 기판 구조는 평판표시장치에 확대적용할 수 있다.
이상과 같이, 본 발명에 따른 스토리지 캐패시터부 구조를 가지는 평판표시장치에 의하면, 공통 배선 단차부에서 공통 배선과 보조 캐패시터 전극간의 쇼트를 효과적으로 방지할 수 있기 때문에 생산수율을 향상시킬 수 있고, 개구율 감소없이 스토리지 캐패시터 용량을 증가시킬 수 있다.
Claims (6)
- 절연 기판 상에, 제 1 방향으로 형성된 다수 개의 게이터 배선과;상기 게이트 배선과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과;상기 게이트 배선과 동일 방향으로 일정간격 이격되게 형성되며, 캐패시터 전극이 분기된 다수 개의 공통 배선과;상기 게이트 및 데이터 배선의 교차부에 형성되는 박막트랜지스터와;상기 박막트랜지스터와 연결되며, 상기 공통 배선의 단차부에 대응하여 블랭크부(blank part)를 가지는 보조 캐패시터 전극을 가지는 스토리지 캐패시터와;상기 보조 캐패시터 전극과 연결된 화소 전극을 포함하는 평판표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 스토리지 캐패시터의 적층구조는, 반도체층과, 반도체층을 덮는 영역에 형성되며, 상기 반도체층의 일부를 노출시키는 제 1 콘택홀을 가지는 게이트 절연막과, 상기 게이트 절연막 상부의 반도체층의 일부에 대응되는 영역에 위치하는 공통 배선과, 상기 공통 배선 및 게이트 절연막을 덮으며, 상기 게이트 절연막과 제 1 콘택홀을 공통적으로 가지는 층간 절연막과, 상기 층간 절연막 상부에 위치하며, 상기 공통 배선의 단차부에 대응되는 위치에서 블랭크부를 가지고, 상기 제 1 콘택홀을 통해 상기 반도체층의 일부와 접촉하는 보조 캐패서터 전극과, 상기 보조 캐패시터 전극을 덮으며, 상기 공통 배선과 대응되는 위치에서 상기 보조 캐패시터 전극을 일부 노츨시키는 제 2 콘택홀을 가지는 보호층과, 상기 보호층 상에 위치하며, 상기 제 2 콘택홀을 통해 보조 캐패시터 전극과 연결되는 화소 전극을 포함하는 평판표시장치용 어레이 기판.
- 제 2 항에 있어서,상기 스토리지 캐패시터 용량은, 상기 게이트 절연막이 개재된 상태에서 대응되게 위치하는 반도체층 및 공통 배선 구간의 제 1 스토리지 캐패시터와, 상기 층간 절연막이 개재된 상태에서 대응되게 위치하며, 상기 캐패시터 전극을 포함한 공통 배선 및 보조 캐패시터 전극 구간의 제 2 스토리지 캐패시터의 합에 해당되는 평판표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 블랭크부는, 상기 보조 캐패시터 전극의 중앙부에 위치하는 평판표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 블랭크부는, 상기 보조 캐패시터 전극의 일측을 오픈시키는 역 ㄷ자형 패턴, ㄷ자형 패턴 중 어느 하나에 해당되는 평판표시장치용 어레이 기판.
- 제 5 항에 있어서,상기 블랭크부를 기준으로, 상기 보조 캐패시터 전극의 상단부와 하단부 연결패턴의 폭 마진(margin)은 2 ㎛인 평판표시장치용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020723A KR100465180B1 (ko) | 2002-04-16 | 2002-04-16 | 평판표시장치용 어레이 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0020723A KR100465180B1 (ko) | 2002-04-16 | 2002-04-16 | 평판표시장치용 어레이 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030082143A KR20030082143A (ko) | 2003-10-22 |
| KR100465180B1 true KR100465180B1 (ko) | 2005-01-13 |
Family
ID=32379186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0020723A KR100465180B1 (ko) | 2002-04-16 | 2002-04-16 | 평판표시장치용 어레이 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100465180B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647820B1 (ko) * | 2004-06-30 | 2006-11-23 | 주식회사 비젼하이텍 | 포커스 조절이 간편한 베리포컬 카메라장치 |
| JP4083752B2 (ja) * | 2005-01-31 | 2008-04-30 | 三菱電機株式会社 | アクティブマトリクス基板及びその製造方法 |
| KR101136410B1 (ko) * | 2005-05-04 | 2012-04-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06186591A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
| KR20000033833A (ko) * | 1998-11-26 | 2000-06-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
| JP2000187248A (ja) * | 1998-07-14 | 2000-07-04 | Toshiba Electronic Engineering Corp | アクティブマトリクス型液晶表示装置 |
| JP2001042361A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 透過型液晶表示装置 |
| KR20010103892A (ko) * | 2000-05-10 | 2001-11-24 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| JP2001330850A (ja) * | 2000-05-19 | 2001-11-30 | Sharp Corp | 液晶表示装置およびその欠陥修正方法 |
| KR20010111252A (ko) * | 2000-06-09 | 2001-12-17 | 윤종용 | 박막 트랜지스터 기판 및 그의 제조 방법 |
-
2002
- 2002-04-16 KR KR10-2002-0020723A patent/KR100465180B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06186591A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
| JP2000187248A (ja) * | 1998-07-14 | 2000-07-04 | Toshiba Electronic Engineering Corp | アクティブマトリクス型液晶表示装置 |
| KR20000033833A (ko) * | 1998-11-26 | 2000-06-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
| JP2001042361A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 透過型液晶表示装置 |
| KR20010103892A (ko) * | 2000-05-10 | 2001-11-24 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| JP2001330850A (ja) * | 2000-05-19 | 2001-11-30 | Sharp Corp | 液晶表示装置およびその欠陥修正方法 |
| KR20010111252A (ko) * | 2000-06-09 | 2001-12-17 | 윤종용 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030082143A (ko) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7955908B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| TWI440945B (zh) | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 | |
| US7646445B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101245991B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR101258903B1 (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20070211188A1 (en) | Thin film transistor array panel | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR102182428B1 (ko) | 표시 장치 및 그 제조 방법 | |
| JP2009218604A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20090117521A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR100325668B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100465180B1 (ko) | 평판표시장치용 어레이 기판 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| KR102188067B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| JP3662325B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| KR20070115235A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| KR100980019B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101396809B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP6295543B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101026797B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101660912B1 (ko) | 박막 트랜지스터 액정표시장치 및 그 제조방법 | |
| JP2002108245A (ja) | マトリクスアレイ基板 | |
| KR20030011183A (ko) | 박막 트랜지스터 표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 15 |