KR100461950B1 - 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법 - Google Patents

반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법 Download PDF

Info

Publication number
KR100461950B1
KR100461950B1 KR10-2002-0026779A KR20020026779A KR100461950B1 KR 100461950 B1 KR100461950 B1 KR 100461950B1 KR 20020026779 A KR20020026779 A KR 20020026779A KR 100461950 B1 KR100461950 B1 KR 100461950B1
Authority
KR
South Korea
Prior art keywords
wire
solder ball
colored
conductive
conductive wire
Prior art date
Application number
KR10-2002-0026779A
Other languages
English (en)
Other versions
KR20030088794A (ko
Inventor
정지영
류상현
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2002-0026779A priority Critical patent/KR100461950B1/ko
Priority to TW92112263A priority patent/TWI229931B/zh
Priority to JP2003129272A priority patent/JP3740507B2/ja
Priority to US10/437,749 priority patent/US6888242B2/en
Publication of KR20030088794A publication Critical patent/KR20030088794A/ko
Application granted granted Critical
Publication of KR100461950B1 publication Critical patent/KR100461950B1/ko
Priority to US11/038,756 priority patent/US7145251B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법에 관한 것으로, 다양한(다른 직경 및 다른 금속 조성) 종류의 도전성 와이어를 일견하여 구별할 수 있도록, 반도체 다이와 섭스트레이트을 전기적으로 연결하는 도전성 와이어에 있어서, 상기 도전성 와이어는 표면에 유기화합물과 염료가 혼합되어 형성된 착색제가 착색된 것을 특징으로 함.

Description

반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법{conductive wire for a semiconductor package and its manufacturing method, and evaporation method of wire}
본 발명은 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법에 관한 것으로, 더욱 상세하게 설명하면 다양한(다양한 직경 및 금속) 종류의 도전성 와이어를 일견하여 구별할 수 있는 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법에 관한 것이다.
일반적으로 반도체패키지용 도전성 와이어는 고순도의 골드(Au), 알루미늄(Al) 또는 구리(Cu)로 만들어져, 반도체 다이와 섭스트레이트(리드프레임, 인쇄회로기판, 써킷 필름, 써킷 테이프 등등)를 연결하는 가느다란 도선을 말한다. 즉, 도전성 와이어는 반도체 다이와 이를 받쳐주는 섭스트레이트 사이를 전기적으로 연결하는 가느다란 도선으로서 반도체 구조 재료중의 하나이다.
이러한 도전성 와이어는 반도체패키지의 종류, 물리적, 기계적 특징 또는 고객의 취향에 따라 다양한 직경 및 다양한 금속으로 형성될 수 있으며, 최근에는 기계적, 화학적 및 전기적 성능이 좀더 우수한 구리 와이어도 개발 및 출시되고 있다.
한편, 이러한 도전성 와이어는 스풀(spool)이라고 불리는 통의 표면에 라벨(label)을 부착하여 구분하고 있으나, 반도체패키지의 와이어 본딩 공정중에는 상기 통을 벗기고 사용함으로써, 이후에서는 도전성와이어의 종류나 직경을 구분하는 것이 매우 어렵게 되어 있다. 또한, 최근 반도체패키지에 사용되는 도전성 와이어의 종류(직경 및 금속)가 다양해짐에 따라 하나의 생산 공정에서 여러 종류의 도전성 와이어를 사용할 경우 그 구분은 더욱 어려워지고 있다.
예를 들면, 하나의 와이어 본딩 장비에서 여러 종류의 반도체패키지와 여러 종류의 도전성 와이어를 사용함으로써, 상기 도전성 와이어의 관리가 더욱 어려워지고 있다. 다른 말로 하면, 각각의 도전성 와이어마다 다른 와이어 본딩 장비를 이용하면 상기 도전성 와이어의 관리가 어느 정도 수월하겠지만, 현실적으로 고가의 와이어 본딩 장비는 그 갯수가 한정되어 있기 때문에, 몇대의 와이어 본딩 장비에서 수많은 종류의 도전성 와이어의 본딩을 수행하여야 되고, 따라서 잘못된 도전성 와이어로 본딩이 이루어지는 경우가 있다.
상기와 같이 다른 직경 및 다른 금속으로 된 와이어를 잘못 사용했을 경우에는, 도전성 와이어가 반도체 다이나 섭스트레이트에 단단하게 본딩되지 않거나 또는 기계적, 화학적 및 전기적 특성이 미리 정해진 특성으로 나오질 않는 등의 다양한 후속 문제를 야기한다.
따라서 본 발명은 상기와 같은 종래의 문제를 해결하기 위해 안출한 것으로,다양한 종류의 도전성 와이어를 일견하여 쉽게 구분할 수 있는 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은, 반도체 다이와 섭스트레이트를 전기적으로 연결하는 도전성 와이어에 있어서, 상기 도전성 와이어는 표면에 유기화합물과 염료가 혼합되어 형성된 착색제가 착색된 것을 특징으로 한다.
여기서, 상기 유기화합물은 벤조트리아졸, 알킬이미다졸 또는 벤조이미다졸중 어느 하나일 수 있다.
또한, 상기 도전성 와이어는 그 직경 및 금속 종류에 따라 서로 다른 색채로 착색될 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명은, 반도체 다이와 섭스트레이트를 전기적으로 연결하는 도전성 와이어의 제조 방법에 있어서, 소정 직경 및 소정 금속으로 통상의 도전성 와이어를 형성한 후, 상기 도전성 와이어를, 상기 도전성 와이어의 열처리 공정과 권선 공정 사이에, 유기화합물과 염료가 혼합된 대략 25~50℃의 온도를 갖는 착색제에 대략 1~5분 정도 담근 후 건조시킴으로써, 도전성 와이어의 표면이 소정 색채로 착색되도록 함을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명은, 유기화합물에 소정 색채의 염료가 함유된 착색제로 착색된 도전성 와이어의 이베포레이션 방법에 있어서, 반도체 다이와 섭스트레이트의 와이어 본딩이 대략 180~275℃의 온도를 갖는 히트블럭 상에서 수행되는 동시에, 상기 와이어의 1차 볼 본딩을 위해 상기 와이어의 일단에 전기 에너지에 의한 고열이 제공되고, 또한 상기 와이어의 2차 스티치 본딩을 위해 상기 와이어의 타단에 초음파에 의한 마찰열이 제공됨으로써, 도전성와이어의 표면에 착색된 착색제가 이베포레이션되도록 함을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법에 의하면, 다른 종류의 도전성 와이어에는 다른 색채가 착색되어 있음으로써, 다른 직경 및 다른 금속 조성의 도전성 와이어를 일견하여 쉽게 구분할 수 있는 장점이 있는 동시에, 또한 도전성 와이어가 외부 공기와 직접 접촉되는 현상을 억제함으로써, 도전성 와이어의 산화도 방지할 수 있는 장점이 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 의한 도전성 와이어는 외형이 종래와 같이 대략 가느다란 도선 형태로 되어 있으며, 단지 그 표면이 소정 색채로 착색되어 있는 것이 특징이다. 물론, 이러한 도전성 와이어는 종래와 같이 반도체 다이와 섭스트레이트을 상호 전기적으로 연결하는데 이용된다.
여기서, 상기 착색제는 금속과 물리화학적 결합을 하는 유기화합물에 적절한색채의 염료나 안료가 첨가되어 형성된 것이다. 상기한 금속과 물리화학적 결합을 하는 유기화합물의 대표적인 것으로는 벤조트리아졸, 알킬이미다졸 또는 벤조이미다졸이 될 수 있으며, 이중 고온에서 쉽게 휘발되는 알킬이미다졸이 가장 바람직한 유기화합물이다.
참고로, 상기 벤조트리아졸, 알킬이미다졸, 벤조이미다졸의 화학적 구조는 아래와 같다.
벤조트리아졸(Benzotriazole)
알킬이미다졸(Alkyl Imidazole)
벤조이미다졸(Benzimidazole)
한편, 이러한 유기화합물과 염료 및 안료 등이 혼합되어 형성된 착색제는 도전성 와이어의 본딩 공정중 고온이 적용되는 영역(예를 들면, 히터블럭 상부에 위치하는 와이어의 전체 영역)이 모두 휘발되어 제거됨으로써 원래의 색채로 복귀된다. 또한, 1차 본딩을 위한 볼 형성 및 본딩 영역이나, 2차 본딩을 위한 스티치 본딩 영역의 착색제도 모두 고온의 환경에 의해 제거됨으로써, 상기 도전성 와이어와 반도체 다이 및 섭스트레이트의 본딩력에는 상기 착색제로 인한 영향이 전혀 없다. 다른말로 하면 고온이 적용된 영역(본딩되는 영역)의 착색제는 이미 모두 휘발되어 제거됨으로써, 상기 착색제로 인한 본딩력의 저하는 발생하지 않는다.
물론, 여기서 상기 도전성 와이어는 그 종류 즉, 직경 및 금속 조성에 따라 서로 다른 색채로 착색됨으로써, 도전성 와이어 간의 구분을 쉽게 할 수 있도록 되어 있다.
이러한 본 발명에 의한 도전성 와이어의 제조 방법을 설명하면 다음과 같다.
먼저, 종래와 같이 골드, 알루미늄 또는 구리와 같은 금속을 이용하여 일정 직경을 갖는 도전성 와이어를 정제, 인발, 열처리, 권선 등의 공정을 통하여 제조한다.
상기 공정 중 열처리 공정과 권선 공정 사이에서, 상기 도전성 와이어를 유기화합물과 염료가 혼합된 대략 25~50℃의 온도를 갖는 착색제에, 대략 1~5분 정도 담근 후 빼내어 건조시킴으로써, 도전성 와이어의 표면이 소정 색채로 착색되도록 한다.
물론, 이러한 착색은 도전성 와이어의 종류 즉, 도전성 와이어의 직경, 금속조성에 따라 각각 다른 색채로 착색함으로써, 일견하여 도전성 와이어의 종류를 알 수 있도록 한다.
한편, 상술한 착색제로 착색된 도전성 와이어의 이베포레이션 방법을 설명하면 다음과 같다.
먼저, 상기 와이어의 이베포레이션은 와이어 본딩 공정중 크게 3가지 방법에 의해 수행된다.
첫번째로, 반도체 다이와 섭스트레이트의 와이어 본딩을 대략 180~275℃의 온도를 갖는 히트블럭 상에서 수행함으로써, 상기 와이어에 착색된 착색제를 이베포레이션시킬 수 있다. 즉, 상기 와이어 본딩 공정중 상기 와이어에 대략 180~275℃의 온도가 직접 제공됨으로써, 상기 와이어 전체에 착색된 착색제가 이베포레이션된다.
두번째로, 상기 와이어의 1차 볼 본딩을 위해 상기 와이어의 일단에 전기 에너지에 의한 고열이 제공됨으로써, 상기 와이어의 일단에 착색된 착색제가 이베포레이션된다. 따라서, 반도체 다이에 수행되는 와이어의 1차 볼 본딩은 이미 상기 착색제가 모두 이베포레이션됨으로써, 착색제에 의한 본딩력의 저하 문제는 발생하지 않는다.
세번째로, 상기 와이어의 2차 스티치 본딩을 위해 상기 와이어의 타단에 초음파에 의한 마찰열이 제공됨으로써, 상기 와이어의 타단에 착색된 착색제가 이베포레이션된다. 따라서, 섭스트레이트에 수행되는 와이어의 2차 스티치 본딩은 이미상기 착색제가 모두 이베포레이션됨으로써, 착색제에 의한 본딩력의 저하 문제는 발생하지 않는다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 본 발명은 이것으로만 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법에 의하면, 다른 종류의 도전성 와이어에는 다른 색채가 착색되어 있음으로써, 다른 직경 및 다른 금속 조성의 도전성 와이어를 쉽게 구분할 수 있는 효과가 있고 또한 공기 노출로 인한 산화도 방지할 수 있는 효과가 있다.

Claims (5)

  1. (정정) 반도체패키지용 회로기판에 플럭스로 임시 고정된 후, 고온에서 리플로우되면 회로기판에 완전히 고정되는 솔더볼에 있어서,
    상기 플럭스로 임시 고정되는 솔더볼은 표면에 벤조트리아졸, 알킬이미다졸 또는 벤조이미다졸중 어느 하나의 유기화합물과 소정 색채를 갖는 염료가 혼합되어 형성된 착색제로 착색되어 있되, 그 크기 및 금속 조성에 따라 서로 다른 색채로 착색되고, 또한 상기 착색제는 리플로우 온도 150~260℃에서 모두 휘발되어 제거되는 것을 특징으로 하는 반도체패키지용 솔더볼.
  2. (삭제)
  3. (삭제)
  4. (정정) 반도체패키지용 회로기판에 플럭스로 임시 고정된 후, 고온에서 리플로우되어 회로기판에 완전히 고정되는 솔더볼의 제조 방법에 있어서,
    원형의 솔더볼이 형성된 후, 상기 솔더볼이 벤조트리아졸, 알킬이미다졸 또는 벤조이미다졸중 어느 하나의 유기화합물과 소정 색채의 염료가 혼합된 대략 25~50℃의 온도를 갖는 착색제에 대략 1~5분 정도 담궈짐으로써, 솔더볼의 표면이 소정 색채로 착색되도록 하되, 그 크기 및 금속 조성에 따라 서로 다른 색채로 착색되도록 하고, 또한 상기 착색제는 리플로우 온도 150~260℃에서 모두 휘발되어 제거되는 것을 특징으로 하는 반도체패키지용 솔더볼의 제조 방법.
  5. (정정) 유기화합물에 소정 색채의 염료가 함유되어 이루어진 착색제로 착색된 솔더볼의 이베포레이션 방법에 있어서,
    상기 솔더볼이 반도체패키지용 회로기판에 플럭스로 임시 고정된 후, 150~260℃의 온도를 갖는 퍼니스(furnace)에서 30~60초 동안 리플로우(reflow)되면, 상기 플럭스와, 상기 솔더볼의 표면에 벤조트리아졸, 알킬이미다졸 또는 벤조이미다졸중 어느 하나의 유기화합물과 솔더볼의 크기 및 금속 조성에 따라 서로 다른 색채를 갖는 염료가 혼합되어 형성된 착색제가 이베포레이션되도록 함을 특징으로 하는 솔더볼의 이베포레이션 방법.
KR10-2002-0026779A 2002-05-15 2002-05-15 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법 KR100461950B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0026779A KR100461950B1 (ko) 2002-05-15 2002-05-15 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법
TW92112263A TWI229931B (en) 2002-05-15 2003-05-06 Solder ball and conductive wire for a semiconductor package, and its manufacturing method, and its evaporation method
JP2003129272A JP3740507B2 (ja) 2002-05-15 2003-05-07 半導体パッケージ用ソルダボール及び半導体パッケージ用導電性ワイヤ、並びにそれらの製造方法
US10/437,749 US6888242B2 (en) 2002-05-15 2003-05-14 Color contacts for a semiconductor package
US11/038,756 US7145251B2 (en) 2002-05-15 2005-01-19 Colored conductive wires for a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0026779A KR100461950B1 (ko) 2002-05-15 2002-05-15 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법

Publications (2)

Publication Number Publication Date
KR20030088794A KR20030088794A (ko) 2003-11-20
KR100461950B1 true KR100461950B1 (ko) 2004-12-14

Family

ID=32382919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0026779A KR100461950B1 (ko) 2002-05-15 2002-05-15 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법

Country Status (1)

Country Link
KR (1) KR100461950B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394619B1 (ko) * 2012-01-11 2014-05-13 희성금속 주식회사 내산화 유기물 또는 내산화 유기물과 금속이 코팅된 내산화 반도체 패키지용 본딩 와이어

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002454A (ko) * 1988-07-25 1990-02-28 미다 가쓰시게 반도체장치 및 그 제조방법
KR930010438A (ko) * 1991-11-14 1993-06-22 민화식 산업 폐기물의 고열 분해 소각장치
KR19990037134A (ko) * 1997-10-16 1999-05-25 가네꼬 히사시 피복되고 미세한 금속와이어 및 이를 이용한 반도체장치의 조립방법
KR20030003900A (ko) * 2001-07-04 2003-01-14 주식회사 코스마 와이어 본딩용 다색채 캐필러리 소결체 및 그의 제조 방법
JP2003026249A (ja) * 2001-07-19 2003-01-29 Sumitomo Metal Mining Co Ltd ボンディングワイヤまたは中間加工材の梱包体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002454A (ko) * 1988-07-25 1990-02-28 미다 가쓰시게 반도체장치 및 그 제조방법
KR930010438A (ko) * 1991-11-14 1993-06-22 민화식 산업 폐기물의 고열 분해 소각장치
KR19990037134A (ko) * 1997-10-16 1999-05-25 가네꼬 히사시 피복되고 미세한 금속와이어 및 이를 이용한 반도체장치의 조립방법
KR20030003900A (ko) * 2001-07-04 2003-01-14 주식회사 코스마 와이어 본딩용 다색채 캐필러리 소결체 및 그의 제조 방법
JP2003026249A (ja) * 2001-07-19 2003-01-29 Sumitomo Metal Mining Co Ltd ボンディングワイヤまたは中間加工材の梱包体

Also Published As

Publication number Publication date
KR20030088794A (ko) 2003-11-20

Similar Documents

Publication Publication Date Title
US5962133A (en) Solder, electronic component mounted by soldering, and electronic circuit board
US7105383B2 (en) Packaged semiconductor with coated leads and method therefore
CN102150263A (zh) 引线、布线部件、封装部件、带有树脂的金属部件和树脂封装半导体装置以及它们的制造方法
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
CN106373933A (zh) 引线框及其制造方法
US7145251B2 (en) Colored conductive wires for a semiconductor package
US5125560A (en) Method of soldering including removal of flux residue
KR100461950B1 (ko) 반도체패키지용 도전성 와이어 및 그 제조 방법, 그리고 와이어의 이베포레이션 방법
JP2004154864A (ja) 鉛フリーはんだ合金
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
JP2002329741A (ja) 銅ボンディングワイヤー
KR100461949B1 (ko) 반도체패키지용 솔더볼 및 그 제조 방법, 그리고 솔더볼의 이베포레이션 방법
JP2002289652A (ja) 半導体装置用テープキャリアおよびその製造方法
CN108231718A (zh) 具有金包覆层的金银铝铜合金复合键合丝及其制造方法
CN108198795A (zh) 一种金钯银合金复合键合丝及其制造方法
US8159826B2 (en) Surface treatments for contact pads used in semiconductor chip packagages and methods of providing such surface treatments
US20080079175A1 (en) Layer for chip contact element
CN108091631A (zh) 具有金包覆层的金合金复合键合丝及其制造方法
KR20180058205A (ko) 반도체 장치 및 그의 제조 방법
RU2056990C1 (ru) Консервирующий флюс для низкотемпературной пайки
RU2211255C1 (ru) Способ горячего лужения печатных плат
JP2001043745A (ja) フラットケーブル
KR100416838B1 (ko) 반도체의 패키지장치 및 그 방법
TW541362B (en) Lead-free electroplating process
JPH1166965A (ja) リード線

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181205

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 16