KR100459079B1 - Evaluation method of gettering ability of silicon wafer - Google Patents
Evaluation method of gettering ability of silicon wafer Download PDFInfo
- Publication number
- KR100459079B1 KR100459079B1 KR10-2002-0077061A KR20020077061A KR100459079B1 KR 100459079 B1 KR100459079 B1 KR 100459079B1 KR 20020077061 A KR20020077061 A KR 20020077061A KR 100459079 B1 KR100459079 B1 KR 100459079B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- copper
- gettering capability
- gettering
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Abstract
본 발명은 실리콘웨이퍼의 게터링 능력을 평가하는 방법에 관한 것으로, 특히 실리콘웨이퍼의 게터링 능력을 정성 평가 및 정량 평가할 수 있는 방법에 관한 것이다.The present invention relates to a method for evaluating the gettering capability of a silicon wafer, and more particularly, to a method for qualitatively and quantitatively evaluating the gettering capability of a silicon wafer.
이를 위한 본 발명인 실리콘웨이퍼의 게터링 능력 평가 방법은 실리콘웨이퍼를 준비한 후, 상기 실리콘웨이퍼 뒷면(Back side)의 일부에 구리(Cu) 오염 용액을 떨어뜨리는 제 1단계와, 상기 실리콘웨이퍼의 구리 오염 용액을 약 100℃의 온도에서 건조시키는 제 2단계와, 상기 실리콘웨이퍼를 약 700 내지 1000℃의 온도로 열처리하여 상기 건조된 구리 오염 용액으로부터 구리 이온(Cu2+)을 상기 실리콘웨이퍼의 내부로 확산시키는 제 3단계와, 상기 실리콘웨이퍼의 앞면(Front side)을 육안 관찰하여 상기 실리콘웨이퍼의 게터링 능력을 정성 평가하는 제 4단계와, 상기 실리콘웨이퍼의 앞면(Front side)에서 게터링 능력을 평가하고자 하는 부분의 표면을 로컬 에칭(local etching)하는 제 5단계와, 상기 로컬 에칭된 혼산 액의 농도를 분석하여 상기 실리콘웨이퍼의 각 부분에 따른 게터링 능력을 정량적으로 평가하는 제 6단계를 포함하는 것이 특징이다.The method for evaluating the gettering capability of a silicon wafer according to the present invention comprises preparing a silicon wafer, and then dropping a copper (Cu) contamination solution on a portion of the back side of the silicon wafer, and copper contamination of the silicon wafer. A second step of drying the solution at a temperature of about 100 ° C., and heat treating the silicon wafer to a temperature of about 700 to 1000 ° C. to transfer copper ions (Cu 2+ ) from the dried copper contamination solution into the silicon wafer. A third step of diffusing, a fourth step of qualitatively evaluating the gettering capability of the silicon wafer by visually observing the front side of the silicon wafer, and a gettering capability at the front side of the silicon wafer. A fifth step of locally etching the surface of the portion to be evaluated, and analyzing the concentration of the locally etched mixed solution to analyze each part of the silicon wafer. It is characterized in that it comprises a sixth step of quantitative evaluation of the gettering ability of the.
Description
본 발명은 실리콘웨이퍼의 게터링 능력을 평가하는 방법에 관한 것으로, 특히 실리콘웨이퍼의 게터링 능력을 정성 평가 및 정량 평가할 수 있는 방법에 관한 것이다.The present invention relates to a method for evaluating the gettering capability of a silicon wafer, and more particularly, to a method for qualitatively and quantitatively evaluating the gettering capability of a silicon wafer.
일반적으로 반도체 소자 제작에 사용되는 실리콘웨이퍼는 단결정의 생산 및 가공 공정 과정에서 또는 반도체 소자의 제작 과정에서 금속에 의하여 오염되기가 쉽다. 그리고, 실리콘웨이퍼의 금속 오염은 반도체 소자의 전기적 특성에 악영향을 끼침으로서, 반도체 소자의 불량의 원인이 된다. 따라서, 실리콘웨이퍼의 내부에는 게터링 사이트(gettering site)를 형성시켜, 실리콘웨이퍼가 금속에 의하여 오염되더라도 게터링 사이트(gettering site)에 게터링되어 반도체 소자에는 영향을 미치지 않도록 한다. 그리고, 이러한 실리콘웨이퍼 내의 게터링 사이트의 형성 후, 실리콘웨이퍼의 게터링 능력(gettering ability)을 평가하는 방법에 대한 연구가 활발히 진행되고 있다.In general, silicon wafers used in semiconductor device fabrication are likely to be contaminated by metal during the production and processing of single crystals or during the fabrication of semiconductor devices. In addition, the metal contamination of the silicon wafer adversely affects the electrical characteristics of the semiconductor device, and causes a defect of the semiconductor device. Therefore, a gettering site is formed inside the silicon wafer so that the gettering site is gettered even if the silicon wafer is contaminated by the metal so as not to affect the semiconductor device. Further, after the formation of the gettering site in the silicon wafer, research on a method of evaluating the gettering ability of the silicon wafer has been actively conducted.
종래의 게터링 능력을 평가할 수 있는 방법으로는 SIPHER 장비를 이용하여 실리콘웨이퍼의 게터링 능력의 유무에 대하여 정성적으로 평가하였다. 그리고, 실리콘웨이퍼의 전체면을 금속에 오염을 시킨 후, 오염 면의 반대면 전체를 에칭하여 그 에칭된 혼산 액을 분석, 즉 그 혼산 액의 불순물의 농도를 분석함으로서 실리콘웨이퍼 전면의 게터링 능력을 정량적으로 평가하였다.As a method for evaluating the conventional gettering capability, the presence or absence of the gettering capability of the silicon wafer was qualitatively evaluated using SIPHER equipment. Then, the entire surface of the silicon wafer is contaminated with metal, and then the entire opposite surface of the silicon wafer is etched to analyze the etched mixed solution, that is, the concentration of impurities in the mixed solution to obtain the gettering capability of the front surface of the silicon wafer. Was evaluated quantitatively.
그러나, SIPHER 장비에 의한 실리콘웨이퍼의 게터링 능력의 정성 평가의 경우에는 고가의 장비를 필요로 하고 실리콘웨이퍼의 게터링 능력을 정성적으로만 평가할 수밖에 없다는 문제점이 있었다. 또, 실리콘웨이퍼의 전면에 대한 에칭에 의한 실리콘웨이퍼의 게터링 능력의 정량 평가는 실리콘웨이퍼의 각 위치에 따른 부분적인 게터링 능력의 평가를 할 수 없고, 또한 전면의 에칭에 따른 시간 소모가 많이 되는 문제점이 있었다.However, in the case of qualitative evaluation of the gettering capability of the silicon wafer by the SIPHER equipment, there is a problem that expensive equipment is required and only the qualitative evaluation of the gettering capability of the silicon wafer is required. In addition, the quantitative evaluation of the gettering capability of the silicon wafer by etching the front surface of the silicon wafer cannot evaluate the partial gettering ability according to each position of the silicon wafer, and it is time consuming due to the etching of the front surface. There was a problem.
본 발명은 실리콘웨이퍼의 게터링 능력의 평가를 고가의 장비를 사용하지 않고 저 비용으로 신속하게 할 수 있으며, 또한, 게터링 능력의 정성적ㆍ정량적 평가를 동시에 실시할 수 있는 실리콘웨이퍼의 게터링 능력 평가 방법을 제공하려는 것이다.According to the present invention, the gettering ability of a silicon wafer can be evaluated quickly and at low cost without using expensive equipment, and the gettering of the silicon wafer capable of performing both qualitative and quantitative evaluation of the gettering ability at the same time. It is to provide a method for assessing abilities.
이를 위한 본 발명인 실리콘웨이퍼의 게터링 능력 평가 방법은 실리콘웨이퍼를 준비한 후, 상기 실리콘웨이퍼 뒷면(Back side)의 일부에 구리(Cu) 오염 용액을 떨어뜨리는 제 1단계와, 상기 실리콘웨이퍼의 구리 오염 용액을 약 100℃의 온도에서 건조시키는 제 2단계와, 상기 실리콘웨이퍼를 약 700 내지 1000℃의 온도로 열처리하여 상기 건조된 구리 오염 용액으로부터 구리 이온(Cu2+)을 상기 실리콘웨이퍼의 내부로 확산시키는 제 3단계와, 상기 실리콘웨이퍼의 앞면(Front side)을 육안 관찰하여 상기 실리콘웨이퍼의 게터링 능력을 정성 평가하는 제 4단계와, 상기 실리콘웨이퍼의 앞면(Front side)에서 게터링 능력을 평가하고자 하는 부분의 표면을 로컬 에칭(local etching)하는 제 5단계와, 상기 로컬 에칭된 혼산 액의 농도를 분석하여 상기 실리콘웨이퍼의 각 부분에 따른 게터링 능력을 정량적으로 평가하는 제 6단계를 포함하는 것이 특징이다.The method for evaluating the gettering capability of a silicon wafer according to the present invention comprises preparing a silicon wafer, and then dropping a copper (Cu) contamination solution on a portion of the back side of the silicon wafer, and copper contamination of the silicon wafer. A second step of drying the solution at a temperature of about 100 ° C., and heat treating the silicon wafer to a temperature of about 700 to 1000 ° C. to transfer copper ions (Cu 2+ ) from the dried copper contamination solution into the silicon wafer. A third step of diffusing, a fourth step of qualitatively evaluating the gettering capability of the silicon wafer by visually observing the front side of the silicon wafer, and a gettering capability at the front side of the silicon wafer. A fifth step of locally etching the surface of the portion to be evaluated, and analyzing the concentration of the locally etched mixed solution to analyze each part of the silicon wafer. It is characterized in that it comprises a sixth step of quantitative evaluation of the gettering ability of the.
그리고, 상기 제 1단계에서 상기 구리 오염 용액은 그 구리 이온(Cu2+)의 농도가 약 40,000 내지 80,000ppm인 것이 바람직하고, 상기 제 3단계에서 상기 실리콘웨이퍼의 열처리는 약 20 내지 60분의 시간 동안 하는 것이 바람직하다.In the first step, the copper contamination solution has a concentration of about 40,000 to 80,000 ppm of copper ions (Cu 2+ ), and in the third step, the heat treatment of the silicon wafer is performed in about 20 to 60 minutes. It is desirable to do for hours.
또, 상기 제 5단계에서 상기 로컬 에칭은 다수의 홀 패턴이 형성된 마스크에 에칭튜브를 삽입하고, 상기 각 에칭 튜브를 상기 실리콘웨이퍼의 표면에 밀착시킨 후, 상기 에칭 튜브에 에칭 액을 주입하여 행하는 것이 바람직하다.In the fifth step, the local etching may be performed by inserting an etching tube into a mask having a plurality of hole patterns formed thereon, adhering each etching tube to the surface of the silicon wafer, and then injecting an etching solution into the etching tube. It is preferable.
도 1은 본 발명의 전체 공정 순서도.1 is a complete process flow chart of the present invention.
도 2는 본 발명에 의하여 분석되는 부분을 나타낸 실리콘웨이퍼의 정면도.Figure 2 is a front view of a silicon wafer showing the part analyzed by the present invention.
도 3은 본 발명에 의하여 정성 평가된 실리콘웨이퍼 표면의 사진.Figure 3 is a photograph of the surface of the silicon wafer qualitatively evaluated by the present invention.
도 4는 본 발명의 로컬 에칭 방법을 나타내는 개념도.4 is a conceptual diagram showing a local etching method of the present invention.
도 5는 본 발명에 의하여 정량 평가된 결과의 그래프.5 is a graph of the results quantitatively evaluated by the present invention.
* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
W : 실리콘웨이퍼W: Silicon Wafer
10 : 웨이퍼 지지대 20 : 마스크10: wafer support 20: mask
30 : 에칭 튜브 40 : IR 램프30: etching tube 40: IR lamp
E : 에칭 액E: etching solution
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
본 발명은, 도 1에 도시된 바와 같이, 일단 게터링 능력 평가를 위한 실리콘웨이퍼를 준비(P)한다.In the present invention, as illustrated in FIG. 1, a silicon wafer is prepared (P) for gettering capability evaluation.
제 1단계(S1)로서 상기 준비된 실리콘웨이퍼의 뒷면(Back side) 일부에 구리(Cu) 오염 용액을 떨어뜨린다. 여기에서, 상기 구리 오염 용액은 그 구리 이온(Cu2+)의 농도가 약 40,000 내지 80,000ppm인 것이 바람직하다. 그리고, 구리 오염 용액은 고체 상태의 구리 필름(film)을 이용하여 약 70%의 질산(HNO3) 용액에 녹여 그 농도가 약 40,000 내지 80,000ppm이 되도록 한다.As a first step (S1), a copper (Cu) contamination solution is dropped on a part of the back side of the prepared silicon wafer. Here, the copper contamination solution preferably has a concentration of about 40,000 to 80,000 ppm of copper ions (Cu 2+ ). In addition, the copper contamination solution is dissolved in about 70% nitric acid (HNO 3 ) solution using a solid copper film to have a concentration of about 40,000 to 80,000 ppm.
본 발명의 실험을 위하여, 도 2에 도시된 바와 같이, 준비된 실리콘웨이퍼(W)의 뒷면의 중심부(1)에 구리 오염 용액을 떨어뜨린다.For the experiment of the present invention, as shown in Figure 2, the copper contamination solution is dropped in the central portion 1 of the back side of the prepared silicon wafer (W).
제 2단계(S2)로서, 상기 실리콘웨이퍼의 구리 오염 용액을 약 100℃의 온도에서 건조시킨다.As a second step (S2), the copper contamination solution of the silicon wafer is dried at a temperature of about 100 ℃.
제 3단계(S3)로서, 상기 건조된 구리 오염 용액으로부터 구리 이온(Cu2+)을 상기 실리콘웨이퍼의 내부로 확산시키기 위하여 상기 실리콘웨이퍼를 약 700 내지 1000℃의 온도로 열처리한다. 이 때, 상기 실리콘웨이퍼의 열처리는 약 20 내지 60분의 시간 동안 하는 것이 바람직하다.In a third step (S3), the silicon wafer is heat-treated at a temperature of about 700 to 1000 ° C. to diffuse copper ions (Cu 2+ ) from the dried copper contamination solution into the silicon wafer. At this time, the heat treatment of the silicon wafer is preferably performed for a time of about 20 to 60 minutes.
그 후, 제 4단계(S4)로서 상기 실리콘웨이퍼의 앞면(Front side)을 육안 관찰하여 상기 실리콘웨이퍼의 게터링 능력을 정성 평가한다.Thereafter, as a fourth step (S4), the front side of the silicon wafer is visually observed to qualitatively evaluate the gettering capability of the silicon wafer.
도 2에서와 같이 준비된 실리콘웨이퍼(W)의 중심부(1)에 구리 오염 용액을 떨어뜨린(S1) 후, 상기 제 2단계(S1) 및 제 3단계(S3)를 거친 실리콘웨이퍼의 게터링 능력 정성 평가 결과는 도 3에 나타난 사진과 같다. 즉, 실리콘웨이퍼의 내부에 게터링 사이트(gettering site)가 형성된 실리콘웨이퍼의 경우에는 (b)의 사진에서와 같이 실리콘웨이퍼의 표면에 구리 이온(Cu2+)이 확산된 부분이 나타나지 않았으며, 게터링 사이트가 형성되지 않은 실리콘웨이퍼의 경우에는 (a)의 사진에서 원으로 표시된 부분처럼 구리 이온(Cu2+)이 확산되어 오염된 부분이 나타난다.After dropping the copper contaminated solution in the center 1 of the silicon wafer (W) prepared as shown in Figure 2 (S1), the gettering ability of the silicon wafer passed through the second step (S1) and the third step (S3) Qualitative evaluation results are as shown in the photograph shown in FIG. That is, in the case of a silicon wafer having a gettering site formed inside the silicon wafer, as shown in the photo of (b), a portion where copper ions (Cu 2+ ) were diffused did not appear on the surface of the silicon wafer. In the case of a silicon wafer having no gettering site formed, a contaminated portion appears due to diffusion of copper ions (Cu 2+ ), as indicated by a circle in the photograph of (a).
다음으로, 상기 실리콘웨이퍼의 게터링 능력의 정량적 평가를 위하여 제 5단계(S5)로서, 상기 실리콘웨이퍼의 앞면(Front side)에서 게터링 능력을 평가하고자 하는 부분의 표면을 로컬 에칭(local etching)한다.Next, in order to quantitatively evaluate the gettering capability of the silicon wafer, as a fifth step (S5), a local etching of the surface of the part of which the gettering capability is to be evaluated on the front side of the silicon wafer is performed. do.
이 때, 실리콘웨이퍼 앞면의 부분적인 로컬 에칭은, 도 3에 도시된 바와 같이, 일단 실리콘웨이퍼(W)를 지지대(10)에 올려놓은 후, 다수의 홀 패턴이 형성된 마스크(20)에 에칭 튜브(30)를 삽입하고, 각 에칭 튜브(30)를 실리콘웨이퍼(W)의 표면에 밀착시킨다. 그리고, 에칭 튜브(30)에 에칭 액(E)을 주입함으로서, 각 에칭 튜브(30)에 접한 에칭 튜브(30)의 내부 표면만에 대한 부분적인 로컬 에칭을 실시할 수 있는 것이다. 그리고, 실리콘웨이퍼의 로컬 에칭 이후, 불순물 분석을 위하여 실리콘웨이퍼(W)를 건조할 경우에는 실리콘웨이퍼(W)의 하부에 설치된IR램프(40)를 동작시켜 실리콘웨이퍼(W)에 IR을 조사하여 건조시킨다.At this time, the partial local etching of the front surface of the silicon wafer, as shown in Figure 3, once the silicon wafer (W) on the support 10, the etching tube on the mask 20 is formed a plurality of hole patterns (30) is inserted and each etching tube 30 is brought into close contact with the surface of the silicon wafer (W). By injecting the etching liquid E into the etching tube 30, partial local etching of only the inner surface of the etching tube 30 in contact with each etching tube 30 can be performed. After the local etching of the silicon wafer, in the case of drying the silicon wafer W for impurity analysis, the IR lamp 40 installed under the silicon wafer W is operated to irradiate the IR to the silicon wafer W. To dry.
마지막으로 제 6단계(S6)로서, 상기 로컬 에칭된 혼산액의 농도를 분석하여 상기 실리콘웨이퍼의 각 부분에 따른 게터링 능력을 정량적으로 평가한다.Finally, as a sixth step (S6), the concentration of the locally etched mixed solution is analyzed to quantitatively evaluate the gettering capability according to each part of the silicon wafer.
여기에서 본 발명의 실험을 위하여, 게터링 능력이 다른 두 웨이퍼에 대하여 진행하였다. 즉, 실리콘웨이퍼의 내부에 게터링 사이트가 형성된 웨이퍼와 게터링 사이트가 형성되지 않은 두 장의 실리콘웨이퍼를 준비하여, 도 2에 도시된 바와 같이 준비된 실리콘웨이퍼의 중심부(1)에 구리 오염 용액을 떨어뜨린(S1) 후, 상기 제 2단계(S2) 내지 제 4단계(S4)를 거쳐, 제 5단계(S5)로서 실리콘웨이퍼의 앞면(Front side)을 부분적으로 로컬 에칭 하였다. 이 때, 실리콘웨이퍼 앞면의 부분적인 로컬 에칭은, 도 2에 표시된 바와 같이, 제 1단계(S1)에서 구리 오염 용액을 떨어뜨린 실리콘웨이퍼의 중심부(1)와 이에 근접된 지점(2), 2지점보다 조금 멀리 떨어진 지점 등 3부분에 대하여 로컬 에칭을 하였다. 그리고, 제 5단계에서 에칭된 혼산 액의 농도를 분석한 제 6단계(S6)의 결과는 도 5와 같다. 즉, 게터링 사이트가 형성되지 않은 실리콘웨이퍼에 있어서는 1영역에서 구리 이온 농도가 1E18atoms/cm3보다 높게 나타나고, 2영역과 3영역으로 갈수록 구리 이온 농도가 낮게 나타났다. 그리고, 게터링 사이트가 형성된 실리콘웨이퍼의 1, 2, 3 영역 모두에 있어서는 게터링 사이트가 형성되지 않은 실리콘웨이퍼에서 구리 오염을 시키지 않은 3영역에서와 비슷한 구리 이온 농도로 나타낸다는 것을 알 수 있다.Here, for the experiments of the present invention, two getters with different gettering capabilities were performed. That is, a wafer having a gettering site formed therein and two silicon wafers having no gettering site formed therein, and dropping a copper contamination solution on the center 1 of the prepared silicon wafer as shown in FIG. 2. After the step S1, the front side of the silicon wafer was partially etched as the fifth step S5 through the second step S2 to the fourth step S4. At this time, a partial local etching of the front surface of the silicon wafer is performed as shown in FIG. 2, where the center 1 of the silicon wafer having dropped the copper contaminant solution in the first step S1 and the point 2, 2 adjacent thereto. Local etching was performed on three parts, such as a little further away from the point. The result of the sixth step S6 in which the concentration of the mixed solution etched in the fifth step is analyzed is shown in FIG. 5. That is, in the case of the silicon wafer where no gettering site was formed, the copper ion concentration was higher than 1E18 atoms / cm 3 in one region, and the copper ion concentration was lowered toward two regions and three regions. In addition, it can be seen that, in all of the regions 1, 2, and 3 of the silicon wafer on which the gettering sites are formed, the silicon wafers on which the gettering sites are not formed have similar copper ion concentrations as in the three regions where copper contamination is not caused.
이에 따라 본 발명을 통하여 실리콘웨이퍼의 게터링 능력을 정성적ㆍ정량적으로 평가할 수 있으며, 또한 실리콘웨이퍼의 부분적인 위치에 따른 게터링 능력의 정량적인 평가를 실시할 수 있는 것이다.Accordingly, the present invention can qualitatively and quantitatively evaluate the gettering capability of the silicon wafer, and can also quantitatively evaluate the gettering capability according to the partial position of the silicon wafer.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims It belongs to the scope of the present invention.
본 발명은 실리콘웨이퍼의 게터링 능력의 평가를 고가의 장비를 사용하지 않고 저 비용으로 신속하게 할 수 있으며, 또한, 게터링 능력의 정성적ㆍ정량적 평가를 동시에 실시할 수 있는 실리콘웨이퍼의 게터링 능력 평가 방법을 제공하려는 것이다.According to the present invention, the gettering ability of a silicon wafer can be evaluated quickly and at low cost without using expensive equipment, and the gettering of the silicon wafer capable of performing both qualitative and quantitative evaluation of the gettering ability at the same time. It is to provide a method for assessing abilities.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077061A KR100459079B1 (en) | 2002-12-05 | 2002-12-05 | Evaluation method of gettering ability of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077061A KR100459079B1 (en) | 2002-12-05 | 2002-12-05 | Evaluation method of gettering ability of silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040049198A KR20040049198A (en) | 2004-06-11 |
| KR100459079B1 true KR100459079B1 (en) | 2004-12-03 |
Family
ID=37343700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0077061A KR100459079B1 (en) | 2002-12-05 | 2002-12-05 | Evaluation method of gettering ability of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100459079B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485334B1 (en) * | 2002-12-09 | 2005-04-25 | 주식회사 실트론 | Evaluation method of gettering ability of defect area of silicon wafer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735892B1 (en) * | 2005-11-02 | 2007-07-04 | 주식회사 실트론 | Method of evaluating gettering ability of wafer using metal isotope |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135510A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device and manufacture thereof |
| KR20000037745A (en) * | 1998-12-02 | 2000-07-05 | 이창세 | Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique |
| US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| JP2001208743A (en) * | 2000-01-26 | 2001-08-03 | Shin Etsu Handotai Co Ltd | Method for evaluating concentration of metal impurity in silicon wafer |
| KR20020051092A (en) * | 2000-12-22 | 2002-06-28 | 이 창 세 | Analysis method for defect in silicon wafer |
| KR20030030634A (en) * | 2001-10-12 | 2003-04-18 | 삼성전자주식회사 | Method for analysing surface defect of a wafer |
| KR20040001853A (en) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for measuring wafer defect in semiconductor device |
-
2002
- 2002-12-05 KR KR10-2002-0077061A patent/KR100459079B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135510A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device and manufacture thereof |
| KR20000037745A (en) * | 1998-12-02 | 2000-07-05 | 이창세 | Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique |
| US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| JP2001208743A (en) * | 2000-01-26 | 2001-08-03 | Shin Etsu Handotai Co Ltd | Method for evaluating concentration of metal impurity in silicon wafer |
| KR20020051092A (en) * | 2000-12-22 | 2002-06-28 | 이 창 세 | Analysis method for defect in silicon wafer |
| KR20030030634A (en) * | 2001-10-12 | 2003-04-18 | 삼성전자주식회사 | Method for analysing surface defect of a wafer |
| KR20040001853A (en) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for measuring wafer defect in semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100485334B1 (en) * | 2002-12-09 | 2005-04-25 | 주식회사 실트론 | Evaluation method of gettering ability of defect area of silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040049198A (en) | 2004-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888265B2 (en) | Method for assaying copper in silicon wafers | |
| JP3494102B2 (en) | Evaluation method of metal impurity concentration in silicon wafer | |
| US6482269B1 (en) | Process for the removal of copper and other metallic impurities from silicon | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| KR100459079B1 (en) | Evaluation method of gettering ability of silicon wafer | |
| US20030104680A1 (en) | Process for the removal of copper from polished boron-doped silicon wafers | |
| KR100485334B1 (en) | Evaluation method of gettering ability of defect area of silicon wafer | |
| JP5434056B2 (en) | Method for evaluating metal contamination of semiconductor substrates | |
| US6100167A (en) | Process for the removal of copper from polished boron doped silicon wafers | |
| US7256094B2 (en) | Method for changing threshold voltage of device in resist asher | |
| KR20040045986A (en) | A Classification method of defect area of silicon wafer or single crystalline silicon ingot | |
| JPH0637163A (en) | Evaluating method for ion implantation | |
| KR100668101B1 (en) | Method of estimating the concentration of metal contamination in wafer and apparatus for heating wafer | |
| JP3917245B2 (en) | Silicon wafer, heat treatment boat and tube evaluation method | |
| KR100557702B1 (en) | Method for analysis of impurities in silicon wafer through local etching | |
| KR100999358B1 (en) | Method of estimating the concentration of metal contamination in wafer | |
| JPS60233824A (en) | Treating method for semiconductor substrate | |
| JPH0493079A (en) | Manufacture of semiconductor device | |
| JPH0684865A (en) | Dry cleaning of semiconductor device | |
| KR100303699B1 (en) | Method for analyzing metal dopant within wafer by using liquid nitrogen quenching method | |
| JPH03173131A (en) | Manufacture of semiconductor device | |
| KR100627514B1 (en) | Method for detecting fine defects of semiconductor devices | |
| KR100571392B1 (en) | Blocked implant monitoring method for semiconductor devices | |
| KR20040040794A (en) | A Method for inspecting the contaminaton of silicon wafer surface | |
| KR100735892B1 (en) | Method of evaluating gettering ability of wafer using metal isotope |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 16 |