KR100627514B1 - Method for detecting fine defects of semiconductor devices - Google Patents
Method for detecting fine defects of semiconductor devices Download PDFInfo
- Publication number
- KR100627514B1 KR100627514B1 KR1020040021608A KR20040021608A KR100627514B1 KR 100627514 B1 KR100627514 B1 KR 100627514B1 KR 1020040021608 A KR1020040021608 A KR 1020040021608A KR 20040021608 A KR20040021608 A KR 20040021608A KR 100627514 B1 KR100627514 B1 KR 100627514B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- treatment process
- semiconductor device
- voltage contrast
- semiconductor substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
Abstract
본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, 종래의 누설전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단하는 반도체 소자의 미세 결함 검출 방법을 제공한다. The present invention relates to a method for detecting a fine defect of a semiconductor device, and has a problem in that a fine defect exists in the process of observing the presence of a fine defect due to voltage contrast generated by a conventional leakage current, but no voltage contrast occurs. In order to solve the problem, a method of detecting a fine defect of a semiconductor device for determining whether a fine defect is present through an e-beam after performing a heat treatment process is provided.
Description
도 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 열처리 조건에 관한 사진.1 is a photograph of heat treatment conditions of a method for detecting a micro defect in a semiconductor device according to the present invention.
표 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 조건에 관한 표.Table 1 is a table concerning the conditions of the micro-defect detection method of a semiconductor device according to the present invention.
도 2a 및 도 2d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 다크 전압 콘트라스트를 도시한 사진.2A and 2D are photographs showing dark voltage contrast of portions in which micro defects and micro defects are generated in the semiconductor device according to the present invention.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 전압 콘트라스트를 도시한 사진.3A to 3D are photographs showing voltage contrast of portions where microdefects and microdefects are generated in the semiconductor device according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 다크 전압콘트라스트 20 : 콘택이 오픈되지 않은 부분10: dark voltage contrast 20: portion of the contact not open
30 : 전압 콘트라스트 40 : 미세 결함30: voltage contrast 40: fine defect
본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, 종래의 누설 전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단하는 반도체 소자의 미세 결함 검출 방법에 관한 것이다.The present invention relates to a method for detecting a fine defect of a semiconductor device, and has a problem in that a fine defect exists in the process of observing the presence of a fine defect due to voltage contrast caused by a conventional leakage current, but no voltage contrast occurs. In order to solve the present invention, the present invention relates to a method for detecting a fine defect of a semiconductor device that determines whether a fine defect is present through an e-beam after performing a heat treatment process.
나노급 반도체 소자의 개발이 증가함에 따라 반도체 소자의 개발에 중요한 요소인 미세 결함 검출을 위한 이빔 장비의 활용에 있어서 미세 결함 검출을 보다 효과적으로 진행하기 위하여 열처리 공정을 수행한다. As the development of nano-scale semiconductor devices increases, heat treatment processes are performed to more effectively perform fine defect detection in the use of the e-beam equipment for the detection of fine defects, which is an important factor in the development of semiconductor devices.
종래기술에 따른 반도체 소자의 미세 결함 검출 방법은, 반도체 소자의 공정을 진행한 후, 프로브 테스트를 진행하고, 반도체 소자의 오동작 분석 및 원인을 파악한다. 그 다음에, 상기 반도체 소자의 미세 결함에 의한 오동작을 해결하고 다시 전 과정을 수행하는 단계를 진행한다. 마지막으로, 프로브 테스트 후 미세 결함의 오동작 해결을 확인하는 단계를 거치는 과정으로 미세 결함 검출 방법이 진행되었다. In the conventional method for detecting a defect of a semiconductor device according to the prior art, after the process of the semiconductor device is performed, a probe test is performed to analyze the malfunction and cause of the semiconductor device. Then, the step of solving the malfunction caused by the micro-defect of the semiconductor device and performing the whole process again. Finally, the micro-defect detection method was performed in a process of confirming that the malfunctions of the micro-defects are resolved after the probe test.
이러한 문제점을 해결하기 위해 SEM 장비를 이용하여 누설전류의 전압 콘트라스트를 관찰함으로써 미세 결함의 존재 여부를 팹 라인에서 공정 진행 중에 판단하고, 소자 개발 및 램프 업 시간을 단축 할 수 있는 반도체 소자의 미세 결함 검출 방법이 제시 되었다. 그러나, 콘택 플러그에 증착된 폴리실리콘이 증착 직후 결정화 되지 않으며, 불순물이 활성화 되어있지 않은 상태에서 비저항이 높으므로 누설전류가 충분히 전도되지 못하여 미세 결함 검출을 위해 발생하는 전압 콘트라스트가 발생하지 않는 경우가 생기게 되는 문제점이 있다. In order to solve this problem, the SEM equipment is used to observe the voltage contrast of leakage current to determine the presence of micro defects during the process in the fab line, and the micro defects of semiconductor devices that can shorten device development and ramp-up time. The detection method is presented. However, the polysilicon deposited on the contact plug does not crystallize immediately after deposition, and because the resistivity is high in the state where impurities are not activated, the leakage current is not sufficiently conducted so that voltage contrast generated for the detection of fine defects does not occur. There is a problem that arises.
상기 문제점을 해결하기 위하여, 미세 결함에 의한 누설전류가 충분히 전도되도록 반도체 기판에 열처리 공정을 수행함으로써 누설전류로 인한 전압 콘트라스트를 발생시켜 미세 결함 검출을 효과적으로 진행할 수 있는 반도체 소자의 미세 결함 검출 방법을 제공하는 것을 목적으로 한다. In order to solve the above problems, a method of detecting a fine defect of a semiconductor device capable of effectively conducting fine defect detection by generating voltage contrast due to leakage current by performing a heat treatment process on the semiconductor substrate so that the leakage current caused by the fine defect is sufficiently conducted. It aims to provide.
본 발명에 따른 반도체 소자의 미세 결함 검출 방법은,
반도체 기판 상부에 폴리실리콘 게이트 전극과 콘택 플러그를 형성하는 단계;
폴리실리콘으로 형성된 콘택 플러그를 열처리하되, 상기 열처리 공정은 650 내지 700℃에서 15분 내지 25분 동안 수행하는 단계;
상기 반도체 기판에 전자를 조사하여 상기 반도체 기판으로부터 2차 전자를 발산시키는 단계; 및
SEM 장비를 이용하여 전압 콘트라스트를 관찰하는 단계
를 포함하는 것을 특징으로 한다.The fine defect detection method of the semiconductor device according to the present invention,
Forming a polysilicon gate electrode and a contact plug on the semiconductor substrate;
Heat treating a contact plug formed of polysilicon, wherein the heat treatment process is performed at 650 to 700 ° C. for 15 to 25 minutes;
Irradiating electrons onto the semiconductor substrate to emit secondary electrons from the semiconductor substrate; And
Observing Voltage Contrast Using SEM Equipment
Characterized in that it comprises a.
삭제delete
삭제delete
삭제delete
삭제delete
이하에서는 본 발명의 실시예를 첨부한 표 및 사진을 참조하여 상세히 설명하기로 한다. Hereinafter will be described in detail with reference to the accompanying table and photos with an embodiment of the present invention.
반도체 기판에 게이트 전극을 형성하고, 상기 게이트 전극 측벽에 게이트 스페이서를 형성한다. 다음에, 소스/드레인 영역을 형성하기 위해서 이온주입공정을 수행하고, 폴리실리콘을 사용하여 상기 콘택플러그를 형성한다. 다음에는, 열처리 공정을 수행한 후에 상기 이빔 장비를 이용하여 미세 결함 발생 부분을 관찰하는 과정에서 전자를 웨이퍼에 조사하면, 웨이퍼에서 2차 전자가 발생되고, 상기 2차 전자들이 상기 이빔 장비의 디텍터에 감지된다. 이때, 웨이퍼로부터 2차 전자들이 발산되도록 전자 조사 조건을 설정해 주어야 한다. 다음에, 미세 결함이 발생하는 부분의 전압 콘트라스트를 관찰하여 미세 결함의 존재 여부를 파악한다. A gate electrode is formed on a semiconductor substrate, and a gate spacer is formed on sidewalls of the gate electrode. Next, an ion implantation process is performed to form source / drain regions, and the contact plugs are formed using polysilicon. Next, when the electrons are irradiated onto the wafer in the process of observing the micro-defect generation portion using the e-beam equipment after performing the heat treatment process, secondary electrons are generated from the wafer, and the secondary electrons are detectors of the e-beam equipment. Is detected. At this time, electron irradiation conditions should be set so that secondary electrons are emitted from the wafer. Next, the voltage contrast of the portion where the microdefects are generated is observed to determine the presence of the microdefects.
상기 폴리실리콘 자체는 증착 직후 결정화 되지 않으며, 불순물이 활성화 되어 있지 않은 상태여서 비저항이 높으므로 누설전류가 충분히 전도되지 못하여 전압 콘트라스트가 발현되지 않을 수 있기 때문에 본 발명에서는 미세 결함 검출을 위하여 열처리 공정을 수행한다.The polysilicon itself is not crystallized immediately after deposition, and since the impurity is not activated and the specific resistance is high, the leakage current may not be sufficiently conducted so that the voltage contrast may not be expressed. Perform.
상기 열처리 공정에 있어서,In the heat treatment step,
(a) 폴리실리콘의 불순물이 상기 반도체 기판으로 확산되어 형성되는 N+/P 접합 영역은 물리적, 전기적으로 분리되는 것이 바람직하다. (a) It is preferable that the N + / P junction region formed by diffusion of impurities of polysilicon into the semiconductor substrate is physically and electrically separated.
(b) 상기 N+/P 접합 영역에 공급된 열에 의해 접합 누설전류가 발생하지 않는것이 바람직하다. (b) It is preferable that the junction leakage current is not generated by the heat supplied to the N + / P junction region.
(c) 상기 반도체 기판 표면에 불순물이 형성되지 않는것이 바람직하다. (c) It is preferable that impurities are not formed on the surface of the semiconductor substrate.
(d) 상기 N+/P 접합 영역 및 상기 폴리실리콘은 가능한 내부까지 충분히 활성화되는 것이 바람직하다. (d) Preferably, the N + / P junction region and the polysilicon are sufficiently activated to the inside as possible.
도 1는 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 열처리 공정후 촬영한 사진으로써, 상기 반도체 기판을 사용하여 열처리 공정을 수행하지 않거나몇가지 조건으로 열처리 공정을 진행한 후 미세 결함을 관찰한 사진들이다. 1 is a photograph taken after the heat treatment process of the micro-defect detection method of the semiconductor device according to the present invention, a photo not observed to perform a heat treatment process using the semiconductor substrate or after the heat treatment process under a few conditions to observe the fine defects admit.
상기 반도체 기판을 열처리 공정을 수행하지 않는 경우와 상기 반도체 기판 을 급속 열처리하는 경우는 상기에 기술한 조건중 (d)를 만족시키지 못하여 전압 콘트라스트가 발생하지 않아 미세 결함을 관찰하기 어렵다.In the case where the semiconductor substrate is not subjected to the heat treatment process and in the case of the rapid heat treatment of the semiconductor substrate, it is difficult to observe fine defects because voltage contrast does not occur because the condition (d) described above is not satisfied.
상기 반도체 기판을 급속 열처리(RTP)한 후에 온도가 800℃인 퍼니스에서 30분동안 열처리 공정을 수행하면 상기에 기술한 제한 사항의 조건중 (a),(b) 및 (c)를 만족시키지 못하여 맵을 통하여 관찰하는 경우에 사진과 같이 불필요한 결함까지 많이 관찰된다. 이 때, 이미지를 통하여 보면 전압 콘트라스트가 발생되지 않기 때문에 상기 조건은 미세 결함을 관찰하는데 있어서, 적절한 조건이 되지 않음을 알 수 있다. If the semiconductor substrate is subjected to a heat treatment for 30 minutes in a furnace at 800 ° C. after rapid heat treatment (RTP), the semiconductor substrate may not satisfy (a), (b) and (c). When observing through a map, many unnecessary defects are observed as shown in the photograph. At this time, it can be seen that the above condition is not an appropriate condition for observing fine defects because no voltage contrast is generated through the image.
상기 반도체 기판은 800℃인 퍼니스에서 20분동안 열처리하면 상기에 기술한 제한 사항의 조건 중 (a) 및 (b)를 만족시키지 못하여 맵을 통하여 관찰하는 경우에 상기 급속 열처리 공정(RTP)과 800℃의 퍼니스에서 30분동안 열처리된 경우보다 불필요한 결함이 더 많이 관찰되며, 이 때, 이미지를 통하여 본 경우도 맵을 통하여 관찰된 것보다 적은 양의 미세 결함이 발생하였다는 것을 알 수 있다. When the semiconductor substrate is heat-treated in a furnace at 800 ° C. for 20 minutes, the rapid heat-treatment process (RTP) and 800 may be performed when the semiconductor substrate is observed through a map because it does not satisfy the conditions (a) and (b) described above. More unnecessary defects are observed in the furnace at 30 ° C. than in the case of heat treatment for 30 minutes, and at this time, it can be seen that a smaller amount of fine defects are generated than those observed through the map.
상기 반도체 기판을 650 내지 700℃, 바람직하게는 약 700℃인 퍼니스에서 20분동안의 열처리 공정을 수행하면 상기에 기술한 모든 제한 사항을 만족시키게 되어, 맵을 통하여 관찰한 미세 결함의 모습은 정확한 위치에 선명하게 나타나 있으며, 이빔을 통하여 관찰한 미세 결함은 누설전류의 발생으로 인하여 전압 콘트라스트가 명확하게 나타난 것을 알 수 있다. When the semiconductor substrate is subjected to a heat treatment process for 20 minutes in a furnace at 650 to 700 ° C., preferably about 700 ° C., all of the above-described limitations are satisfied, so that the appearance of fine defects observed through the map is accurate. It is clearly shown at the position, and the fine defects observed through the e-beam clearly show the voltage contrast due to the generation of leakage current.
[표 1]TABLE 1
표 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 조건에 관한 표이다.Table 1 is a table regarding the conditions of the micro-defect detection method of a semiconductor device according to the present invention.
표 1은 온도가 약 700℃인 퍼니스에서 20분동안 열처리 공정을 진행하는 조건의 단계와 시간 및 상기 단계의 온도와 상기 단계에 포함되어 있는 질소의 가스량을 나타내는 표이다.Table 1 is a table showing the step and time of the conditions for performing the heat treatment process for 20 minutes in the furnace at a temperature of about 700 ℃, the temperature of the step and the amount of nitrogen gas contained in the step.
상기 열처리 공정은 650 내지 700℃에서 15분 내지 25분동안 수행되며 더욱 바람직하게는, 약 700℃에서 20분동안 수행한다.The heat treatment process is carried out at 650 to 700 ℃ for 15 to 25 minutes, more preferably, at about 700
상기 퍼니스의 온도를 600℃까지 상승시키는 단계 및 상기 반도체 기판을 상기 퍼니스 내부로 로드하여 열처리 하는 단계를 더 포함하며, 상기 퍼니스의 온도를 1분당 5℃씩 상승시킨 후에, 상기 퍼니스의 온도를 1분당 5℃씩 하강시키는 단계를 더 포함하며, 상기 열처리 공정은 퍼니스의 온도를 600℃까지 하강시킨 후에 웨이퍼를 언로드 하는 것이 바람직하다. The step of raising the temperature of the furnace to 600 ℃ and the heat treatment by loading the semiconductor substrate into the furnace inside, after raising the temperature of the furnace by 5 ℃ per minute, the temperature of the furnace 1 It further comprises the step of lowering by 5 ℃ per minute, the heat treatment process is preferably unload the wafer after lowering the temperature of the furnace to 600 ℃.
상기 열처리 공정은 질소, 수소 분위기 또는 진공에서 수행되며, 상기 열처리 공정에서 질소의 가스량을 20 SLPM이하로 유지하는 것이 바람직하다.The heat treatment process is carried out in nitrogen, hydrogen atmosphere or vacuum, it is preferable to maintain the gas amount of nitrogen below 20 SLPM in the heat treatment process.
상기 열처리 공정은 튜브에서 수행될 수 도 있는 것을 특징으로 한다.The heat treatment process may be performed in a tube.
도 2a는 이빔을 통하여 관찰한 콘택이 오픈되지 않은 미세 결함 검출 후 다크 전압 콘트라스트의 분포를 나타낸 사진이며, 도 2b는 반도체 소자의 공정이 완료된 후 관찰한 미세 결함의 분포를 나타낸 사진이다. FIG. 2A is a photograph showing the distribution of dark voltage contrast after detection of a micro defect in which a contact observed through an e-beam is not opened, and FIG. 2B is a photograph showing a distribution of micro defects observed after a process of a semiconductor device is completed.
도 2a 및 2b를 참조하면, 이빔을 통하여 관찰한 다크 전압 콘트라스트의 분포와 공정 완료후의 미세 결함 검출 결과가 일치한다는 것을 알 수 있다.2A and 2B, it can be seen that the distribution of the dark voltage contrast observed through the e-beam coincides with the result of the detection of fine defects after the completion of the process.
도 2c 및 2d는 이빔을 통하여 관찰된 다크 전압 콘트라스트(10)와 상기 전압 콘트라스트가 발생한 부분의 단면의 모습을 나타낸 사진이다. 2C and 2D are photographs showing the cross section of the
도 2c는 이빔을 통하여 관찰된 다크 전압 콘트라스트(10)를 나타낸 사진이다. 상기 반도체 기판과 상기 콘택 플러그간의 절연으로 인하여 전류가 차단되는 부분이 어둡게 표시되는 것을 알 수 있다. 이를 TEM으로 확인해 보면 도 2d와 같이 콘택이 오픈되지 않는 것(20)을 알 수 있다. 2C is a photograph showing the
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 전압 콘트라스트를 도시한 사진이다.3A to 3D are photographs showing voltage contrasts of a minute defect and a part where a minute defect occurs in the semiconductor device according to the present invention.
도 3a는 게이트 미세 결함에 의한 누설전류를 통하여 전압 콘트라스트가 발생한 부분을 이빔을 통하여 관찰한 사진이다.3A is a photograph of a portion in which voltage contrast is generated through a leakage current caused by a gate micro defect through an e-beam.
도 3b는 반도체 소자의 공정을 완료한 후에 관찰한 미세 결함의 분포를 나타 내는 사진이다. 3B is a photograph showing a distribution of minute defects observed after completing the process of the semiconductor device.
도 3a 및 3b를 비교하면, 각각의 사진에서 전압 콘트라스트 및 미세 결함이 발생한 부분이 정확하게 일치하는 것을 확인 할 수 있다. Comparing Figures 3a and 3b, it can be confirmed that the portion of the voltage contrast and the minute defects in each picture exactly match.
도 3c는 이빔을 통하여 관찰된 전압 콘트라스트(30)가 발생한 부분의 사진이다. 3C is a photograph of a portion where the
상기 게이트 전극과 상기 콘택 플러그의 단락되는 부분이 밝게 표시되는 것을 알 수 있다. 이를 TEM으로 확인해 보면 도 3d와 같이 미세 결함(40)이 발생된 것을 알 수 있다. It can be seen that the shorted portion of the gate electrode and the contact plug is displayed brightly. Checking this by TEM, it can be seen that the
본 발명에 따른 반도체 소자의 미세 결함 검출 방법은 종래의 누설전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단함으로써 미세 결함을 공정 진행 중에 발견 하고, 해결 여부 확인까지의 시간을 감소 시킬 수 있으며, 실제 라인에서 진행하는 반도체 소자의 수율을 사전에 예측 할 수 있게 된다. 또한, 반도체 소자의 수율 상승 및 개발에 소요되는 시간을 단축시키는 효과가 있다. In the method of detecting fine defects of a semiconductor device according to the present invention, in the process of observing the presence of fine defects due to the voltage contrast generated by the conventional leakage current, there is a problem in which fine defects exist but voltage contrast does not occur. In order to determine the presence of microdefects through the e-beam after performing the heat treatment process, the microdefects can be found during the process and the time required to confirm the resolution can be reduced, and the yield of semiconductor devices proceeding in the actual line is preliminary. To be predictable. In addition, there is an effect of reducing the time required for the yield increase and development of the semiconductor device.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (en) | 2004-03-30 | 2004-03-30 | Method for detecting fine defects of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (en) | 2004-03-30 | 2004-03-30 | Method for detecting fine defects of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050096413A KR20050096413A (en) | 2005-10-06 |
| KR100627514B1 true KR100627514B1 (en) | 2006-09-21 |
Family
ID=37276492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (en) | 2004-03-30 | 2004-03-30 | Method for detecting fine defects of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100627514B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870033B (en) * | 2016-05-06 | 2019-04-05 | 中国科学院物理研究所 | A kind of detection method of polished semiconductor wafer surface scratch |
-
2004
- 2004-03-30 KR KR1020040021608A patent/KR100627514B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050096413A (en) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (en) | Fabrication method for silicon wafer | |
| US20100279436A1 (en) | Inspection Method For Integrated Circuit Manufacturing Processes | |
| CN102569115B (en) | Detection method of semiconductor device defect | |
| JP4483583B2 (en) | SOI wafer inspection method, analysis apparatus, and SOI wafer manufacturing method | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| JP2019009212A (en) | Evaluation method of semiconductor substrate | |
| KR100627514B1 (en) | Method for detecting fine defects of semiconductor devices | |
| JP6801682B2 (en) | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of semiconductor device | |
| US7923268B2 (en) | Method of measuring resistivity of sidewall of contact hole | |
| KR102188590B1 (en) | Semiconductor substrate evaluation method | |
| JP2010177238A (en) | Method of manufacturing epitaxial wafer, and method of manufacturing semiconductor device | |
| US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| KR100576474B1 (en) | Method for detecting a fine defect of semiconductor device | |
| Nakashima et al. | A method to detect oxygen precipitates in silicon wafers by highly selective reactive ion etching | |
| JP2002012496A (en) | Silicon epitaxial wafer and method for producing the same | |
| JP7120189B2 (en) | Semiconductor substrate evaluation method | |
| KR100545990B1 (en) | How to remove metal impurities in silicon wafer | |
| KR100702127B1 (en) | Method of inspecting the defect in semiconductor device | |
| KR100301040B1 (en) | In-line monitoring method of shallow pit existed in semiconductor substrate | |
| Acovic et al. | Identification of amorphous silicon residues in a low-power CMOS technology | |
| TWI488234B (en) | Release accumulative charges on wafers using o2 neutralization | |
| Teo et al. | Suppression of metal contamination by gettering | |
| JP2004273477A (en) | Method of evaluating silicon wafer | |
| JP2015185811A (en) | Evaluation method of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |