KR100450598B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100450598B1
KR100450598B1 KR10-2003-0003282A KR20030003282A KR100450598B1 KR 100450598 B1 KR100450598 B1 KR 100450598B1 KR 20030003282 A KR20030003282 A KR 20030003282A KR 100450598 B1 KR100450598 B1 KR 100450598B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
region
recovery
diode
Prior art date
Application number
KR10-2003-0003282A
Other languages
English (en)
Other versions
KR20030019486A (ko
Inventor
타카하시히데키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Priority to KR10-2003-0003282A priority Critical patent/KR100450598B1/ko
Publication of KR20030019486A publication Critical patent/KR20030019486A/ko
Application granted granted Critical
Publication of KR100450598B1 publication Critical patent/KR100450598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

본 발명은 반도체 장치의 역회복 특성의 개선기술에 관한 것으로, 종래에, 소프트 리커버리화의 추진에 대해서 생기고 있던 항복전압의 저하라고 하는 기술적 과제를 해결하는 것을 목적으로 한다, 이러한 기술적 과제를 해결하기 위해, 본 발명에서는, P형층(3)과 N형층(1)의 PN 접합에 있어서, 먼저 N형층(1)의 N-층(1B), N+층(1A) 내부에 백금 등의 중금속을 확산한다. 다음에, P형층(3)과 N-층(1B)의 게면(S2)으로부터 소정의 깊이(d)의 위치까지의 N-층 내부에 헬륨 이온을 조사하여 접합 근처의 N-층에 대미지를 부여하고, 캐리어의 라이프타임이 N형층(1)의 그것보다도 작고 저항율이 단조 감소를 나타내는 저 라이프타임 영역(2)을 N- 층(1B) 내부에 형성한다. 본 발명의 주된 용도는, 다이오드, 특히 파워 모듈에 있어서 프리휠 다이오드에 있다.

Description

반도체 장치 { SEMICONDUCTOR DEVICE }
본 발명은 반도체 장치에 관한 것으로, 특히 다이오드의 리커버리(recovery) 특성의 개선을 위해 적합한 기술에 관한 것이다.
도 17은 종래의 다이오드의 기본 구조를 나타낸 단면도로서, 이 단면도 17에 있어서, N+ 층(1P) 및 N- 층(2P)으로 이루어진 N 기판(4P)의 표면상에는, P형의 불순물을 확산함으로써, 애노드 영역(3P)이 형성되어 있다. 애노드 영역(3P)의 표면상에 애노드 전극(5P)이, N 기판(4P)의 표면에는 캐소드 전극(6P)이, 각각 형성되어 있다. 이하에서, 다이오드의 동작에 대해 설명한다.
도 17의 구조에 있어서, 애노드 전극(5P)과 캐소드 전극(6P) 사이에 소정의 애노드 전압 VAK(순 바이어스)를 인가하고, 애노드 전압이 어떤 임계값(∼0.6V)을 초과하면, 애노드 전극(5P)으로부터 홀이 N- 층(2P)으로 주입되어, 다이오드가 도통한다. 또한, 캐소드 전극(6P)과 애노드 전극(5P) 사이에 소정의 애노드 전압 VKA(역 바이어스)를 인가하면, 해당 역 바이어스 VKA가 애노드 영역(3P)과 N- 층(2P)으로 이루어진 PN 접합의 항복전압에 도달할 때까지는, 다이오드 내부에는 전류는 흐르지 않는다. 상기한 상태를 도 18에 나타내었다. 이때, 도 18은 도 19와 함께 본 발명의 실시예의 설명 중에 있어서도 채용된다.
다음에, 다이오드에 인가하는 애노드 전압을 순 바이어스로부터 역 바이어스로 바꾸었을 때의 특성은 역회복 특성(리커버리 특성)으로 불리며, 역회복 특성은 도 19에 나타낸 것과 같이 전류의 시간 경과(과도 응답)를 나타내는 것이 알려져 있다. 동일한 도 19 중에서, 기호 Irr은 역방향으로 흐르는 전류(리커버리 전류) Ir의 피크값을 나타내고, 또한, 기호 Trr은 역방향으로 흐른 전류 Ir이 소멸할 때까지 필요한 시간이며, 기호 If는 순 바이어스시의 전류값이다.
역회복 특성에서는, 리커버리 전류의 피크 전류 Irr의 크기가 작아지고, 더구나 역방향으로 흐르는 전류 Ir이 서서히 소멸하는 것이 요구되고 있다. 즉, 도 19에 나타낸 것과 같이 시간 T1, T2를 구하여, T1>T2일 때에는 리커버리 특성이 하드이고, T1<T2일 때에는 리커버리 특성이 소프트인 것으로 정의한다. 그리고, 다이오드를 IGBT 등의 주 스위칭소자와 조합하여 사용될 때에는, 만일 리커버리 특성이 하드인 경우에는, 서지전압의 발생이나 스위칭 손실에 의한 발열이 생기기 때문에, 이들을 회피하기 위해, 저손실이며 소프트 리커버리한 특성(전류 Ir의 시간 변환 dIr/dt의 감소화)이 구해진다. 이하, 리커버리 전류 Ir의 피크값 Irr을 「리커버리 피크 전류」로 부른다.
이 역방향으로 흐르는 전류 Ir의 과도 응답에 관해서는, 최근의 조사·연구에 의해, 다음과 같은 점이 판명되고 있다. 즉, ① 리커버리 피크 전류 Irr은 애노드 전극 근처의 반도체 영역의 캐리어 밀도에 의존하며, 상기한 캐리어 밀도의 감소에 따라 리커버리 피크 전류 Irr도 감소한다. 더구나, ② 상기한 소멸시간 Trr은, 캐소드 전극 근처의 반도체 영역의 캐리어 밀도에 의존하는 것이 알려져 있으며, 캐소드 영역의 캐리어 밀도의 증대에 따라 소멸시간 Trr도 길어진다.
그리고, 이러한 조사결과에 비추어, 역회복 특성 개선을 위한 구조가 종래에 다수 제안되어 있다.
(I) 그것의 첫번째는, 예를 들면, 일본국 특개평 8-46221호 공보에 개시되어 있으며, 후술하는 미쓰비시 기보와 평성 7년 전기학회 산업응용부문 전국대회(No. 136, P 79)에 있어서도 종래기술로서 지적되고 있는 기술이다. 그것은, 백금으로 대표되는 중금속을 라이프타임 킬러(lifetime killer)로서 애노드 전극측으로부터 도프·확산시키는 것으로, 이것에 의해 PN 접합부 근처의 N형 층의 라이프타임은 짧게 콘트롤된다. 특히, 이 기술을 이용하면, 캐소드 전극측의 N형 층 내부의 캐리어의 라이프타임이 캐소드측의 PN 접합부 근처의 라이프타임보다도 길어지도록 백금의 확산을 콘트롤할 수 있기 때문에, 캐소드측의 캐리어 밀도를 증대시킬 수가 있어, 이에 따라 전술한 소멸시간 Trr을 길게 할 수 있다.
그러나, 이 제 1 종래기술에 있어서도, 균일성, 재현성을 포함하여, 애노드측의 N형 층 내부의 캐리어의 라이프타임을 한층 더 짧게 콘트롤하는 것이 용이하지 않다고 하는 점이, 문제점으로 남는다.
(II) 제 2 종래기술은, 일본국 특공소 59-49174호 공보에 개시되어 있는 것으로, 그 종래기술을 적용하였을 때의 다이오드의 종단면 구조를 도 20에 나타내었다. 이 도 20 중에서, 도 17과 동일한 기호의 것은 동일한 부분을 나타낸다. 이 제 2 종래기술은, 표면에 형성된 애노드 영역(3P)을 부분적으로 형성하는 것으로 애노드 영역(3P)으로부터의 홀의 주입을 억제하여, 이에 따라 애노드 전극(5P)의 근처영역의 캐리어 밀도를 낮추어 리커버리 피크 전류 Irr을 작게 하도록 하는 것이다.
그러나, 이 구조에서는, 부분적으로 형성된 애노드 영역(3P)과 그것의 간격 W에서 애노드 근처의 캐리어 밀도를 콘트롤하는 것이지만, 애노드 영역(3P)의 간격 W를 너무 넓히면, 항목전압이 저하되기 때문에, 이러한 점이 장애로 작용하여 애노드 근처의 캐리어 밀도를 충분히 콘트롤하는 것이 불가능하다고 하는 문제점이 새로 발생한다.
(III) 또한, 제 3의 종래기술을 사용한 다이오드 구조로서는, 미쓰비시 기보 Vol. 67, No. 9, 1993, PP 94-97에 개시된 것이 있다. 이것은, 구조적으로는 도 17에 나타낸 것과 기본적으로 동일하지만, 표면에 형성된 애노드 영역의 구조를 바꾸는 것으로 역회복 특성을 개선하도록 하는 것이다. 즉, 동 공보의 기술에서는, 도 17에 나타낸 애노드 영역(3P)의 두께를 얇게 하고, 또한 애노드 영역의 표면 농도를 낮추는 것으로, 애노드 영역(3P)으로부터의 홀의 주입을 억제하고, 이에 따라 애노드 근처의 캐리어 밀도를 낮추어 리커버리 피크 전류 Irr을 작게 하도록 하고 있다. 이것에 의해, 리커버리 피크 전류 Irr은 약 40% 저감되고, 리커버리시의 경사 dIr/dt도 약 1/2로 감소한다고 하는 결과가 보고되어 있다.
그러나, 이 구조에서도, 항복전압을 확보하기 위해서는 애노드 영역(3P)의 두께와 농도를 어느 정도의 값으로 설정하는 것이 필요하게 되고, 애노드 영역의 박막화 및 저농도화에도 한계가 있기 때문에, 제 2 종래기술 (II)과 마찬가지로, 애노드 근처의 캐리어를 충분히 콘트롤하는 것이 불가능하다고 하는 문제점이 남는다.
(IV) 더구나, 제 4의 종래기술을 적용한 다이오드 구조로서는, 평성 7년 전기학회 산업응용부문 전국대회 PP 79-80에 개시된 것이 있다. 이 구조예를 도 21에 나타내었다. 동일한 도 21 중에서, 도 17과 동일한 기호의 것은 동일한 부분을 나타낸다. 도 21의 기호 2PP는 프로톤 조사에 의해 대미지(damage)를 받은 영역을 나타낸다. 이 종래기술에서는, pin 구조에 있어서, 리커버리시의 손실 저감화를 위해, 전술한 백금 도프 대신에 전자선 조사를 행하여 n층 내부의 캐리어의 라이프타임을 저감화하여, 소멸시간 Trr의 증대화를 도모하는 동시에, 다시, 프로톤 조사에 의해 n- 층 내부의 라이프타임을 국소적으로 콘트롤하여, 애노드 영역 근처의 캐리어 밀도를 낮추어 리커버리 피크 전류 Irr을 작게 하도록 한 것이다. 이것에 의해, 전자선 조사만의 경우에 비해, 경사 dIr/dt가 1/2 이하로, 리커버리 피크 전류 Irr이 40% 정도 적어진다는 것이 보고되어 있다.
그러나, 이 구조에 대해서는, 나중에, 본 출원인이 실증하는 것과 같이, 프로톤 조사량(프로톤 도즈량)을 실용적인 레벨까지 올려가면 항복전압이 현저히 저하하여 가기 때문에, 상기한 제 1, 제 2, 제 3의 종래기술과 동일하게, 애노드 영역 근처의 캐리어를 충분히 콘트롤하는 것이 불가능하다고 하는 문제점이 있는 것을 지적할 수 있다.
실제로, 본 출원인이 프로톤 조사에 의해 상기한 제 4 종래기술과 동일한 샘플을 제작하고, 이 시작품을 프로톤 도즈량의 증가에 대한 내압 내지 항복 전압을 평하여 얻어진 실험결과를 도 22에 나타내었다. 이때, 도 22에서는, 리커버리 전에 흐르고 있던 순방향 전류 If(도 19 참조)에 대한 리커버리 피크 전류 Irr의 측정결과도 나타내고 있다. 이 실험은, 프로톤 빔의 가속 에너지를 알루미늄 포일 등의 버퍼에 의해 조정함으로써, 그 조사량을 변화하면서, 애노드 근처에 프로톤 조사를 행하고, 그 후, 340℃의 열처리를 실시한 후의 내압을 평가하였을 때의 결과이다. 동일한 도면 22 중에서, 횡축은 상대값으로서 나타낸 프로톤 도즈량을 나타내고, 좌측의 종축은 항복전압 Vr을 나타내며, 우측의 종축은 비(Irr/If)를 나타낸다. 여기에서는, 전술한 것과 마찬가지로, 프로톤이 조사된 깊이 내지 조사 위치를 고정한 다음, 프로톤의 조사량만을 변해하고 있다. 동일한 도 22에 나타낸 것과 같이, 프로톤 조사량의 증대와 함께 내압 Vr이 저하하고 있는 것이 이해된다(도 23을 대비 참조). 이때, 이 내압 Vr의 저하 원인에 대해서는 나중에 설명한다.
도 21에 나타낸 제 4의 종래기술의 경우에는, 도 22의 실험결과로 말하면, 프로톤 도즈량의 상대값이 1 정도의 경우에 해당한다. 그러나, 중금속 확산이나 전자선 조사에 의해 얻어진 것보다도 한층 더 캐리어의 라이트타임이 짧은 저 라이프타임 영역을 프로톤 조사에 의해 N- 층 내부에 효과적으로 형성하기 위해서는, (결국 리커버리 피크 전류 Irr을 한층 더 작게 하기 위해서는,) 도 22의 비(Irr/If)의 측정결과로부터 이해될 수 있듯이, 프로톤의 조사량을 크게 하는 것이 필요하며, 실용적으로는, 상대값으로 말하면, 프로톤의 도즈량으로서는 10∼100 cm-3정도의 값이 바람직하다.
그런데, 도 22에 나타낸 것과 같이, 이 정도의 크기에 까지 프로톤의 도즈량을 증가하면, 내압 열화의 영향은 무시할 수 없는 정도로 커지게 되어, 디바이스 특성은 비실용적인 것으로 될 수밖에 없는 것이다. 이 점이, 프로톤 조사를 사용한제 4 종래기술이 지닌 중대한 문제점이다. 그러한 의미에서는, 상기한 제 4 종래기술에서는, 국소 라이프타임 콘트롤에 대해, 충분한 최적화의 검토가 이루어지지 않았다고 말할 수 있다.
본 발명은 위에서 설명한 전체의 문제점을 해결하기 위해 주어진 것이다. 즉, 본 발명은, 역회복 특성으로서, ① 제 3 반도체층 근처의 캐리어 밀도를 낮추어 리커버리 피크 전류(Irr)를 한층 더 작게 되도록, 또한, ② 제 1 반도체층과 제 2 반도체층의 계면과는 반대면측 근처의 제 1 반도체층의 캐리어 밀도를 올려 리커버리 전류 소명시간(Trr)을 길어지도록, 제 1 반도체층 내부의 캐리어의 라이프타임을 콘트롤하여도, ③ 항복전압의 저하가 없는, 신규한 구조를 갖는 반도체 장치를 실현하는 것을 제 1 목적으로 하고 있다.
특히, 본 발명에서는, 상기한 ①, ③을 동시에 만족시키는 점에 주안점이 놓여 있다. 이 경우에는, 다시, 예를 들면 전술한 제 1 종래기술을 적용하는 것에 의해, 제 1 반도체층의 캐리어 밀도의 최적화를 도모하는 것으로, 상기한 ②도 실현하는 것이 가능하며, 이 점도 본 발명의 부차적인 목적이다.
더구나, 본 발명은, 상기한 ①, ③ 및 ②의 특성을 갖는 반도체 장치를 실현하기 위한 제조방법을 제공하는 것도 제 2 목적으로 하고 있다.
상기한 제 1 목적을 달성하기 위해, 본 발명에 관한 반도체 장치는, 이하의 제 1 국면 내지 제 9 국면으로서 제공된다.
즉, 본 발명의 제 1 국면에 관한 반도체 장치는, 제2주전극과, 상기 제2주전극상에 배치되고 제1도전형의 불순물을 포함하는 제1반도체층과, 상기 제1반도체층상에 배치되고 상기 제1도전형의 불순물을 포함하는 제2반도체층과, 상기 제2반도체층상에 배치되고 상기 제1도전형과는 다른 제2도전형의 불순물을 포함하는 제3반도체층 및, 상기 제3반도체층상에 배치되는 제1주전극을 구비하는 반도체 장치에 있어서,
상기 제2반도체층에서 캐리어의 제2라이프타임(τ2)은, 상기 제1반도체층에서 캐리어의 제1라이프타임(τ1)보다도 짧고, 상기 제2반도체층에서 저항은, 상기 제3반도체층과 상기 제2반도체층과의 제2계면으로부터 상기 제2반도체층과 상기 제1반도체층과의 제1계면을 향해 단조감소하고 있는 것을 특징으로 한다.
제 2 반도체층은 고저항값을 갖는 저 라이프타임 영역이고, 더구나 그것의 저항값은 단조 감소하는 것이다. 그 때문에, 제 2 반도체층으로부터 제 1 반도체층에 걸쳐, 불순물 캐리어의 라이프타임은 단조 증가한다. 이것에 의해, 저 라이프타임 영역이 제 1 및 제 3 반도체 영역 사이에 생겨도, PN 접합의 항복전압(내압)을 열화시키는 일 없이 큰 값으로 유지하는 것이 가능하게 된다. 그리고, 이 저 라이프타임화에 의해, 제 2 계면 근처의 캐리어 밀도는 충분히 저감된다. 따라서, 이 PN 접합에 인가되는 바이어스 바이어스를 순방향 바이어스로부터 역방향 바이어스로 변화시킬 때에 흐르는 리커버리 전류의 피크값을 전술한 제 1∼제 4 기술보다도 한층 저감화시키는 것이 가능하게 되어, 소프트 리커버리 특성을 상당히 개선할 수 있다.
더구나, 본 발명의 제 2 국면에 관한 반도체 장치는, 상기한 제 1 국면에 있어서 상기 제 2 라이프타임(τ2)이 상기 제 1 라이프타임(τ1)의 1/10보다도 작은 것을 특징으로 한다.
이것에 의해, 제 1 반도체층 내부의 캐리어 밀도가 최적화되고, 다이오드에 본 장치를 적용한 경우의 온 전압의 저감화, 따라서, 리커버리시의 리커버리 전류 소멸시간의 장시간화를 도모하는 것도 가능하게 된다.
더구나, 본 발명의 제 3 국면에 관한 반도체 장치는, 상기 제 1 국면에 있어서 상기 제 2 반도체층의 제 2 저항율이 상기 제 1 반도체층의 제 1 저항율의 50배보다도 큰 것을 특징으로 한다.
이것에 의해, 제 1 반도체층의 캐리어 밀도를 최적화할 수 있다.
더구나, 본 발명의 제 4 국면에 관한 반도체 장치는, 상기 제 1 반도체층과 상기 제 3 반도체층 사이에 인가된 전압이 순바이어스로부터 역바이어스로 변화되었을 때 흐르는 전류의 피크값이, 상기 제 2 반도체층이 없는 것으로 한 경우의 상기 전류의 피크값보다도 작아지도록, 상기 제 1 국면에 있어서 상기 제 2 반도체층의 상기 제 1 계면과 상기 제 3 반도체층의 상기 주면에 대향하는 다른 쪽의 주면 사이의 두께가 설정되어 있는 것을 특징으로 한다.
이것에 따르면, 제 2 반도체층의 두께는, 다이오드의 리커버리 특성의 개선이라고 하는 관점에서 볼 때에 요구되는 최적값으로 콘트롤된다. 이 때문에, 본 장치를 다이오드에 적용한 경우, 내압의 열화를 일으키지 않고, 리커버리 피크 전류가 작은, 보다 소프트한 리커버리 특성을 갖는 다이오드를 실현할 수 있다.
더구나, 본 발명의 제 5 국면에 관한 반도체 장치는, 상기 제 4 국면에 있어서 상기 두께가 15 마이크로미터에서 40 마이크로미터까지의 범위 내로 설정되어 있는 것을 특징으로 한다.
이것에 의해, 제 2 반도체층과 제 3 반도체층의 경계 근처의 캐리어 밀도가 저감되고, 또한 제 1 반도체층의 캐리어 밀고가 최적화된다. 따라서, 다이오드의 리커버리 특성, 즉 리커버리 전류의 피크 전류를 한층 더 작게 하고, 리커버리 전류 소멸시간을 한층 더 길게 하는 것이 가능하게 된다.
또한, 본 발명의 제 6 국면에 있어서는, 상기한 제 5 국면에 있어서 상기 반도체 장치가 프리휠 다이오드(free wheel diode)로서 사용되는 것을 특징으로 한다.
이것에 의해, 내압이 큰, 저손실 소프트 리커버리 특성을 갖는 프리휠 다이오드가 실현되기 때문에, 서지 전압 등에 의한 전력 손실이 작은 파워 모듈을 실현하는 것이 가능하게 된다.
또한, 본 발명의 제 7 국면에 관한 반도체 장치는, 제1도전형의 불순물을 포함하는 제1반도체층과, 상기 제1반도체층의 표면상에 형성된 상기 제1도전형의 불순물을 포함하는 제2반도체층과, 상기 제2반도체층의 표면상에 형성된 상기 제1도전형과는 다른 제2도전형의 불순물을 포함하는 제3반도체층과, 상기 제3반도체층의 표면상에 형성된 제1주전극 및, 상기 제1반도체층의 이면상에 형성된 제2주전극을 구비하는 반도체 장치에 있어서, 상기 제2반도체층은 그 전영역에 걸쳐 수소이론을 제외하는 가벼운 이온을 조사하여 대미지를 주는 영역으로 되고, 상기 가벼운 이온과는 원자번호 2인 헬륨으로부터 원자번호 8인 산소까지의 범위내에 포함되는 어느 하나의 원자 이온인 것을 특징으로 한다.
이것에 의해, 제 2 반도체층은, 대미지를 받아도 단순히 고저항 영역화되는 것 뿐으로, 도너화 또는 억셉터화되는 것은 아니다. 더구나, 제 2 반도체층 내부에서는, 저항율을 단소 감소하고, 캐리어의 라이프타임은 제 1 반도체층 내부의 캐리어의 그것보다도 충분히 짧아진다. 이것에 의해, 제 2 반도체층과 제 3 반도체층의 경계 근처의 캐리어 밀도는 충분히 작아져, 본 장치를 다이오드에 적용하였을 때의 캐리어 특성에 있어서 리커버리 피크 전류는 충분히 작아지는 동시에, 내압은 어떤 영향도 받지 않는다.
이것에 따르면, 헬륨 이온이라는 범용적인 이온의 조사에 의해 저 라이프타임 영역으로서의 성질을 제 2 반도체층에 용이하게 제공하는 것이 가능하게 된다.
더구나, 본 발명의 제 9 국면에 관한 반도체 장치는, 상기 제 8 국면에 있어서 상기 제 1 반도체층이 확산된 중금속을 구비한 것을 특징으로 한다.
이것에 의해, 제 1 반도체층의 캐리어의 라이프타임이 제 2 반도체층의 라이프타임보다도 길어져, 제 1 반도체층의 캐리어 밀도가 최적화된다. 따라서, 본 장치를 다이오드에 적용하였을 때, 저 라이프타임층 형성에 의해 생길 수 있는 온(on)시의 온 전압의 증가를 방지하여, 리커버리시의 리커버리 전류가 완전히 소멸할 때까지의 시간을 보다 길게 하는 것이 가능하게 된다.
또한, 상기한 제 2 목적을 달성하기 위해, 본 발명에 관한 반도체 장치의 제조방법은, 이하의 제 10 국면 내지 제 16 국면으로서 제공된다.
즉, 본 발명의 제 10 국면에 관한 반도체 장치의 제조방법은, 제 1 라이프타임을 갖는 제 1 도전형의 제 1 반도체층을 준비하는 제 1 공정과, 상기 제 1 반도체층의 표면상에 제 2 도전형의 제 2 반도체층을 형성하는 제 2 공정과, 상기 제 1 반도체층의 상기 표면에서 상기 제 1 반도체층의 내부의 소정의 위치까지에 걸쳐, 상기 제 1 라이프타임보다도 작은 제 2 라이프타임 및 상기 제 1 반도체층의 상기 표면으로부터 단조 감소하는 저항값을 갖는 저 라이프타임 영역을 형성하는 제 3 공정을 구비한 것을 특징으로 한다.
본 발명의 제 10 국면에 따르면, 저 라이프타임 영역을 형성하고 있기 때문에, 제 1 반도체층과 제 2 반도체층으로 이루어진 접합이, ① 내열열화가 없으며, 더구나 ② 리커버리 전류의 피크값이 보다 작은 소프트 리커버리 특성을 갖는 반도체 장치를 실현할 수 있다.
더구나, 본 발명의 제 11 국면에 관한 반도체 장치의 제조방법은, 상기한 제 10 국면에 있어서 상기 제 3 공정이, 상기 제 2 반도체층의 표면측에서 상기 제 1 반도체층 내부의 상기 소정의 위치까지 수소 이온을 제외한 소정의 이온을 조사하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 11 국면에 따르면, 프로톤을 제외한 소정의 이온 조사라고 하는 물리적 방법에 의해 용이하게 저 라이프타임 영역을 형성할 수 있으며, 이에 따라 실현이 용이한 반도체 장치의 제조방법을 제공할 수 있다고 하는 효과가 있다.
더구나, 본 발명의 제 12 국면에 있어서 반도체 장치의 제조방법은, 상기한 제 11 국면에 있어서 상기 소정의 이온이 헬륨 이온인 것을 특징으로 한다.
본 발명의 제 12 국면에 따르면, 범용적인 헬륨 이온원을 사용하여 신규한 구조의 반도체 장치를 제공할 수 있다는 점에서, 실용적인 반도체 장치의 제조기술을 제공할 수 있다고 하는 효과가 있다.
더구나, 본 발명의 제 13 국면에 관한 반도체 장치의 제조방법은, 상기한 제 11 국면에 있어서 상기 제 2 반도체층의 상기 표면으로부터 상기 소정의 위치까지의 깊이가, 15 마이크로미터에서 40 마이크로미터까지의 범위 내로 제어되는 것을 특징으로 한다.
본 발명의 제 13 국면에 따르면, 소정의 이온을 조사할 때의 깊이를 최적으로 콘트롤할 수 있기 때문에, 내압에 영향을 미치지 않고, 개선된 소프트 리커버리 특성을 갖는 반도체 장치를 확실하게 제조할 수 있다고 하는 효과가 있다. 특히, 본 국면에서는, 제 1 반도체층의 제 1 라이프타임에 영향을 미치지 않도록, 저 라이프타임 영역을 형성할 수 있다.
더구나, 본 발명의 제 14 국면에 관한 반도체 장치의 제조방법은, 상기한 제 11 국면에 있어서 상기 제 3 공정이 상기 소정의 이온 조사공정 후에 상기 반도체 장치에 대해 제 1 열처리를 행하는 공정을 더 구비한 것을 특징으로 한다.
본 발명의 제 14 국면에 따르면, 소정의 이온 조사에 의해 대미지를 받는 부분에 대해 소정의 열처리를 행하기 때문에, 해당 대미지 부분을 안정적으로 형성할 수 있다고 하는 효과가 있다.
또한, 본 발명의 제 15 국면에 관한 반도체 장치의 제조방법은, 상기한 제 14 국면에 있어서 상기 제 2 공정이, 상기 제 2 반도체층의 표면상에 주전극을 형성하는 공정을 더 구비하고, 상기 소정의 이온 조사는 상기 주전극측에 배치된 소정의 이온원을 사용하여 행해지는 것을 특징으로 한다.
본 발명의 제 15 국면에 따르면, 소정의 이온원을 제 1 주전극측에 배치하고 있기 때문에, 제 2 반도체층의 표면측으로부터 소정의 이온을 제 1 반도체층과 제 2 반도체층의 계면 근처의 제 1 반도체층 내부에 조사할 수 있으며, 이것에 의해 상기 계면에 대한 소정의 이온 조사 위치의 변동을 작게 콘트롤할 수 있다.
더구나, 본 발명의 제 16 국면에 관한 반도체 장치의 제조방법은, 상기한 제 14 국면에 있어서 상기 제 2 공정이, 상기 제 2 반도체층 형성공정 후에 상기 제 1 반도체층의 상기 표면에서 상기 제 1 반도체층의 상기 내부로 중금속을 확산하여 제 2 열처리를 행하는 공정을 더 구비한 것을 특징으로 한다.
본 발명의 제 16 국면에 따르면, 다음과 같은 이점이 있다. 즉, (제 2 열처리의 온도) > (제 1 열처리의 온도)라고 하는 관계가 성립하기 때문에, 제 1 열처리 전에, 그것보다도 고온의 제 2 열처리를 행하여 두는 것으로, 제 2 열처리의 영향을 제 3 공정에 대해 미치지 않도록 할 수 있다. 즉, 소정의 이온 조사에 의한 캐리어의 라이프타임의 콘트롤과, 중금속의 확산에 의한 라이프타임의 콘트롤을 별도로 행할 수 있다. 그리고, 본 국면에 따르면, 제 1 반도체층 내부가 중금속에 의해 저 라이프타임화되기 때문에, 제 1 반도체층의 제 1 라이프타임은, 제 1 반도체층과 저 라이프타임 영역의 계면으로부터 제 1 반도체층 내부를 향해 단조 증가한다고 하는 분포를 나타내게 된다. 이 때문에, 제 1 반도체층과 저 라이프타임 영역의 계면은 반대면측의 캐리어 밀도를 증가시켜, 리커버리 특성에 있어서 역방향 전류 소멸시간을 길게 하는 것이 가능하게 된다.
도 1은 본 발명의 실시예 1에 있어서 다이오드의 구조를 나타낸 종단면도이고,
도 2는 SR 측정법을 모식적으로 나타낸 도면이며,
도 3은 종래의 제 4 기술을 적용한 경우의 다이오드의 SR 측정결과를 나타낸 도면이고,
도 4는 본 발명의 실시예 1의 다이오드의 SR 측정결과를 나타낸 도면이며,
도 5는 본 발명에 있어서 시뮬레이션 모델을 나타낸 종단면도이고,
도 6은 도 5의 모델에 대한 시뮬레이션 결과를 나타낸 도면이며,
도 7은 본 발명의 실시예 1에 있어서 다이오드의 시험제작 결과를 나타낸 도면이고,
도 8은 도 7의 시험제작 결과 중에서, 리커버리 전류가 최소값을 나타낼 때의 SR 측정결과를 나타낸 도면이고,
도 9는 본 발명의 실시예 1의 다이오드의 시험제작 결과를 나타낸 도면이며,
도 10은 도 9와 비교하기 위해 나타낸 종래의 다이오드의 측정결과를 나타낸 도면이고,
도 11은 본 발명의 실시예 2에 있어서 다이오드의 제조방법을 나타낸 단면도이며,
도 12는 본 발명의 실시예 2에 있어서 다이오드의 제조방법을 나타낸 단면도이고,
도 13은 본 발명의 실시예 2에 있어서 다이오드의 제조방법을 나타낸 단면도이며,
도 14는 본 발명의 실시예 2에 있어서 다이오드의 제조방법을 나타낸 단면도이고,
도 15는 본 발명의 실시예 3에 있어서 제조공정을 나타낸 플로우챠트이며,
도 16은 도 15 중의 제 2 공정의 일부를 나타낸 단면도이고,
도 17은 종래의 일반적인 다이오드의 구조를 나타낸 단면도이며,
도 18은 다이오드의 출력 특성을 나타낸 도면이며,
도 19는 다이오드의 역회복 특성을 나타낸 도면이고,
도 20은 종래의 제 2 기술을 적용하였을 때의 다이오드의 구조예를 나타낸 단면도이며,
도 21은 종래의 제 4 기술을 적용하였을 때의 다이오드의 구조를 나타낸 단면도이고,
도 22는 종래의 제 4 기술을 적용한 다이오드에 있어서, 프로톤 조사량과 항복전압 및 리커버리 피크 전류의 관계를 나타낸 도면이며,
도 23은 헬륨 이온 조사량의 항복전압 및 리커버리 피크 전류의 측정결과를나타낸 도면이다.
이하, 본 발명에 바람직한 실시예를 첨부도면을 참조하면서 상세히 설명한다.
(실시예 1)
실시예 1에서는 신규한 pin 구조를 갖는 반도체 장치가 제공된다. 이와 같은 반도체 장치의 적합한 일례로서, 여기에서는, 본 발명을 다이오드에 적용한 예를 설명한다. 본 실시예에 관한 다이오드는, PN 접합의 P층과 N층의 계면으로부터 N층 내부의 소정의 길이 내지는 소정 위치까지에 걸쳐, 미리 소정의 이온으로서 헬륨 이온이 조사되어 대미지가 제공되는 것에 의해, 해당 계면으로부터 저항값이 단조 감소하여 간다고 하는 특성을 구비한, 대미지 영역을 갖고 있다. 이와 같은 대미지 영역이 상기 계면 근처 내지 접합 부근의 N층 내부에 형성되어 있는 것으로, 내압 내지 항복전압에 영향을 미치지 않으면서(불변), 한층 더 소프트한 리커버리 특성을 실현하는 것이 가능하게 된다. 이하, 보다 구체적인 분석을 통해, 상기한 대미지 영역을 갖는 본 다이오드에 대해 설명한다.
(1) 도 1은 본 발명의 실시예 1에 관한 다이오드의 종단면도이다. 동 단면도 1에 있어서, 제 1 도전형의 제 1 반도체층(N형 기판)(1)은, 캐소드 N+층(1A)과, 그것의 표면상에 형성된 N-층(1B)으로 이루어진다. 본 실시예에서는, N형의 도전형이 제 1 도전형에 해당한다.
이 제 1 반도체층(1)의 제 1 주면 상에는, 동일한 N형의 도전성을 갖는 제 2 반도체층(2)이 가벼운 이온(예를 들면 He 이온) 조사에 의해 대미지를 받은 상태로 형성되어 있으며, 제 2 반도체층(2)의 제 1 주면과 제 1 반도체층(10의 제 1 주면은 제 1 계면(S1)을 형성하고 있다. 이 제 2 반도체층(2)이 본 실시예의 특징부분으로, 후술하는 설명으로부터 나중에 이해되는 것과 같이, 이 층(2)은, (i) 제 1 반도체층(1)에 있어서 캐리어의 라이프타임 τ1(이하, 제 1 라이프타임이라 칭한다)보다도 짧거나 작은 라이프타임 τ2(이하, 제 2 라이프타임이라 칭한다)를 갖고, 또한 (ii) 단조감소하는 저항값을 갖는 영역이다. 이후, 제 2 반도체층(2)을 「저 라이트타임층 내지는 저라이프타임 영역」으로 부른다.
저 라이프타임층(2)의 (상기한 제 1 주면에 대향하는) 제 2 주면 상에는, 제 2 도전형(여기에서는 P형)의 불순물 확산에 의해 형성된 제 3 반도체층(애노드층에 해당. 이하, 애노드 P층이라 칭한다)(3)이 배치되어 있으며, 이 층(2)의 제 2 주면과 이 층(2)의 제 2 주면은 제 2 계면(S2)을 형성하고 있다. 여기에서는, 애노드 P층(3)의 두께는 얇게 설정되어 있으며, 3㎛ 정도이다.
더구나, 애노드 P층(3)의 제 1 주면 상에는 애노드 전극(제 1 주전극)(5)이, 또한, 캐소드 N+층(1A)의 이면에 해당하는 제 2 주면 상에는 캐소드 전극(제 2 주전극)(6)이 각각 형성되어 있다.
여기에서는, 예를 들면, 전술한 제 1 종래기술에 있어서 Pt, Au 등의 중금속의 확산을 디바이스에도 적용하고, 중금속의 확산시간 또는 확산온도를 콘트롤하는 것으로, 제 1 반도체층(1) 중의 캐리어의 제1라이프타임(τ1)을 저라이프타임층(2)의 제2라이프타임(τ2)보다고 길게 되도록 하여, 캐소드층의 캐리어 밀도의 증대화를 도모하고 있다. 이때, 엄밀하게는, 제 1 반도체층(1) 내부의 중금속의 확산계수에도 약간 구배가 있기 때문에, 캐소드 N+층(1A)측의 라이프타임(τ1A)의 쪽이 N-층(1B)의 라이프타임(τ1B)보다도 역간 길어진다. 이 기술은, 물론, 도 19에 나타낸 리커버리 전류 소멸시간 Trr의 증대화를 도모하기 위한 것이다.
그리고, 리커버리 피크 전류 Irr의 값을 종래보다도 더 작게 하고, 또한, 중금속 확산기술의 적용에 의해 얻어진 리커버리 전류 소멸시간 Trr의 장시간화에도 영향을 미치지 않도록 한다고 하는 관점에서, 상기 저 라이프타임층(2)의 두께 내지는 제 2 계면(S2)에서의 깊이 d는, 후술하는 것과 같이, 소정의 범위 내의 값으로 억제되고 있다.
(2) 다음에, 본 실시예의 다이오드의 동작에 대해 설명한다.
도 1의 구조에 있어서, 애노드 전극(50과 캐소드 전극(6) 사이에 소정의 애노드 전압 VAK를 순바이어스로서 인가하고(도 18 참조), 애노드 전압 VAK가 어떤 임계값(∼0.6V)을 초과하면, 애노드 전극(5)에서 홍이 저 라이프타임층(2)을 거쳐 N-층(1B)으로 주입되어, 다이오드가 도통된다. 그리고, 애노드 전압 VAK가 도 18에 나타낸 온 전압값 Vf와 동일하게 되었을 때, 정격전류 If가 흐른다. 또한, 캐소드 전극(6)과 애노드 전극(5) 사이에 소정의 애노드 전압 VKA를 역바이어스로서 인가하면(도 18 참조), 애노드 전압 VKA가 항복전압 Vr을 초과하지 않는 한, 다이오드 내부에는 저 라이프타임층(2)만이 형성되어 있을 뿐인 상태가 된다.
후술하는 것과 같이, 이 저 라이프타임층(2)은 PN 접합의 항복전압에 어떤 영향도 미치지 않기 때문에, 이 구조의 다이오드에서는, ③ 항복전압이, 저 라이프타임층(2)이 형성되어 있지 않은 경우의 다이오드의 그것에 비해 저하되지 않는다고 하는 이점이 얻어진다. 더구나, 애노드측에 저 라이프타임층(2)이 형성되어 있기 때문에, 애노드 근처의 캐리어 밀도가 현저히 저감되어, ① 리커버리시의 리커버리 피크 전류 Irr(도 19 참조)을 전술한 제 1∼제 4 종래기술보다도 한층 더 작게 할 수 있다고 하는 이점도 동시에 얻어진다. 더욱이, 이 다이오드에서도, 제 1 종래기술과 마찬가지로, 미리 중금속을 제 1 반도체층(1) 내부에 확산시키지만, 이 확산량을 콘트롤하는 것에 의해, 캐소드 N+층(1A)측의 라이프타임을 길게 하여 캐소드측의 캐리어 밀도를 높이고 있기 때문에, 온시의 온 전압 Vf(도 18 참조)를 저하시키고, ② 리커버리 전류 소멸시간 Trr(도 19 참조)을 길게 할 수도 있다.
(3) 도 1의 다이오드 구조의 상기 이점을 실증하기 위해, 이하, 전술한 종래의 제 4 기술에 있어서 프로톤 조사의 경우와 본 실시예의 헬륨 이온 조사의 경우에 있어서, 각각의 조사의 항복전압에의 영향을 조사하였다. 이 조사는, 하전입자(H+, He+) 조사후, 열처리를 실시한 후의 각 샘플에 대해서, 확산 저항(spread resistance: 이하, SR이라 칭한다)을 측정하는 것으로 행하였다. 여기에서, SR 측정이한, 도 2에 모식적으로 예시하는 것과 같이, 예를 들면 반도체 소자를 경사진 방향으로 연마하고(물론, 수직방향으로 연마한 경우도 된다), 연마면 SS 상에 2개의 전극침을 각각 접촉시키고, 해당 양 전극침을 방향 D1을 따라 이동시키면서 did 전극침 사이의 확산 SP에서 생기는 저항(즉, 확산 저항)을 측정하는것으로, 반도체 소자 내부의 저항값 내지는 저항율을 구하는 방법으로, 이것은 이미 알려진 측정기술이다.
종래의 프로톤 조사의 경우의 SR 측정결과와 He 이온 조사를 행한 본 디바이스의 SR 측정결과를, 각각 도 3 및 도 4에 나타내었다. 양 도면 3, 4에 나타낸 측정은, 모두 미국 SOLID STATE MEASUREMENTS, INC사의 측정기를 사용하여 행해진 것으로, 양 도면 3, 4의 횡축은, 도 1에서 말하면 애노드 P층(3)의 제 1 주면으로부터의 깊이 L로서 주어지는 하전입자 조사 위치를 나타낸다. 또한, 양 도면 3, 4 중에서, 측정결과 R, ρ, N은 각각 확산 저항, 소자의 저항율, 불순물 농도를 나타내고 있다. 확산 저항 R과 저항율 ρ 내지 불순물 농도 N 사이에는, 실리콘에서는 이미 알려진 환산값이 있기 때문에, 확산 저항 R이 측정되면, 그 환산값을 사용하는 것으로, 저항율 ρ, 따라서, 불순물 농도 N의 값은 자동적으로 산출된다. 또한, 양 도면 3, 4의 종축은 대수 스케일로 표시된다. 양 도면 3, 4의 측정에서 사용되는 샘플은, 모두 동일 기판, 동일 재료를 사용하여 제작된 것으로, 조명원만이 다르게 한 것에 지나지 않으며(즉, H+인지 He+인지의 차이), 전기 특성(리커버리 특성)이 양자에서 동일하게 되도록 각각의 조사량을 콘트롤한 것이다. 도즈량은 도 22의 상대값으로 말하면, 실용적으로는 10∼100cm-3정도의 값이다.
프로톤 조사의 경우에는, 도 3 중의 기호 R1으로 나타낸 것과 같이, 프로톤 조사에 의한 대미지의 고저항 부분과 웨이퍼의 N- 층 사이에, 저저항의 영역이 측정되고 있다. 여기에서, 「대미지」란, 가벼운 이온 조사에 의해 반도체층의 저항이 커진다고 하는 의미에서 사용되고 있다. 이것은, 프로톤에 의해 형성된 대미지층이 그후의 열처리에 의해 도너화(불순물화)한 것으로 생각된다. 이 도너화 현상은 현실적으로는 대미지층 전체에 걸쳐 일어나고 있는 것으로 생각되며, 이 때문에, 프로톤 조사에서는 항복전압이 저하하는 것이다.
한편, 도 4에 나타낸 헬륨 이온 조사의 경우에는, 도 3과 비교하여 명확한 것과 같이, 도 3의 영역 R1에서 나타낸 것과 같은 도너화 현상은 생기지 않으며, 확산 저항 R 내지 저항율 ρ는, 애노드 P층(3)의 제 1 주면으로부터의 깊이 L 내지 계면(S2)으로부터의 깊이의 증대와 함께, 단조 감소하고 있다. 즉, 헬륨 이온의 조사에 의해 형성된 대미지 부분은 고저항인 영역으로서 측정되고 있으며, 프로톤 조사와 같은 도너화 현상은 일어나지 않는다고 판단할 수 있다. 따라서, 헬륨 이온 조사에 따르면, 조사에 의한 대미지만이 접합 근처의 n층 내부에 형성되는 것 뿐으로, 이 때문에 항복전압 Vr(도 18)의 저하가 조사에 의해서도 생기지 않는 것이다. 물론, 이 점은, 헬륨 이온의 조사량에 의존하는 것은 아니다.
도 23에, 헬륨 이온의 조사량에 대한 내압 Vr 및 리커버리 피크 전류 Irr의 특성에 관한 측정결과를 나타내었다. 이 도 23의 좌우의 종축은, 도 22의 경우와 마찬가지로, 각각 내압 Vr, 상대비(Irr/If)를 나타낸다. 도 22와 도 23을 대비 참조하면 명확한 것과 같이, 헬륨 이온 조사의 경우에는, 실용적으로 보아 충분히 작은 리커버리 전류값 Irr을 실현할 수 있는 조사량 10∼100 cm-3정도(상대값)의 헬륨 이온을 조사하여도, 내압 Vr의 변화는 전혀 볼 수 없다.
이와 같이, 헬륨 이온 조사에 의한 저 라이프타임 영역(2)의 형성은, 조사를받는 N-층 부분을 열처리후에도 도너화시키지 않는다고 하는 작용을 일으키고, 이것에 의해 내압 Vr을 불변으로 하게 하는 것이다.
(4) 다음에, 도 1의 구조의 다이오드의 역회복 특성에 대해 설명한다.
이 다이오드에서는, 애노드 근처에, 즉, PN 접합면인 계면(S2) 주변에, 헬륨 이온 조사에 의해 대미지를 받은 저 라이프타임 영역(2)이 형성되어 있다. 이 때문에, ① 애노드 근처의 캐리어 밀도가 현저히 저하하여, 리커버리 피크 전류 Irr이 현저히 작아진다. 더구나, ③ 상기 (3)에서 설명한 것과 같이, 조사에 의한 내압 Vr의 열화는 없다.
또한, 이 다이오드에서는, 헬륨 조사에 의한 대미지가 애노드 근처에만 국소적으로 형성되어 있기 때문에, 이와 같은 대미지가 형성되어 있지 않은 종래의 다이오드에 비해, 대미지가 형성되어 있지 않은 그 이외의 영역, 결국, 도 1의 N-층(1B), 캐소드 N+층(1A) 중의 캐리어의 라이프타임을 길게 할 필요가 없다. 이것은, 저 라이프타임 영역(2)을 N-층(1B) 내부에 국소적으로 형성하고 있기 때문에, 가령 그 이외의 N형층의 라이프타임을 상기 영역(2)이 형성되어 있지 않은 때와 동일한 값으로 해 두면, 온시의 ON 전압 Vf가 높아져 버려, 손실이 생기게 된다. 그리고, 이것을 회피하기 위해서는, 그 이외의 N형층의 라이프타임을 보다 길게 콘트롤하여, 온 전압 Vf를 내릴 필요가 있는 것이다. 이 점은, 저 라이프타임 영역(20의 두께 d를 최적화하는 동시에, 전술한 중금속 확산기술의 적용에 의해, 실현할 수 있다. 이 길이가 긴 라이프타임의 실현은 캐소드 근처의 캐리어 밀도를 증가시키고, 그 때문에, 리커버리 전류 소멸시간 Trr이 길어진다.
(5) 도 5는, 상기한 저 라이프타임 영역(2)을 형성한 경우의 다이오드의 역회복 특성을 분석하기 위한, 시뮬레이션의 모델을 나타낸 것이다. 이 도 5 중에서, 도 1과 동일한 기호의 것은 동일 부분을 나타낸다. 단, 이 모델에서는, 도 1의 저 라이프타임 영역(2)에 해당하는 영역은, 도 5의 영역 2S 및 영역 2S1으로 양분되는 것으로 되고 있다. 이 중에서, 한쪽의 영역 2S는, 헬륨 이온빔의 반치폭(半値幅)(≒10㎛)을 고려하여 설정된 영역으로, 영역 2S의 두께 d1은 상기한 반치폭 만큼에 해당하는 것으로 되어 있다. 따라서, 도 5의 모델에 있어서 다른 쪽의 영역 2S1의 부분은, 실제로는 헬륨 이온 조사를 반등 대미지 부분인 것이 틀림없지만, 시뮬레이션의 편의를 위해, 해당 영역 2S는 단순히 N-층(1B)과 동일한 라이프타임을 갖는 N형 반도체층으로서 취급되고 있다. 실제로는, 양 영역 2S, 2S1은 함께 헬륨 이온 조사에 의해 대미지를 받은 층이기 때문에, 각 영역 2S, 2S1의 각각의 라이프타임을 τ2S, τ2S1으로서 나타내면, τ1>τ2S1>τ2S의 관계가 성립하는 것으로 생각되고, 따라서, 도 1에서는, 도 5의 양 영역 2S, 2S1을 포함하여 양자를 일체적으로 제 2 반도체층(저 라이프타임층)(2)으로서 정의하고 있다.
이 시뮬레이션을 행하는 것에 있어서, 각 파라미터는 다음과 같이 설정되어 있다. 즉, 모델의 다이오드는 내압 600V 클래스의 다이오드로 설정되어 있으며, N-층(1B)의 비저항은 30Ω·cm로, 그것의 두께를 30㎛으로 설정하고 있다. 단, 실제로 확산 웨이퍼를 사용하고 있는 것에 대응시키기 위해, N-층(1B)과 N+층(N+기판)(1A) 사이에 100㎛ 정도의 농도 구배 부분이 있는 것으로 본 모델에서는 설정되어 있다. 또한, 애노드 P층(3)의 깊이 내지 두께는 실제의 다이오드에 맞추어 3㎛으로 설정되어 있으며, 그것의 표면 농도는 1e17로 설정되어 있다. 더구나, 저 라이프타임 영역이 없는 경우의, 결국 도 17에 나타낸 종래기술에 해당하는 경우의 다이오드의 라이프타임은, 전영역에 대해, 50nsec로 되어 있다. 한편, 저 라이프타임 영역이 존재하는 경우에는, 도 5의 모델에 있어서 저 라이프타임 영역 2S의 폭 d1을 헬륨 이온빔의 반치폭에 대응시켜 10㎛로 하고, 그 영역 2S의 라이프타임을 8nsec(<1/10x200nsec)로 하며, 그 이외의 영역(2S1, 1B, 1A)의 라이프타임을 200nsec로 하고 있다. 그리고, 저 라이프타임 영역 2 내지 2S의 계면(S2)에서의 위치 내지 깊이 d를 변화시켜, 리커버리 특성의 시뮬레이션을 실행하였다.
시뮬레이션은, 도 18에 나타낸 온 전압 Vf과 도 19에 도시된 역회복 특성(Irr, Trr)에 대해서, 시판중인 시뮬레이터 Medici를 사용하여 행하고 있다. 얻어진 시뮬레이션 결과를 도 6에 나타내었다.
도 6에 있어서, 각각의 특성 Trr, Irr, Vf는 캐리어의 라이프타임을 전영역에서 동일하게 한 경우(즉, 영역 2S의 형성이 없는 경우)의 각 특성에 대한 규격값으로서 나타내고 있다. 따라서, 상대비가 1일 때에는, 본 디바이스는 종래의 것(예를 들면, 도 17에 나타낸 것)과 동일한 특성을 나타내게 된다.
도 6의 시뮬레이션 결과를 고찰하면, 다음과 같은 점이 이해된다. 우선, 온 전압 Vf는, 저 라이프타임 영역 2S가 N형 기판 내부에 깊게 형성됨에 따라 커지게 된다. 한편, 리커버리 피트 전류 Irr은, 그것의 깊이가 20㎛일 때 극소가 되고, 그 때의 위치로부터 조사 위치가 벗어나면 그것의 값이 커지게 된다. 또한, 리커버리 전류 소멸시간 Trr은, 온 전압 Vf의 경우와는 역으로, 저 라이프타임 영역 2S가 깊게 형성됨에 따라 작아진다. 이와 같은 결과는, 저 라이프타임 영역 2S가 계면(S2)으로부터 깊게 형성됨에 따라, 저라이프타임 영역 및 그 근처의 캐리어 밀도가 적어지게 되어, 온 전압 Vf가 높아지는 것을 나타내고 있다. 또한, 리커버리 피크 전류 Irr이 극소값을 갖는 것은, 도 5의 모델에서는 영역 2S1, 2S가 설정되어 있는 결과, 저 라이프타임 영역 2S가 깊어지면, 역으로 가장 근처의 캐리어, 결국 영역 2S1 내부의 캐리어가 많아지게 되기 때문인 것으로 생각된다. 더구나, 저 라이프타임 영역(2S)이 깊게 형성됨에 따라, 캐소드측의 캐리어는 감소하기 때문에, 리커버리 전류 소멸시간 Trr은 저 라이프타임 영역 2S가 깊어짐에 따라 작아지게 된다.
전술한 본 발명의 목적 ①∼③을 달성하기 위해서는, 도 6의 시뮬레이션에 있어서 상대값으로 말하면, Vf≒1(온 전압 Vf의 불변화→시간 Trr을 길게 한다), Irr<1, Trr>1의 관계가 성립하도록, 저 라이프타임 영역 2 내지 2S의 두께 내지 깊이 d를 설정할 필요가 있다. 특히, Irr<1의 관계식의 성립이 중시되지 않으면 안된다. 이러한 관점에서 도 6의 시뮬레이션 결과를 평가하면, 저 라이프타임 영역 2 내지 2S의 두께 d를 10㎛∼30㎛의 범위 내로 콘트롤할 때에는, 종래보다도 양호한 소프트 리커버리 특성이 얻어지는 것이 이해된다.
더구나, 헬륨 이온 조사 위치 d를 시간 Trr이 종래의 경우와 동일하게 되는 도 6의 조사 위치 30㎛로 설정하였을 때의, 온 상태에서의 캐리어 밀도를 조사하였다. 그 결과, 애노드 전극(5)에서 주입된 홀 밀도 분포가 N 기판(1)측의 농도 분포와 교차하는 점의 깊이, 결국, 온 상태에서의 제 1 반도체층(1)의 불순물 농도와 제 1 반도체층(1) 내부에 주입된 캐리어의 농도가 동일하게 되는 위치는, 계면(S2)으로부터 볼 때 58㎛의 위치에 있었다. 이것은, 헬륨 이온 조사 위치 d는 상기한 것과 같이 10㎛∼30㎛의 범위 내에 콘트롤되기 때문에, 캐소드 전극(5)에서 주입된 홍이 N 기판(1)과 교차하는 점의 깊이의 절반 이상으로 헬륨 이온 조사위치 d를 설정하면, 리커버리 전류 소멸시간 Trr을 중금속 확산이나 전자빔 조사가 실시되지 않은 종래의 경우(도 17)보다도 긴 시간(시간 Trr의 상대값>1)으로 설정하는 것이 가능하게 된다.
(6) 다음에, 상기한 시뮬레이션 결과에 비추어, 실제로 다이오드를 시험제작하였다. 시험제작에서는, 종래의 다이오드에 비해 전체적으로 실시한 라이프타임 콘트롤을 약하게 한 pin 구조에 대해, 전술한 헬륨 이온 조사를 행하고, 그후, 열처리(어닐)를 실시한 후에, 상기 시뮬레이션과 동일하게, 각 특성 Vf, Irr, Trr의 헬륨 이온 조사위치 의존성을 조사하였다. 단, 여기에서는, 헬륨 이온 조사위치는, 애노드 P층(3)(두께 3㎛ 정도)을 포함한 깊이 L(도 1 참조)로 나타내어진다. 헬륨 이온 조사는, 시뮬레이션과 동일하게, 조사 빔의 반치폭이 10㎛인 조건에서 행해지며, 조사량은 실용적인 상대값 레벨에서 10∼100cm-3정도(도 22 참조)이다. 또한, 본 시험제작에서는, 열처리를 가한 다이오드의 SR 측정결과를 평가하고(도 4, 도 8 참조), 대미지를 받은 저 라이프타임 영역의 비저항의 변화와 N 기판의 비저항의 변화가 교차되는 점, 도 4, 도 8의 예에서는, 점 P를, 헬륨 이온 조사위치 L로 하고 있다. 그 시험제작 결과를 도 7에 나타내었다. 도 7의 종축은, 도 6과 마찬가지로, 영역 2가 없는 종래의 구조(도 17 참조)의 특성에 대한 상대값으로서 주어지고 있다.
도 7에 나타낸 것과 같이, 시험제작 결과도 도 6의 시뮬레이션 결과와 거의 동일한 결과로, 온 전압 Vf는 저 라이프타임 영역(2)(도 1)이 깊어짐에 따라 커지게 된다. 리커버리 피트 전류 Irr은 깊이 L이 28㎛일 때에 극소가 되고, 해당 깊이(=28㎛)로부터 헬륨 이온 조사위치 L이 벗어나면, 그 값이 커진다. 리커버리 전류 소멸시간 Trr은, 온 전압 Vf와는 역으로 저 라이프타임 영역(2)의 위치 L이 깊어짐에 따라 작아진다. 도 6과 도 7에서는, 애노드 P층(3)의 두께를 뺀 것으로 하여도, 리커버리 피크 전류 Irr의 극소값 근처의 리커버리 피크 전류 Irr의 헬륨 이온 조사위치에 대한 변화에 차가 생기지만(도 7에서는 리커버리 전류 Irr의 변화가 작다), 이것은 도 6의 시뮬레이션에서는 도 5의 영역 2S1을 비(非)대미지 영역으로서 취급하고 있는 것에 기인하고 있는 것으로 생각된다. 따라서, 도 5의 영역 2S1도 대미지 영역으로서 실제로 생각될 필요성이 여기에서 발견된다.
도 7의 시험제작 결과로부터는, 종래의 경우와 비교하여, 저 라이프타임 영역(2)의 위치 L을 15㎛∼40㎛의 범위 내로 하면, 종래보다도 리커버리 특성이 개선된다(특히 리커버리 피크 전류 Irr<1로 된다).
애노드 P층(3)의 제 1 주면으로부터의 헬륨 이온 주사위치 L을 도 7의 28㎛로 콘트롤하여 시작품을 시험제작한 경우의 SR 측정결과를 도 8에 나타내었다. 이 도 8로부터 이해되는 것과 같이, 대미지를 받은 저 라이프타임 영역의 저항은, 대미지를 주기 전의 dir 50배 강해지고 있다. 따라서, 저 라이프타임 영역(2)의 저항율이 제 1 반도체층(1)의 그것의 50배 이상으로 설정되는 것이 바람직하다. 또한, 라이프타임에 관해서는, 전술한 시뮬레이션의 조건 설정에서 보아, (저 라이프타임영역(2)의 라이프타임 τ2)<1/10x(제 1 반도체층(1)의 라이프타임 τ1)의 관계가 성립하고 있는 것이 바람직하다. 이것에 의해, N형 기판(1) 내부의 캐리어 밀도를 적절히 하는 것이 가능하게 된다.
헬륨 이온 조사위치를 리커버리 피트 전류 Irr이 극소가 되는 28㎛의 위치로 콘트롤하여 저 라이프타임 영역(2)을 형성한 경우의 리커버리 특성을 도 9에 나타내었다. 또한, 헬륨 이온 조사를 행하지 않은 경우의 다이오드의 역회복 특성의 결과를 도 10에 나타내었다. 양 고면 9, 10에 있어서, 기호 Ik가 애노드-캐소드간 전류를 나타내고 있다. 다른 기호는 전술한 것과 마찬가지이다. 양 도면 9, 10을 비교하여 알 수 있는 것과 같이, 도 9의 본 발명의 다이오드 쪽이 리커버리 피크 전류 Irr이 보다 작아지게 되고, 또한 리커버리 전류 소멸시간 Trr도 보다 길어지게 된다.
(7) 이상의 설명에서는, pin 구조에 있어서, N형 기판(1) 및 애노드 P층(3)을 각각 제 1 도전형의 제 1 반도체층 및 제 2 도전형의 제 3 반도체층으로 하고, 그 사이에 끼워진 중간층을 저 라이프타임층(2)으로 하며, 애노드 전극(5) 및 캐소드 전극(6)을 각각 제 1 및 제 2 주전극으로 하는 경우이었다(도 1 참조). 그러나, 본 발명은 이것에 한정되는 것은 아니며, (i) p형 반도체 기판을 제 1 도전형의 제 1 반도체층으로 하고, (ii) 그 위에 형성된, 보다 라이프타임이 짧고 단조 감소하는 저항율을 갖는 p형의 반도체층을 제 1 도전형의 제 2 반도체층으로 하며, (iii) 다시 그 위에 형성된 캐소드 n층을 제 2 도전형의 제 3 반도체층으로 하며, (iv) 캐소드 전극 및 애노드 전극을 각각 제 1 및 제 2 주전극으로 하는, 반도체 장치에도 적용가능하다. 이 경우의 제 2 반도체층은, 헬륨 이온 등의 소정의 이온 조사를 받는 것에 의해 대미지만을 받는 영역으로, 그 후의 열처리에 의해서도 억셉터화되지 않는 성질(따라서, 저항율이 단조감소화)을 갖는다.
(8) 또한, 도 1, 도 6, 도 7의 다이오드는, N-층(1B) 및 N+층(1A) 중에 백금 등의 중금속이 헬륨 이온 조사전에 미리 확산되고 있는 것을 전제로 한 구조이었지만, 본 발명은 이것에 한정되는 것은 아니며, 상기한 중금속이 미리 확산되어 있지 않은 경우에 헬륨 이온 조사를 행하여 저 라이프타임 영역(2)을 형성하는 다이오드에도 적용가능하다. 이 경우에는, 중금속 확산에 의한 효과, 즉 전술한 효과 ②(캐소드측의 캐리어 밀도의 증대화·(중금속 확산이 실시되었을 때의 종래의 다이오드에 대해서의) 온 전압 Vf의 불변화·소멸시간 Trr의 증대화의 유지는 얻어지지 않지만, 전술한 특징적인 효과 ①(전류 Irr가 한층 더 저감화되는 것) 및 ③(내압 불변)은 얻어지기 때문에, 그와 같은 구조로 또한 유익한 기술을 제공한다.
(9) 도 1에 근거한 상기한 설명은, 가벼운 이온 내지 소정의 이온의 대표예로서, 헬륨 이온을 이용하여 도 1의 저 라이프타임 영역(2)을 형성한 경우이었지만, 가벼운 이온으로서는, 헬륨 이온 이외의 것을 이용하여도 좋다. 여기에서는, 「가벼운 이온」이란, 수소 이온, 즉 프로톤을 제외한, 원자번호 2의 헬륨의 이온으로부터 원자번호 8의 산소의 이온까지를 포함한, 상대적으로 가벼운 원자의 이온을 의미하는 것으로서, 광의의 의미로 사용되고 있다. 특히, He, Li, Be이라는, 실리콘에 대해 일반적으로 도너, 억셉터라는 반도체 불순물을 구성하지 않는 부류에 속하는 원자의 이온을, 소정의 이온으로 사용되는 것이 효과적이다.
(실시예 2)
이하에서는, 다이오드의 바람직한 제조방법에 대해 설명한다. 도 11∼도 14의 종단면도는, 본 실시예에 있어서 제조공정을 나타낸다.
이 다이오드를 제조하기 위해서는, 도 11에 나타낸 제 1 공정에 있어서, 우선 N+층(1A)과 N-층(1B)으로 이루어진 N형 기판(제 1 도전형의 제 1 반도체층에 해당)(1)을 준비한다.
다음에, 제 2 공정에서는, 도 12에 나타낸 것과 같이, N- 층(1B)의 노출된 표면으로부터, P형 불순물을 주입, 어닐하여, 애노드 영역(3)(제 2 도전형의 제 2 반도체층)을 N-층 표면 위에 형성한다. 다음에, 도 13에 나타낸 것과 같이, N형 기판(1)의 표면 위에 애노드 전극(제 1 주전극)(5)을, N형 기판(1)의 이면 상에 캐소드 전극(제 2 주전극)(6)을, 각각 형성한다. 이때, 캐소드 전극(6)에 대해서는 후술하는 제 3 공정후에 이것을 형성하도록 하여도 좋다.
다음에, 도 14에 나타낸 제 3 공정에서, 우선, 애노드측에, 애노드 전극(5)에 대치하도록, 소정의 이온원을 배치한다. 소정의 이온원은, 수소 이온(프로톤)을 제외한 가벼운 이온 조사원으로, 여기에서는, 그것은 가벼운 이온의 대표적인 헬륨 이온빔 조사원이다. 다음에, 헬륨 이온 조사의 깊이를 조사량을 변화시키지 않고 조절하시기 위해 버퍼층(예를 들면 알루미늄 포일)(7)을 애노드 전극(5)의 전방에 배치하고(버퍼층(7)의 두께에 의해 헬륨 이온빔의 가속 에너지를 감소시킨다), 이 버퍼층(7)을 거쳐, 헬륨 이온을 계면(S2)에서 N-층(1B) 내부로 소정의 깊이 d로(애노드 영역(3)의 애노드 전극(5)이 형성된 한쪽의 표면(3S1)에서 보아 소정의 깊이L로) 조사하고, 그후, 300℃∼400℃의 열처리(제 1 열처리)를 조사후의 디바이스에 가한다. 이것에 의해, 두께 d의 저 라이프타임 영역(2)을 계면(S2) 근처의 N-층(1BS) 내부에 형성한다. 그 이외의 N-층 부분은 기호 1B로서 표시된다. 이때, 애노드 전극(5)의 표면에서 헬륨을 조사하는 것으로, 캐소드면측에서 조사하는 경우에 비해, 애노드면(계면 2S)에 대한 조사위치의 변동을 작게 할 수 있다. 상기한 소정의 깊이 L의 범위는, 애노드 영역(3)의 막두께가 3㎛ 정도인 것을 생각하면, 실시예 1에서 설명한 것과 같이, 15㎛∼40㎛인 것이 바람직하다.
상기한 제 1∼제 3 공정을 거쳐, 도 1에 나타낸 것과 같은 신규한 다이오드 구조를 얻을 수 있다. 즉, 리커버리 피트 전류 Irr이 보다 작은 저손실 소프트 리커버리 특성을 갖는 반도체 장치를, 내압을 열화시키지 않고, 범용적인 가벼운 이온원인 헬륨 이온빔 발생장치를 사용하여 용이하게 형성할 수 있다. 이 경우에, 공정수는 도 14의 공정이 증가하는 것만으로 그친다.
본 실시예에서 설명한 기술적 사상은, 애노드 영역 내부의 PN 접합면 근처에 저 라이프타임 영역을 형성하는 경우에도, 기본적으로 적용가능하다.
(실시예 3)
본 실시예의 공정을 나타낸 플로우챠트를 도 15에 나타내었다. 이 도 15로부터 이해되는 것과 같이, 본 실시예의 특징은, 헬륨 이온 조사공정 전에, 실시예 1에서 설명한 제 2 공정 중에, 도 16에 나타낸 중금속 확산공정을 부가하는 것에 있다. 이 중금속 확산공정 자체는, 전술한 제 1 종래기술에 해당하는 것이며, 도 1의 캐소드 N+층(1A)측의 캐리어의 라이프타임을 증가시키고, 캐소드측의 캐리어 밀도를 증대시켜, 저 라이프타임 영역(2)을 설치하는 것에 의해 생길 수 있는 온 전압 Vf의 증가를 방지하여 시간 Trr을 길어지도록 하는 점에 있다.
이하, 도 16의 공정도를 참조하여, 다시 캐소드측의 라이프타임을 보다 길게 콘트롤할 수 있는 다이오드의 제조방법에 대해 설명한다.
즉, 실시예 2에 나타낸 제조방법 중에서, 도 12의 공정 종료후에, 도 16에 나타낸 것과 같이, 애노드 영역(3)의 표면 위에 백금 또는 금 등의 중금속을 스퍼터링하고, 그후, 800℃∼900℃의 열처리(제 2 열처리)를 가해 N-층(1BS), N+층(1A) 내부에 중금속을 확산시킨다. 이것에 의해, N+층(1BS)에서 N+층(1A)에 걸쳐, 저 라이프타임층(2)의 그것보다도 긴 라이프타임을 갖는 영역이 형성된다. 도 14의 공정에 있어서, 헬륨 이온 조사후의 열처리 온도보다도, 해당 열처리 온도의 쪽이 충분히 높기 때문에, 본 실시예와 같이 도 12의 공정과 도 13의 공정 사이에 중금속 확산공정을 부가하는 것으로, 애노드 근처 및 캐소드 근처의 라이프타임을 각각 별개의 공정으로서 콘트롤하는 것이 가능하게 된다.
이상으로부터, 본 실시예의 제조방법을 사용하면, 내압을 열화시키지 않고 소프트 리커버리 특성(Irr→작음, Trr→큼)을 한층 더 개선할 수 있는 반도체 장치를 제공할 수 있다.
본 발명의 각 실시예에 있어서, 다이오드는, 제 1 주전극측의 제 3 반도체층의 저면으로부터 소정의 깊이까지 형성된, 단조 감소하는 저항율을 갖는 저 라이프타임 영역(2)을 형성하기 때문에, 항복전압에 영향을 미치지 않고, 제 3 반도체층 근처의 캐리어 밀도를 저감시켜, 역회복 특성의 역전류를 획기적으로 저감시키는것이 가능하게 된다. 더구나, 저 라이프타임 영역(2)의 라이프타임과 그 이외의 영역의 라이프타임을 각각 별도로 최적의 값으로 콘트롤하고 있기 때문에, 제 2 주전극측의 제 1 반도체층의 캐리어 밀도를 증대시키는 방향으로 콘트롤할 수 있어, 역회복 특성이 개선된다.
그리고, 본 발명에 있어서의 다이오드에서는, 저 라이프타임 영역의 저항이 단조 감소하고 있기 때문에, 제 1 반도체층과 제 3 반도체층에서 항복전압이 결정되게 된다.
본 발명에 있어서의 다이오드의 제조방법에서는, 그와 같은 개선된 소프트 리커버리 특성을 갖는 다이오드를 용이하면서도 범용성을 갖고 제조할 수 있다.
이때, 본 발명의 범위는 청구범위에 의해 주어지는 것으로, 전술한 명세서 중의 설명에 한정되는 것은 아니다. 청구범위의 범위 내에 있는, 모든 수정예 및 변형예는 전부 본 발명의 범위 내에 있다.
본 발명은, 반도체 장치 중에서, 특히 pin 다이오드에 이용될 때, 그 특징을 효과적으로 발휘할 수 있다. 그리고, 본 발명에 관한 반도체 장치를 파워 모듈에 있어서 프리휠 다이오드로서 사용할 수 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 제1도전형의 불순물을 포함하는 제1반도체층과, 상기 제1반도체층의 표면상에 형성된 상기 제1도전형의 불순물을 포함하는 제2반도체층과, 상기 제2반도체층의 표면상에 형성된 상기 제1도전형과는 다른 제2도전형의 불순물을 포함하는 제3반도체층과, 상기 제3반도체층의 표면상에 형성된 제1주전극 및, 상기 제1반도체층의 이면상에 형성된 제2주전극을 구비하는 반도체 장치에 있어서,
    상기 제2반도체층은, 그 전영역에 걸쳐 수소이온을 제외하는 가벼운 이온을 조사하여 대미지를 주는 영역으로 되고, 상기 가벼운 이온과는 원자번호 2인 헬륨으로부터 원자번호 8인 산소까지의 범위내에 포함되는 어느 하나의 원자 이온이고,
    상기 제 2 반도체층에서의 저항은, 상기 제 3 반도체층과 상기 제 2 반도체층의 제 2 계면에서, 상기 제 2 반도체층과 상기 제 1 반도체층의 제 1 계면을 향해 단조롭게 감소하는 것을 특징으로 하는 반도체 장치.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 제2반도체층을 구성하는 실리콘 및 상기 제2반도체층의 상기 제1도전형을 결정하는 불순물 중에서, 상기 가벼운 이온조사에 의해 손상을 입는 것은, 그 손상을 입은 후에도 여전히 손상을 입은 상태로 있고, 상기 불순물화되어 있지 않은 것을 특징으로 하는 반도체 장치.
  7. 제 4 항에 있어서,
    상기 제2반도체층의 불순물농도는 거의 일정한 것을 특징으로 하는 반도체 장치.
  8. 제 4 항에 있어서,
    상기 제1반도체층의 상기 표면과 상기 제3반도체층의 상기 표면 사이의 두께는, 15㎛에서 40㎛까지의 범위내에 설정되어 있는 것을 특징으로 하는 반도체 장치.
KR10-2003-0003282A 2003-01-17 2003-01-17 반도체 장치 KR100450598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0003282A KR100450598B1 (ko) 2003-01-17 2003-01-17 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0003282A KR100450598B1 (ko) 2003-01-17 2003-01-17 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7001315A Division KR100418007B1 (ko) 1997-08-14 1997-08-14 반도체 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030019486A KR20030019486A (ko) 2003-03-06
KR100450598B1 true KR100450598B1 (ko) 2004-09-30

Family

ID=37416882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0003282A KR100450598B1 (ko) 2003-01-17 2003-01-17 반도체 장치

Country Status (1)

Country Link
KR (1) KR100450598B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194273B2 (ja) 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR20030019486A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
KR100418007B1 (ko) 반도체 장치 및 그의 제조방법
US20210098252A1 (en) Semiconductor device and method for manufacturing the same
US10720330B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN109075213A (zh) 半导体装置
US8829519B2 (en) Semiconductor device
US20150194491A1 (en) Method of Producing a Vertically Inhomogeneous Platinum or Gold Distribution in a Semiconductor Substrate and in a Semiconductor Device
JP2003318412A (ja) 半導体装置およびその製造方法
CN103618006B (zh) 一种快恢复二极管及其制造方法
CN103035676A (zh) 半导体装置及其制造方法
US8178365B2 (en) Method of manufacturing semiconductor device
US5883403A (en) Power semiconductor device
JP3968129B2 (ja) 高速パワーダイオード
JP3910922B2 (ja) 半導体装置
KR100450598B1 (ko) 반도체 장치
Vobecky et al. High-power PiN diode with the local lifetime control based on the proximity gettering of platinum
CN115458583B (zh) 一种快恢复二极管的金铂双掺杂方法
Vobecky et al. Radiation-enhanced diffusion of palladium for a local lifetime control in power devices
JP4858527B2 (ja) 半導体装置の製造方法
CN114300544A (zh) 一种快恢复二极管及其制作方法
Vobecký et al. High-power silicon pin diode with the radiation enhanced diffusion of gold
JP2008172145A (ja) ダイオードの製造方法
Vobecký et al. Dynamic avalanche in diodes with local lifetime control by means of palladium
KR100616115B1 (ko) 양성자 조사방식에 따른 고전압/대전류 반도체 -고속스위치 소자들의 제조용 소수 캐리어 수명 제어방법
Cova et al. Experimental and numerical study of H+ irradiated p–i–n diodes for snubberless applications
CN117613103A (zh) 一种高性能快恢复二极管及其制备方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 13