KR100449587B1

KR100449587B1 - 액정표시소자

Info

Publication number: KR100449587B1
Application number: KR10-2001-0040216A
Authority: KR
Inventors: 와타나베히토시; 시모마키신이치; 나카무라야요이
Original assignee: 가시오게산키 가부시키가이샤
Priority date: 2000-07-07
Filing date: 2001-07-06
Publication date: 2004-09-21
Also published as: US6624856B2; US20020003589A1; TW538296B; KR20020005459A

Abstract

본 발명은 박막트랜지스터를 갖는 액정표시소자에 관한 것으로서,

채널보호막(8)은 차광성의 금속막으로 이루어지는 게이트전극(4)의 평면사이즈보다도 한 단계 작아지고, 채널보호막(8)하의 반도체박막의 막두께를 200 이상 400Å 미만으로 하며, 채널길이방향에 있어서의 게이트전극(4)의 에지와 채널보호막(8)의 에지의 간격(A)을 0. 2∼1. 2㎛, 채널폭방향에 있어서의 게이트전극(4)의 에지와 채널보호막(8)의 에지의 간격(B)을 1∼2㎛로 하면 박막트랜지스터(14)의 광조사에 의한 리크전류를 저감할 수 있는 것을 특징으로 한다.

Description

액정표시소자{LIQUID CRYSTAL DISPLAY}

본 발명은 박막트랜지스터를 갖는 액정표시소자에 관한 것으로, 보다 상세하게는 리크전류를 저감할 수 있는, 차광성 재료로 이루어지는 게이트전극을 갖는 박막트랜지스터를 구비한 액티브형의 액정표시소자에 관한 것이다.

액정표시소자에는 스위칭소자로서 박막트랜지스터를 구비한 것이 있다. 도 13은 종래의 이와 같은 액정표시소자의 일부의 확대평면도를 나타내고, 도 14는 도 13의 ⅩⅢ-ⅩⅢ선을 따르는 확대단면도를 나타낸 것이다. 이 액정표시소자에서는 하유리기판(101)과 상유리기판(102)이 대략 사각형테두리상의 시일재(도시하지 않음)를 통하여 서로 붙여지고, 시일재의 내측에 있어서의 양 유리기판(101, 102)간에 액정(103)이 봉입되어 있다.

하유리기판(101)의 상면의 소정 장소에는 차광성의 금속재료로 이루어지는 게이트전극(104)을 포함하는 주사선(105)이 설치되어 있다. 주사선(105)은 도 13에 있어서 좌우방향으로 연장되어 설치되어 있다. 게이트전극(104) 및 주사선(105)을 포함하는 하유리기판(101)의 상면에는 질화실리콘 등으로 이루어지는 게이트절연막(106)이 설치되어 있다. 게이트전극(104)에 대응하는 부분에 있어서의 게이트절연막(106)의 상면에는 진성 어몰퍼스실리콘으로 이루어지는 반도체박막(107)이 설치되어 있다. 반도체박막(107)의 채널길이방향 대략 중앙부의 상면에는 질화실리콘 등으로 이루어지는 채널보호막(108)이 설치되어 있다. 채널보호막(108)의 상면 양측 및 반도체박막(107)의 소스영역 및 드레인영역의 상면에는 n형 어몰퍼스실리콘으로 이루어지는 오믹콘택트층(109, 110)이 설치되어 있다.

한쪽의 오믹콘택트층(109)의 상면 및 게이트절연막(106)의 상면의 소정 장소에는 차광성의 금속재료로 이루어지는 드레인전극(111)을 포함하는 신호선(112)이 설치되어 있다. 신호선(112)은 도 13에 있어서 상하방향으로 연장되어 설치되어 있다. 다른쪽의 오믹콘택트층(110)의 상면에는 차광성의 금속재료로 이루어지는 소스전극(113)이 설치되어 있다. 그리고 게이트전극(104), 게이트절연막(106), 반도체박막(107), 채널보호막(108), 오믹콘택트층(109, 110), 드레인전극(111) 및 소스전극(113)에 의해 박막트랜지스터(114)가 구성되어 있다.

박막트랜지스터(114) 등을 포함하는 게이트절연막(106)의 상면에는 오버코트막(116)이 설치되어 있다. 오버코트막(116)의 상면의 소정 장소에는 ITO 등의 투명한 금속재료로 이루어지는 화소전극(117)이 설치되어 있다. 화소전극(117)은 오버코트막(116)에 설치된 콘택트홀(118)을 통하여 소스전극(113)에 접속되어 있다. 한편 상유리기판(102)의 하면에는 산화크롬 등의 비교적 저반사율의 금속재료로 이루어지는 블랙마스크(119) 및 대향전극(120)이 설치되어 있다. 블랙마스크(119)는 각 화소영역을 둘러싸는 직사각형상의 테두리형상을 갖고, 테두리부분이 도 13의 이점쇄선으로 나타내는 바와 같이 게이트전극(104)을 포함하는 주사선(105) 및 드레인전극(111)을 포함하는 신호선(112)상에 대향하여 형성되어 있다. 통상 하유리기판(101)상에 형성된 오버코트막(116)상 및 화소전극(117)상에는 제 1 배향막이 형성되고, 상유리기판(102)상에 형성된 대향전극(120)상에는 제 2 배향막이 형성되어 있는데, 도 13 및 도 14에서는 도시를 생략하고 있다.

여기에서 게이트전극(104)과 채널보호막(108)의 관계에 대하여 설명한다. 채널보호막(108)은 게이트전극(104)을 마스크로 한 이면측으로부터의 노광(이면노광) 및 도시하지 않는 마스크를 표면측에 배치한 표면으로부터의 노광(표면노광)을 하고, 현상하여 형성된 포토레지스트를 마스크로 한 포토리소그래피에 의해 형성된다. 이 경우 게이트전극(104)을 마스크로 한 이면노광에 있어서는, 빛이 게이트전극(104) 및 주사선(105)의 틀부로부터 내측으로 돌아들어오기 위해 포토레지스트는 게이트전극(104)의 평면사이즈보다 한 단계 작은 평면사이즈로 형성된다. 도 13에 있어서, 통상 A값(게이트전극(104)의 채널길이방향의 에지(프런트에지)와 채널보호막(108)의 채널길이방향의 에지(프런트에지)의 간격) 및 B값(게이트전극(104)의 채널폭방향의 에지(사이드에지)와 채널보호막(108)의 채널폭방향의 에지(사이드에지)의 간격)가 2∼3㎛ 정도로 되어 있다.

그런데 종래의 이와 같은 액정표시소자에서는 투과형으로서 사용하는 경우 하유리기판(101)의 하면측에 배치된 백라이트(도시하지 않음)로부터의 빛이 블랙마스크(119)에 의하여 반사되고, 이 반사광이 채널보호막(108)을 투과하여 반도체박막(107)에 조사됨으로써 리크전류가 증대하는 것이 알려져 있다. 한편 액정표시소자의 고개구율화나 고정세화를 꾀하기 위해 게이트전극(104)을 포함하는 주사선(105) 및 드레인전극(111)을 포함하는 신호선(112) 등의 선폭을 작게 할 필요가 있다. 그러나 A값 및 B값을 상기한 2∼3㎛로 하면 개구율이나 고정세화에 한계가 발생해 버린다. 그러나 A값 및 B값을 작게 하면 그에 동반하여 리크전류가 증대하고, 박막트랜지스터(114)의 OFF특성이 악화하여 표시품위에 악영향을 주어 버린다.

본 발명은 액정표시소자를 구동하는 박막트랜지스터의 광조사에 의한 리크전류를 저감하는 것으로, 본 발명에 따르면, 이하 설명되는 구성으로 이루어지는 것을 특징으로 하는 액정표시소자가 제공된다:

투명한 도전재료로 이루어지는 화소전극; 및

차광성의 도전성 재료로 이루어지고, 프런트에지, 리어에지 및 한쌍의 사이드에지를 갖는 게이트전극, 게이트절연막, 반도체박막, 드레인전극 및 상기 반도체박막상에 형성된 상기 게이트전극보다 한 단계 작은 사이즈의 채널보호막을 갖는 박막트랜지스터를 포함하고,

상기 반도체박막의 막두께가 200Å 이상 400Å 미만이고, 상기 화소전극은 상기 게이트전극의 프런트에지 및 사이드에지의 한쪽과 인접하는 에지를 갖고, 상기 소스전극은 상기 게이트전극의 프런트에지를 넘어서 인출되어 상기 화소전극에 접속되어 있으며, 상기 채널보호막은 상기 게이트전극의 프런트에지에 대향하는 프런트에지를 갖고, 상기 게이트전극의 프런트에지와 상기 채널보호막의 프런트에지의 간격은 0. 2∼1. 2㎛이다.

도 1은 본 발명의 제 1 실시예를 나타내는 액정표시소자의 주요부의 확대평면도.

도 2는 도 1의 Ⅰ-Ⅰ선을 따르는 확대단면도.

도 3은 박막트랜지스터의 OFF전류와 A값의 관계를 나타내는 도면.

도 4는 박막트랜지스터의 OFF전류와 반도체박막의 막두께의 관계를 나타내는 도면.

도 5는 박막트랜지스터의 ON전류와 반도체박막의 막두께의 관계도.

도 6은 본 발명의 제 2 실시예를 나타내는 액정표시소자의 주요부의 확대평면도.

도 7은 도 6의 Ⅵ-Ⅵ선을 따르는 확대단면도.

도 8은 도 6 및 도 7에 나타내는 박막트랜지스터를 제조할 때의 최초의 제조공정을 설명하기 위한 확대단면도.

도 9는 도 8에 이어지는 제조공정을 설명하기 위한 확대단면도.

도 10은 도 9에 이어지는 제조공정을 설명하기 위한 확대단면도.

도 11은 도 10에 이어지는 제조공정을 설명하기 위한 확대단면도.

도 12는 도 11에 이어지는 제조공정을 설명하기 위한 확대단면도.

도 13은 종래의 액정표시소자의 일부의 확대평면도.

도 14는 도 13의 ⅩⅢ-ⅩⅢ선을 따르는 확대단면도이다.

※ 도면의 주요부분에 대한 부호의 설명

1, 51: 하유리기판 2: 상유리기판

3: 액정 4, 54: 게이트전극

5, 55: 주사선 6, 56: 게이트절연막

7, 57: 반도체박막 8, 58: 채널보호막

11, 61: 드레인전극 12, 62: 신호선

13, 63: 소스전극 14, 64: 박막트랜지스터

17, 67: 화소전극 19, 69: 블랙마스크

＜제 1 실시예＞

도 1은 본 발명의 한 실시형태에 관련되는 액정표시소자의 주요부의 확대평면도를 나타내고, 도 2는 도 1의 Ⅰ-Ⅰ선을 따르는 확대단면도를 나타낸 것이다. 이 액정표시소자는 하유리기판(1)과 상유리기판(2)이 대략 사각형테두리상의 시일재(도시하지 않음)를 통하여 서로 붙여지고, 시일재의 내측에 있어서의 양 유리기판(1, 2)간에 액정(3)이 봉입되어 있다.

하유리기판(1)의 상면의 소정 장소에는 차광성의 금속재료로 이루어지는 게이트전극(4)을 포함하는 주사선(5)이 설치되어 있다. 주사선(5)은 도 1에 있어서 좌우방향으로 연장되어 설치되어 있다. 게이트전극(4) 및 주사선(5)을 포함하는 하유리기판(1)의 상면에는 질화실리콘 등으로 이루어지는 게이트절연막(6)이 설치되어 있다. 게이트전극(4)에 대응하는 부분에 있어서의 게이트절연막(6)의 상면에는 진성 어몰퍼스실리콘으로 이루어지는 반도체박막(7)이 설치되어 있다. 반도체박막(7)의 채널길이방향 대략 중앙부의 상면에는 질화실리콘 등으로 이루어지는 채널보호막(8)이 설치되어 있다. 채널보호막(8)의 상면 양측 및 반도체박막(7)의 소스영역 및 드레인영역의 상면에는 n형 어몰퍼스실리콘으로 이루어지는 오믹콘택트층(9, 10)이 설치되어 있다.

한쪽의 오믹콘택트층(9)의 상면 및 게이트절연막(6)의 상면의 소정 장소에는 차광성의 금속재료로 이루어지는 드레인전극(11)을 포함하는 신호선(12)이 설치되어 있다. 신호선(12)은 도 1에 있어서 상하방향으로 연장되어 설치되어 있다. 다른쪽의 오믹콘택트층(10)의 상면에는 차광성의 금속재료로 이루어지는 소스전극(13)이 설치되어 있다. 그리고 게이트전극(4), 게이트절연막(6), 반도체박막(7), 채널보호막(8), 오믹콘택트층(9, 10), 드레인전극(11) 및 소스전극(13)에 의해 박막트랜지스터(14)가 구성되어 있다.

박막트랜지스터(14) 등을 포함하는 게이트절연막(6)의 상면에는 오버코트막(16)이 설치되어 있다. 오버코트막(16)의 상면의 소정 장소에는 ITO 등의 투명한 금속재료로 이루어지는 화소전극(17)이 설치되어 있다. 화소전극(17)은 오버코트막(16)에 설치된 콘택트홀(18)을 통하여 소스전극(13)에 접속되어 있다. 한편 상유리기판(2)의 하면에는 산화크롬 등의 비교적 저반사율의 금속재료로 이루어지는 블랙마스크(19) 및 대향전극(20)이 설치되어 있다. 블랙마스크(19)는 각 화소영역을 둘러싸는 직사각형상의 테두리형상을 갖고, 테두리부분이 도 1의 이점쇄선으로 나타내는 바와 같이 게이트전극(4)을 포함하는 주사선(5) 및드레인전극(11)을 포함하는 신호선(12)상에 대향하여 형성되어 있다. 통상 하유리기판(101)상에 형성된 오버코트막(16)상 및 화소전극(17)상에는 제 1 배향막이 형성되고, 상유리기판(2)상에 형성된 대향전극(20)상에는 제 2 배향막이 형성되어 있는데, 도 1 및 도 2에서는 도시를 생략하고 있다.

채널보호막(8)은 게이트전극(4)을 마스크로 한 이면측으로부터의 노광(이면노광) 및 도시하지 않는 마스크를 표면측에 배치한 표면으로부터의 노광(표면노광)을 하고, 현상하여 형성된 포토레지스트를 마스크로 한 포토리소그래피에 의해 형성된다. 이 경우 게이트전극(1)을 마스크로 한 이면노광에 있어서는, 빛이 게이트전극(1) 및 주사선(5)의 틀부로부터 내측으로 돌아들어오기 위해 포토레지스트는 게이트전극(1)의 평면사이즈보다 한 단계 작은 평면사이즈로 형성된다. 여기에서 게이트전극(4)의 채널길이방향의 에지와 채널보호막(8)의 채널길이방향의 에지의 간격을 A값(㎛)으로 정의하고, 게이트전극(4)의 채널폭방향의 에지와 채널보호막(8)의 채널폭방향의 에지의 간격을 B값(㎛)으로 정의한다.

그런데 이 액정표시소자를 투과형으로서 사용하여 하유리기판(1)의 하면측에 배치된 백라이트(도시하지 않음)의 휘도를 변화시켜서 박막트랜지스터(14)의 OFF전류와 A값의 관계를 조사한 바, 도 3에 나타내는 결과가 얻어졌다. 다만 이 경우 반도체박막(7)의 막두께는 500Å으로 하고, B값은 1∼2㎛로 했다. 또 박막트랜지스터(14)의 OFF전류와 반도체박막(7)의 막두께의 관계를 조사한 바, 도 4에 나타내는 결과가 얻어지고, 박막트랜지스터(14)의 ON전류와 반도체박막(7)의 막두께의 관계를 조사한 바, 도 5에 나타내는 결과가 얻어졌다. 다만 이 경우 A값은 0. 2∼1.2㎛로 하고, B값은 1∼2㎛로 했다. 또 도 3의 경우도 포함하여 OFF전류는 드레인전압을 10V로 고정한 상태에서 게이트전압을 －5V로 했을 때의 전류값이다. ON전류는 드레인전압을 10V로 고정한 상태에서 게이트전압을 ＋15V로 했을 때의 전류값이다. 또한 도 3∼도 5에 있어서, 검은 원, 흰 원, 검은 삼각, 흰 삼각은 백라이트의 휘도를 0cd/m², 1500cd/m², 3000cd/m², 5400cd/m²로 한 경우이다. 또한 A값 및 B값은 이면노광의 광강도 및 조사시간으로 용이하게 제어할 수 있다.

그런데 도 3에 나타내는 바와 같이 반도체박막(7)의 막두께가 500Å이면 OFF전류(리크전류)는 A값이 작아질수록 증가하고, 특히 A값이 1㎛ 이하인 경우에는 바람직하지 않다. 그래서 A값을 0. 2∼1. 2㎛로 하고, 반도체박막(7)의 막두께를 변화시킨 바, 도 4에 나타내는 바와 같이 OFF전류는 반도체박막(7)의 막두께가 얇아질수록 감소하여 바람직하다. 다만 도 5에 나타내는 바와 같이 ON전류도 반도체박막(7)의 막두께가 얇아질수록 감소하고, 이 경우 바람직하지 않다. 그래서 이 양쪽을 고려하여 도 4에서 판단해서 반도체박막(7)의 막두께가 400Å 이상이면 OFF전류의 증대에 동반하여 표시품위가 저하하고, 따라서 반도체박막(7)의 막두께는 400Å 미만이 바람직하다. 한편 도 5에서 판단해서 반도체박막(7)의 막두께가 200Å 미만이면 ON전류의 저감에 동반하여 표시품위가 저하하고, 따라서 반도체박막(7)의 막두께는 200Å 이상이 바람직하다.

이상의 결과 A값을 0. 2∼1. 2㎛, B값을 1∼2㎛로 비교적 작게 해도 반도체박막(7)의 막두께를 200 이상 400Å 미만으로 비교적 얇게 하면 ON전류에 거의 영향을 주지 않고 OFF전류(리크전류)를 저감할 수 있다. 또 도 4에서 판단해서 반도체박막(7)의 막두께를 350Å 정도로 하면 OFF전류(리크전류)를 더한층 저감할 수 있는 것이라고 생각된다. 따라서 반도체박막(7)의 막두께는 200∼350Å 정도인 것이 더한층 바람직하다. 또 채널보호막(8)을 형성할 때의 이면노광의 정밀도는 0. 5㎛ 정도인 것에서 이것을 고려하면 A값은 0. 5∼1. 2㎛ 정도인 것이 더한층 바람직하다. 또한 B값을 0. 2∼1. 2㎛ 정도로 하고, 바람직하게는 0. 5∼1. 2㎛ 정도로 해도 좋은 것은 물론이다.

그런데 상기 도 1 및 도 2에 나타내는 액정표시소자에서는 박막트랜지스터(14)의 드레인전극(11)을 신호선(12)으로부터 행방향으로 돌출시키고 있기 때문에 소스전극(13)과 그 근처에 있어서의 드레인전극(11) 및 신호선(12)을 평면 대략 L자상의 홈을 형성하여 분리하지 않으면 안되게 된다. 이 평면 대략 L자상의 홈을 형성하는 데는 드레인전극(11)을 포함하는 신호선(12) 및 소스전극(13)상에 포토레지스트막을 형성하고, 이 포토레지스트막을 마스크로 하여 차광성의 금속재료를 에칭함으로써 형성하는데, 포토레지스트막은 상당히 두껍기 때문에 에칭액이 해당 평면 대략 L자상의 홈내에 체류하여 에칭의 진행이 저해되기 때문에 가공불량이 발생하고, 드레인전극(11)을 포함하는 주사선(12)과 소스전극(13)이 쇼트하는 경향이 있다.

그래서 제 2 실시예로서 드레인전극(11)과 소스전극(13)의 단락을 방지하는 것이 가능한 액정표시소자를 나타낸다.

＜제 2 실시예＞

도 6은 본 발명의 제 2 실시예의 액정표시소자의 주요부의 확대평면도를 나타낸 것이다. 이 액정표시소자는 1개의 화소를 구성하는 R, G, B용의 3개의 화소전극(67)이 이등변삼각형의 각 정점에 대응하는 위치에 배치되고, 주사선(55)이 인접하는 상하의 화소전극(67)간에서 행방향으로 직선상으로 배치되며, 신호선(52)이 인접하는 좌우의 화소전극(67)간 및 인접하는 상하의 화소전극(67)간에서 열방향으로 사행하여 배치되어 있다.

신호선(62)의 박막트랜지스터(64)와 대향하는 측의 단틀은 열방향으로 연장되는 직선상으로 되어 있으며, 해당 직선상의 단틀부는 드레인전극(61)을 겸하고 있다. 그리고 박막트랜지스터(64)의 게이트전극(54), 드레인전극(61) 및 소스전극(63)의 배치방향, 즉 채널길이방향은 행방향으로 되어 있다. 게이트전극(54)은 열방향의 길이가 행방향의 길이보다도 큰 직사각형상을 이루어 주사선(55)으로부터 돌출되어 있다. 소스전극(63)은 채널보호막(58)상에서 드레인전극(61)에 대향하여 형성되고, 주사선(55)을 따라서 연장돌출되어 화소전극(67)에 접속되어 있다. 또 박막트랜지스터(64)의 채널보호막(58)의 채널길이방향의 양단틀(프런트에지 및 리어에지) 및 채널폭방향의 화소전극(67)에 인접하는 단부(사이드에지)는 게이트전극(54)에 자기정합하여 형성된 것으로, 채널보호막(58)의 채널길이방향의 양단틀(프런트에지 및 리어에지)은 게이트전극(54)의 동 방향의 양단틀보다도 A값만큼 내측에 위치하고, 채널보호막(58)의 채널폭방향의 틀부(사이드에지)는 게이트전극(54)의 틀부보다도 B값만큼 내측에 위치해 있다.

화소전극(67)의 상변부하(上邊部下)에는 보조용량라인(71)이 행방향으로 직선상으로 배치되어 있다. 보조용량라인(71)은 화소전극(67)측을 향하여 연장되는 한쌍의 보조용량전극(72)을 갖고, 해당 보조용량전극(72)은 좌측의 화소전극(67)의 우변부의 일부, 우측의 화소전극(67)의 좌변부의 일부 및 그 사이에 배치된 신호선(62)의 하측에 배치되어 있다. 또 신호선(62) 중 주사선(55)과 교차하는 부분, 보조용량전극(72)의 선단부와 서로 겹쳐진 부분 및 박막트랜지스터(64)의 근처에 위치하는 부분은 다른 부분보다도 약간 폭넓게 되어 있다. 바꾸어 말하면 신호선(62)의 열방향으로 연장돌출되어 있는 중간부분(62a)은 폭좁게 형성되어 있다. 이것은 신호선(62)에 의해 차광되는 영역을 작게 하여 개구율을 향상하기 위함이다. 그러나 주사선(55)과의 교차부분 및 보조용량전극(72)에 올라앉는 단차부에서는 단끊김을 방지하기 위해 폭넓게 하고 있는 것이다. 또 박막트랜지스터(64)의 채널보호막(58)의 드레인전극(61)측의 좌단틀은 상기한 신호선(62)의 폭좁게 형성된 중간부분(62a)의 단틀보다도 내측에 위치하도록 주사선(55)에 겹쳐서 배치되어 있다. 이것도 박막트랜지스터(64)의 위치를 가능한 한 주사선(55)측에 가깝게 함으로써 개구율을 향상하기 위함이다. 여기에서 신호선(62)의 중간부분(62a)의 길이는 도면의 형편상 실제보다도 훨씬 짧게 도시되어 있는 것을 유의했으면 한다. 도 1에 있어서의 이점쇄선 “69”는 블랙매트릭스이다.

다음으로 이 액정표시소자의 일부의 구체적인 구조에 대하여 도 6의 Ⅵ-Ⅵ선을 따르는 확대단면도인 도 7을 참조하여 설명한다. 유리기판(51)의 상면의 소정 장소에는 게이트전극(54)을 포함하는 주사선(55)이 설치되고, 유리기판(51)의 상면의 다른 소정 장소에는 보조용량전극(72)을 포함하는 보조용량라인(71)이 설치되며, 그 상면 전체에는 질화실리콘 등으로 이루어지는 게이트절연막(56)이 설치되어 있다. 게이트전극(54)상에 있어서의 게이트절연막(56)의 상면의 소정 장소에는 진성 어몰퍼스실리콘으로 이루어지는 반도체박막(57)이 설치되어 있다. 반도체박막(57)의 상면의 소정 장소에는 질화실리콘 등으로 이루어지는 채널보호막(58)이 설치되어 있다. 채널보호막(58)의 상면의 채널길이방향 양측 및 그 양측에 있어서의 반도체박막(57) 상면에는 n형 어몰퍼스실리콘으로 이루어지는 오믹콘택트층(59, 60)이 설치되어 있다.

한쪽의 오믹콘택트층(59)의 상면 및 게이트절연막(56)의 상면의 소정 장소에는 드레인전극(61)을 포함하는 신호선(62)이 설치되고, 다른쪽의 오믹콘택트층(60)의 상면에는 소스전극(63)이 설치되며, 그 상면 전체에는 질화실리콘 등으로 이루어지는 오버코트막(66)이 설치되어 있다. 오버코트막(66)의 소스전극(63)의 소정 장소에 대응하는 부분에는 콘택트홀(68)이 설치되어 있다. 오버코트막(66)의 상면의 소정 장소에는 화소전극(67)이 콘택트홀(68)을 통하여 소스전극(63)에 접속되어 설치되어 있다. 여기에서 게이트전극(54), 게이트절연막(56), 반도체박막(57), 채널보호막(58), 오믹콘택트층(59, 60), 드레인전극(61) 및 소스전극(63)에 의해 박막트랜지스터(64)가 구성되어 있다.

다음으로 이 액정표시소자의 일부의 제조방법에 대하여 도 8∼도 12를 차례로 참조해서 설명한다. 우선 도 8에 나타내는 바와 같이 유리기판(51)의 상면의 소정 장소에 게이트전극(54)을 포함하는 주사선(55)을 형성하는 동시에, 유리기판(51)의 상면의 다른 소정의 장소에 보조용량전극(72)을 포함하는 보조용량라인(71)을 형성한다. 다음으로 주사선(55) 및 보조용량라인(71)을 포함하는 유리기판(51)의 상면 전체에 질화실리콘 등으로 이루어지는 게이트절연막(56), 진성 어몰퍼스실리콘으로 이루어지는 반도체박막(57a) 및 질화실리콘 등으로 이루어지는 채널보호막형성용 막(58a)을 연속하여 성막한다.

다음으로 게이트전극(54)상에 있어서의 채널보호막형성용 막(58a)의 상면의 소정 장소에 채널보호막형성용의 포토레지스트막(81)을, 게이트전극(54)을 마스크로 한 이면노광 및 표면측에 노광마스크를 배치한 표면노광에 의해 형성한다. 이 경우 포토레지스트막(81)은 게이트전극(54)을 마스크로 한 이면노광, 즉 자기정합에 의해 채널보호막(58)의 A값 및 B값이 적절한 값으로 되는 위치에 형성된다.

다음으로 포토레지스트막(81)을 마스크로 하여 채널보호막형성용 막(58a)을 에칭하면 도 9에 나타내는 바와 같이 포토레지스트막(81)하에 채널보호막(58)이 형성된다. 제 1 실시예의 경우와 마찬가지로 반도체박막(57)의 막두께가 200Å 이상 400Å 미만인 경우 채널보호막(58)은 A값이 0. 2∼1. 2㎛, B값이 1∼2㎛로 하도록 형성되는 것이 바람직하다. 그러나 이 실시예의 경우는 이면노광에 의해 A값 및 B값을 함께 동일한 값으로 설정하는 것이 가능하며, 그 경우 1∼1. 2㎛가 가장 바람직한데, 0. 5㎛∼1. 5㎛로 해도 충분히 특성을 만족할 수 있다. 채널보호막(58)의 B값을 정하는 틀부(사이드에지)와 대향하는 측의 틀부(사이드에지)의 위치는 표면노광에 의해 위치결정된다. 다음으로 포토레지스트막(81)을 박리한다.

다음으로 도 10에 나타내는 바와 같이 채널보호막(58)을 포함하는 반도체박막(57a)의 상면 전체에 n형 어몰퍼스실리콘으로 이루어지는 오믹콘택트층(65) 및크롬 등으로 이루어지는 금속막(63a)을 연속하여 성막한다. 다음으로 금속막(63a)의 상면의 각 소정 장소에 포토레지스트막(82, 83)을 형성한다. 이 경우 포토레지스트막(82)은 드레인전극(61)을 포함하는 신호선(62)을 형성하기 위한 것이며, 포토레지스트막(83)은 소스전극(63)을 형성하기 위한 것이다. 다음으로 포토레지스트막(82, 83)을 마스크로 하여 금속막(63a)을 웨트에칭하면 도 11에 나타내는 바와 같이 포토레지스트막(82)하에 드레인전극(61)을 포함하는 신호선(62)이 형성되고, 포토레지스트막(83)하에 소스전극(63)이 형성된다.

여기에서 도 6에 나타내는 바와 같이 박막트랜지스터(64)의 게이트전극(54), 드레인전극(61) 및 소스전극(63)의 배치방향, 즉 채널길이방향을 행방향으로 하고 있기 때문에 소스전극(63)과 그 근처의 드레인전극(61)을 포함하는 신호선(62)의 사이의 홈의 형상은 신호선(62)의 배치방향과 같은 방향인 열방향으로 연장되는 직선상으로 되어 있다. 이 때문에 드레인전극(61) 및 소스전극(63)상에 형성된 포토레지스트막(82, 83)간의 홈의 형상도 신호선(62)의 배치방향과 같은 방향인 열방향으로 연장되는 직선상으로 되어 있다. 이 결과 포토레지스트막(82, 83)을 마스크로 하여 금속막(63a)을 웨트에칭할 때 에칭액이 해당 홈내에 체류하기 어려워지고, 드레인전극(61)을 포함하는 신호선(62)과 소스전극(63)의 사이에 가공불량에 기인하는 쇼트가 발생하기 어렵도록 할 수 있다. 이 경우 채널길이, 즉 드레인전극(61)과 소스전극(63)의 간격을 어느 정도 크게 하면 에칭액이 해당 홈내에 더한층 체류하기 어렵도록 할 수 있다.

다음으로 포토레지스트막(82, 83), 드레인전극(61) 및 소스전극(63) 등을 마스크로 하여 오믹콘택트층(65) 및 반도체박막(57a)을 드라이에칭하면 도 12에 나타내는 바와 같이 드레인전극(61)하에 한쪽의 오믹콘택트층(59)이 형성되고, 소스전극(63)하에 다른쪽의 오믹콘택트층(60)이 형성된다. 또 양 오믹콘택트층(59, 60)하 및 채널보호막(58)하에 반도체박막(57)이 형성된다. 다음으로 포토레지스트막(82, 83)을 박리한다.

다음으로 도 7에 나타내는 바와 같이 박막트랜지스터(64) 등을 포함하는 게이트절연막(56)의 상면 전체에 질화실리콘으로 이루어지는 오버코트막(66)을 성막한다. 다음으로 오버코트막(66)의 소스전극(63)의 소정 장소에 대응하는 부분에 콘택트홀(68)을 형성한다. 다음으로 오버코트막(66)의 상면의 소정 장소에 화소전극(67)을 콘택트홀(68)을 통하여 소스전극(63)에 접속시켜서 형성한다.

또한 제 2 실시예의 구조는 리크전류의 저감과는 관계 없이 독립하여 적용할 수 있는 것이며, 바꾸어 말하면 반도체박막의 막두께나 채널길이방향에 있어서의 게이트전극의 틀부와 채널보호막의 틀부의 간격(A)값을 종래와 같이 한 것이어도 드레인전극과 소스전극의 사이에 가공불량에 기인하는 쇼트를 방지한다는 효과를 이룰 수 있다. 또 상기 실시형태에서는 본 발명을 델타배열의 액정표시소자에 적용한 경우에 대하여 설명했지만, 이에 한정되지 않고 스트라이프배열 등의 다른 배열의 액정표시소자에도 적용할 수 있다. 또 상기 실시형태에서는 화소전극을 박막트랜지스터를 덮는 오버코트막상에 형성한 구조인데, 화소전극을 게이트절연막상에 형성하고, 오버코트막으로 박막트랜지스터 및 화소전극을 피복하는 구조의 경우에도 적용 가능하다.

이상 설명한 바와 같이 본 발명에 따르면, 반도체박막의 막두께를 200 이상 400Å 미만(특히 바람직하게는 200∼350Å 정도)으로 하고, 채널길이방향에 있어서의 게이트전극의 에지와 채널보호막의 에지의 간격을 0. 2∼1. 2㎛ 정도로 함으로써 박막트랜지스터의 ON전류에 거의 영향을 주지 않고 박막트랜지스터의 광조사에 의한 리크전류를 저감할 수 있으며, 나아가서는 박막트랜지스터의 OFF특성이 향상하여 표시품위를 좋게 할 수 있다.

Claims

투명한 도전재료로 이루어지는 화소전극(17, 67); 및

차광성의 도전성 재료로 이루어지고, 프런트에지, 리어에지 및 한쌍의 사이드에지를 갖는 게이트전극(4, 54), 게이트절연막(6, 56), 반도체박막(7, 57), 드레인전극(11, 61), 소스전극(13, 63) 및 상기 반도체박막(7, 57)상에 형성된, 상기 게이트전극(5, 54)보다 한 단계 작은 사이즈의 채널보호막(8, 58)을 갖는 박막트랜지스터(14, 64)를 포함하고,

상기 반도체박막(7, 57)의 막두께가 200Å 이상 400Å 미만이고, 상기 화소전극(17, 67)은 상기 게이트전극(4, 54)의 프런트에지 및 사이드에지의 한쪽과 인접하는 에지를 갖고, 상기 소스전극(13, 63)은 상기 게이트전극(4, 54)의 프런트에지를 넘어서 인출되어 상기 화소전극(17, 67)에 접속되어 있으며, 상기 채널보호막(8, 58)은 상기 게이트전극(4, 54)의 프런트에지에 대향하는 프런트에지를 갖고, 상기 게이트전극(4, 54)의 프런트에지와 상기 채널보호막의 프런트에지의 간격은 0. 2∼1. 2㎛로 이루어지는 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 반도체박막(7, 57)의 막두께가 200Å 이상 350Å 이하인 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 게이트전극(4, 54)의 프런트에지와 상기 채널보호막(8, 58)의 프런트에지의 간격은 0. 5∼1. 2㎛인 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 채널보호막(8, 58)은 상기 화소전극(17, 67)에 인접하는 상기 게이트전극(4, 54)의 사이드에지에 대향하는 사이드에지를 갖고, 상기 게이트전극(4, 54)의 사이드에지와 상기 채널보호막(8, 58)의 사이드에지의 간격은 1∼2㎛인 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 채널보호막(8, 58)은 각각 상기 게이트전극(4, 54)의 프런트에지 및 상기 화소전극(17, 67)에 인접하여 위치하는 상기 게이트전극(4, 54)의 사이드에지에 대향하는 프런트에지 및 사이드에지를 갖고, 상기 게이트전극(4, 54)의 프런트에지와 상기 채널보호막(8, 58)의 프런트에지의 간격 및 상기 게이트전극(4, 54)의 사이드에지와 상기 채널보호막(8, 58)의 사이드에지의 간격은 0. 5∼1. 5㎛인 것을 특징으로 하는 액정표시소자.
제 5 항에 있어서,

상기 게이트전극(4, 54)의 프런트에지와 상기 채널보호막(8, 58)의 프런트에지의 간격 및 상기 게이트전극(4, 54)의 사이드에지와 상기 채널보호막(8, 58)의 사이드에지의 간격은 실질적으로 동일한 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 액정표시소자는 상기 게이트전극(4, 54) 및 상기 화소전극(17, 67)의 에지를 덮는 블랙마스크(19, 69)를 갖는 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 게이트전극(54)은 주사선(55)에 접속되고, 상기 드레인전극(61)은 상기 주사선(55)에 직교하는 방향에 형성된 신호선(62)의 일부로서 형성되고, 상기 소스전극(63)은 상기 드레인전극(61)에 대향하여 상기 주사선(55)을 따라서 형성되어 있는 것을 특징으로 하는 액정표시소자.
제 8 항에 있어서,

상기 채널보호막(58)은 각각 상기 게이트전극(54)의 프런트에지 및 상기 화소전극(67)에 인접하여 위치하는 상기 게이트전극(54)의 사이드에지에 대향하는 프런트에지 및 사이드에지를 갖고, 상기 게이트전극(54)의 프런트에지와 상기 채널보호막(58)의 프런트에지의 간격 및 상기 게이트전극(54)의 사이드에지와 상기 채널보호막(58)의 사이드에지의 간격은 0. 5∼1. 5㎛인 것을 특징으로 하는 액정표시소자.
제 8 항에 있어서,

상기 액정표시소자는 상기 주사선(55)과 대향하여 형성되고, 한쌍의 보조용량전극(72)을 갖는 보조용량라인(71)을 갖고, 상기 신호선은 상기 보조용량전극에 대향하는 영역내에 다른 부분보다 폭좁게 형성된 중간부분(62a)을 갖는 것을 특징으로 하는 액정표시소자.
제 10 항에 있어서,

상기 화소전극(67)은 상기 신호선(62)의 중간부분(62a)에 대향하는 부분이 다른 부분보다 폭넓게 형성되어 있는 것을 특징으로 하는 액정표시소자.
제 8 항에 있어서,

상기 액정표시소자는 적어도 상기 게이트전극(54) 및 상기 화소전극(67)의 에지를 덮는 블랙마스크(69)를 갖는 것을 특징으로 하는 액정표시소자.
삭제
삭제
삭제
삭제
삭제