KR100441869B1 - 파이프라인 구조를 사용하는 디블록킹 필터 - Google Patents

Abstract

본 발명에 따른 파이프라인 구조를 사용하는 디블록킹 필터는, 데이터 입력부 및 데이터 출력부가 복수의 버퍼어레이를 포함하여 복수의 파이프라인 구조를 형성하기 때문에 디블록킹 처리 시간을 줄일 수 있다.

Description

파이프라인 구조를 사용하는 디블록킹 필터{Deblocking filler using pipeline structure}

본 발명은 압축 영상 복호화에 사용되는 디블록킹 필터에 관한 것으로, 보다 상세하게는 파이프라인 구조를 이용하여 디블록킹 처리 시간을 줄일 수 있는 파이프라인 구조를 사용하는 디블록킹 필터에 관한 것이다.

디블록킹 처리는 후처리(postprocessing) 중 하나의 과정으로써, 블록단위로 압축 부호화 한 후, 복원하였을 때 시각적으로 화질의 저하를 느끼는 인위적인 요소들을 제거하는 과정이다. 이러한 과정들은 최종적인 주관적 화질을 개선하는 중요한 과정이다.

블록 단위의 영상 부호화에서 가장 많이 나타나는 화질의 저하 요소는 블록킹 효과(blocking effect)와 링잉 효과(ringing effect) 등이 있다.

여기서, 블록킹 효과는 블록 단위로 압축 부호화된 영상을 복원할 때, 복원된 영상의 블록들간 경계에서 영상 데이터 값 또는 경사의 불연속에 의해 발생하는 현상으로, 블록 경계를 따라 사각의 격자 형태로 발생하여 쉽게 관찰되기 때문에 주관적 화질을 저하시킨다. 따라서, 이러한 블록킹 효과를 줄이기 위해 디블록킹 필터를 사용한다.

도 1은 종래 기술에 따른 디블록킹 필터를 나타낸 블록도이다.

종래 기술에 다른 디블록킹 필터(1)는, 입력 데이터를 임시 저장하는 데이터 입력부(3)와, 출력 데이터를 임시 저장하는 데이터 출력부(4)와, 데이터를 처리하는 디블록킹 계산부(5)와, 어드레스 발생 및 데이터 입력부(3) 및 데이터 출력부(4)를 제어하는 제어부(6)를 포함한다.

데이터 입력부(3)는 메모리(2)로부터 데이터를 입력받아 디블록킹 계산부(5)로 전달한다.

디블록킹 계산부(5)는 데이터 입력부(3)로부터 전달된 데이터를 디블록킹 처리하여 데이터 출력부(4)로 전달한다.

데이터 출력부(4)는 디블록킹 계산부(5)에서 디블록킹 처리된 데이터를 메모리(2)로 전달한다.

도 2a 및 도 2b는 종래 기술에 따른 수평 및 수직 경계에 대한 디블록킹 처리를 나타낸 개념도이다.

여기서, 디블록킹 필터링 동작은 8*8 블록의 경계에서 수행되므로 16*16 크기의 매크로 블록 단위의 데이터와 5행의 추가 데이터를 합하여 최소 21*21 크기의 메모리가 필요하고, 디블록킹 필터링 동작의 계산은 화소(pixel) 단위 처리를 하는데, 8비트 단위 메모리인 경우 8비트 단위로 데이터 입출력 동작을 수행한다면, 디블록킹 필터(1)를 ASIC(application specific integrated circuit)으로 구현하는 경우 한번의 필터링을 위해 많은 양의 주변 데이터가 필요한 특성 때문에 데이터 입출력 동작에 매우 많은 시간이 필요하다.

디블록킹 처리를 가장 많이 수행하는 매크로 블록의 경우, 하나의 매크로 블록에 대해 디블록킹 처리를 위해 720번의 데이터 입력과 576번의 데이터 출력이 필요하기 때문에 결과적으로 1296번의 입출력 동작이 수행되기 때문에 전체 디블록킹 처리의 대부분을 차지하게 되는 문제점이 있다.

이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 파이프라인 구조를 이용하여 디블록킹 처리 시간을 줄이는 것이다.

도 1은 종래 기술의 디블록킹 필터를 나타낸 블록도.

도 2a는 도 1의 블록도에 따른 수직 디블록킹 동작을 나타낸 개념도.

도 2b는 도 1의 블록도에 따른 수평 디블록킹 동작을 나타낸 개념도.

도 3은 본 발명의 바람직한 실시예에 따른 디블록킹 필터를 나타낸 블록도.

도 4는 도 3의 블록도에 따른 파이프라인 구조를 나타낸 개념도.

상기 목적을 달성하기 위한 본 발명의 디블록킹 필터는, 입력 데이터를 임시 저장하는 복수의 입력 버퍼어레이가 동시에 동작하지 않는 데이터 입력 저장 수단; 출력 데이터를 임시 저장하는 복수의 출력 버퍼어레이가 동시에 동작하지 않는 데이터 출력저장 수단; 상기 데이터 입력 저장 수단으로부터 출력된 데이터를 순차적으로 디블록킹 필터링 처리하는 디블록킹 계산수단; 및 어드레스을 발생하고, 상기 복수의 입력 버퍼어레이를 순찾거으로 활성화하고, 상기 복수의 출력 버퍼어레이를 순차적으로 활성화하는 제어수단을 포함하고,

상기 복수의 입력 버퍼어레이 중 하나의 입력 버퍼어레이; 상기 디블록킹 계산 수단; 및 상기 복수의 출력 버퍼어레이 중 하나의 출력 버퍼어레이를 포함하여 복수의 파이프라인 구조가 형성되고, 상기 복수의 파이프라인 구조가 일정한 시간 차이를 가지고 순차적으로 일련의 동작을 반복 수행하는데, 상기 일련의 동작은 상기 하나의 입력 버퍼어레이가 상기 입력 데이터를 저장하는 리드 동작; 상기 하나의 입력 버퍼어레이에 저장된 상기 입력 데이터를 상기 디블록킹 계산 수단이 디블록킹 필터링을 수행하는 디블록킹 동작; 및 상기 하나의 출력 버퍼어레이가 상기 출력 데이터를 저장하고 출력하는 출력 동작을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명의 바람직한 실시예에 따른 디블록킹 필터를 나타낸 블록도이다. 여기서는 2단계 파이프라인 구조를 사용하여 디블록킹 필터링을 수행한다.

본 발명에 따른 디블록킹 필터(10)는, 입력 데이터를 임시 저장하는 두 개의 입력 버퍼어레이(31, 32)로 구성된 데이터 입력부(30)와, 출력 데이터를 임시 저장하는 두 개의 출력 버퍼어레이(41, 42)로 구성된 데이터 출력부(40)와, 데이터를 처리하는 디블록킹 계산부(50)와, 어드레스를 발생하고, 데이터 입력부(30) 및 데이터 출력부(40)를 제어하는 제어부(60)를 포함한다.

도 4는 본 발명의 바람직한 실시예에 따른 2단계 파이프라인 구조의 디블록킹 필터링을 나타낸 개념도이다.

첫 번째 파이프라인 PL1은 입력 버퍼어레이(31), 디블록킹 계산부(50) 및 출력 버퍼어레이(41)가 순차적으로 동작하여 디블록킹 필터링 동작이 수행되고, 두 번째 파이프라인 PL2은 입력 버퍼어레이(32), 디블록킹 계산부(50) 및 출력 버퍼어레이(42)가 순차적으로 동작하여 디블록킹 필터링 동작이 수행된다.

여기서, 두 개의 파이프라인 PL1 및 PL2의 입력과 출력, 디블록킹 계산의 동작은 서로 동시에 발생하지 않도록 구현한다. 즉, 첫 번째 파이프라인 PL1에서 디블록킹 계산을 수행할 때, 두 번째 파이프라인 PL2에서는 데이터 입력 동작을 수행하고, 첫 번째 파이프라인 PL1에서 데이터 출력 동작을 수행할 때, 두 번째 파이프라인 PL2에서는 디블록킹 계산을 수행하도록 설정하여야한다.

예를 들어, 하나의 매크로 블록은 32 번의 수직 필터링(vertical filtering)과 40 번의 수평 필터링(horiwontal filtering)이 필요하고, 데이터 입력 동작을 수행하는 클럭 수 R가 10 클럭이고, 디블록킹 계산을 수행하는 클럭 수 C가 11 클럭이고, 데이터 출력 동작을 수행하는 클럭 수 W가 8 클럭이라고 가정하면, 종래 기술에 따른 디블록킹 필터가 하나의 픽셀 씩 디블록킹 처리를 수행하는 경우 하나의 매크로 블록을 필터링하기 위해서는 최대 (32+40)*(10+11+8) = 2088 클럭이 필요하고, 본 발명에 따른 두 개의 파이프라인 PL1 및 PL2 구조를 사용한 디블록킹 필터가 하나의 매크로 블록을 필터링하기 위해서는 최대 (16+20)*(10+11+8)+10(D) = 1054 클럭이 필요하다. 여기서, D는 첫 번째 파이프라인 PL1이 동작을 시작한 후 두 번째 파이프라인 PL2이 동작을 시작하기까지의 클럭 수로, 여기서는 첫 번째 파이프라인 PL1이 동작을 수행한 후 10 클럭 후에 두 번째 파이프라인 PL2이 동작을 수행한다고 가정한다.

따라서, 본 발명에 따른 파이프라인 구조를 사용하는 디블록킹 필터는 종래 기술에 비해 매우 빠른 디블록킹 필터링 동작을 수행할 수 있음을 알 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 디블록킹 필터는, 파이프라인 구조를 사용하여 디블록킹 필터링을 수행하는 시간을 줄일 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 입력 데이터를 임시 저장하고 동시에 동작하지 않는 복수의 입력 버퍼어레이로 구성된 데이터 입력 저장 수단;

   출력 데이터를 임시 저장하고 동시에 동작하지 않는 복수의 출력 버퍼어레이로 구성된 데이터 출력저장 수단;

   상기 데이터 입력 저장 수단으로부터 출력된 데이터를 순차적으로 디블록킹 필터링 처리하는 디블록킹 계산수단; 및

   어드레스을 발생하고 상기 복수의 입력 버퍼어레이 및 상기 복수의 출력 버퍼어레이를 각각 순차적으로 활성화하는 제어수단을 포함하는 것을 특징으로 하는 파이프라인 구조를 사용하는 디블록킹 필터.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,

   상기 복수의 입력 버퍼어레이 중 하나의 입력 버퍼어레이; 상기 디블록킹 계산 수단; 및 상기 복수의 출력 버퍼어레이 중 하나의 출력 버퍼어레이를 포함하여 복수의 파이프라인 구조가 형성되고,

   상기 복수의 파이프라인 구조가 일정한 시간 차이를 가지고 순차적으로 일련의 동작을 반복 수행하는데,

   상기 일련의 동작은

   상기 하나의 입력 버퍼어레이가 상기 입력 데이터를 저장하는 리드 동작;

   상기 하나의 입력 버퍼어레이에 저장된 상기 입력 데이터를 상기 디블록킹 계산 수단이 디블록킹 필터링을 수행하는 디블록킹 동작; 및

   상기 하나의 출력 버퍼어레이가 상기 출력 데이터를 저장하고 출력하는 출력 동작을 포함하는 것을 특징으로 하는 파이프라인 구조를 사용하는 디블록킹 필터.
5. 삭제
6. 제 4 항에 있어서,

   상기 디블록킹 계산 수단은, 상기 복수의 파이프라인 구조에서 동시에 사용되지 않도록 설정되는 것을 특징으로 하는 파이프라인 구조를 사용하는 디블록킹 필터.