JP2012151690A - デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 - Google Patents
デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 Download PDFInfo
- Publication number
- JP2012151690A JP2012151690A JP2011009259A JP2011009259A JP2012151690A JP 2012151690 A JP2012151690 A JP 2012151690A JP 2011009259 A JP2011009259 A JP 2011009259A JP 2011009259 A JP2011009259 A JP 2011009259A JP 2012151690 A JP2012151690 A JP 2012151690A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- deblocking filter
- pixel data
- processing
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
デブロッキングフィルタの処理時間を短縮するとともに、使用メモリ量を削減する。
【解決手段】
デブロッキングフィルタ処理において、水平16画素×垂直16画素からなる入力マクロブロックを4個のサブブロックグループに分割し、分割したサブブロックグループ毎に垂直エッジ方向のフィルタ処理演算および水平エッジ方向のフィルタ処理演算を実行し、4個のサブブロックグループを連結して1個のマクロブロックに再構成する。
【選択図】 図1
Description
特にH.264のデブロッキングフィルタは、入力した全画素が演算対象となることから処理量が膨大であり、処理遅延時間短縮の大きな障害となっている。特に画素サイズに比例して処理量も増加するため、画素サイズが大きいほど処理遅延への影響が大きく無視できない。
また、H.264のデブロッキングフィルタを含む符号化ツールをハードウエア化する際には、開発コストに大きく影響する使用メモリ量削減が必須である。
特許文献1には、マクロブロックを正方形状のN個のサブブロックに分割し、N個の領域毎に動きベクトル探索処理を実行する方法が公開されている。しかし、マクロブロックに対して水平・垂直方向に処理する構成でないため、デブロックフィルタ処理を実装することは不可能である。
特許文献2には、マクロブロックを4分割し、同じ構成を持つ4組のデコードブロックを用いて4並列でデコード処理を行う構成が公開されている。しかし、処理を4組並列化するため処理期間が短縮できる効果があるものの、使用メモリ量はマクロブロックを分割しない構成の時と同一である。また、マクロブロックに対して水平・垂直方向に処理する構成でないため、デブロックフィルタ処理を実装することは不可能である。
また、H.264/AVCコーデック処理をハードウエア化する際には、開発コストに大きく影響する使用メモリ量削減が必須である。
この実施例のデブロッキングフィルタ100は、外部から非圧縮の入力画像データを格納する入力メモリ105と、入力メモリ105からマクロブロックサイズ(水平16画素×垂直16画素)毎に読み出して4個のサブブロックグループの画素領域に分割し、分割した画素データを処理ステージ毎に順番に中間メモリ1(106)に格納するサブブロック分割部103と、中間メモリ1(106)から画素データを読み出して後述する所定の手順で垂直方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを中間メモリ2(107)に格納する垂直エッジフィルタ処理部101と、中間メモリ2(107)から画素データを読み出して後述する所定の手順で水平方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを中間メモリ3(108)に格納する水平エッジフィルタ処理部102と、中間メモリ3(108)から処理ステージ毎に順番に読み出したサブブロックグループ4個分の画素データを連結して1個のマクロブロックの画素データに再構成した後に出力メモリ109に格納し、出力画像データとして外部へ出力するサブブロック連結部104と、外部からフィルタ処理モードを決定するための符号化パラメータを入力して、フィルタ処理モードを決定するためのフィルタ制御部110で構成する。
マクロブロックの画素サイズは水平16画素×垂直16画素、サブブロックの画素サイズは水平4画素×垂直4画素である。1個のマクロブロックは16個のサブブロック集合で構成する。サブブロックグループの画素サイズは、水平16画素×垂直4画素であり、4個のサブブロック集合で構成する。
先に説明した通り、16個のサブブロック201で1個のマクロブロック200を構成する。デブロッキングフィルタ処理では、マクロブロック200を構成する水平16画素×垂直16画素のうち、16個のサブブロック境界に該当する4箇所の垂直方向サブブロックエッジ(以下、垂直エッジと称する)であるエッジ206、エッジ207、エッジ208、エッジ209と、4箇所の水平方向サブブロックエッジ(以下、水平エッジと称する)であるエッジ202、エッジ203、エッジ204、エッジ205に対して、各エッジ画素を中心とする所定タップ係数を用いたFIR(Finite Impulse Response、有限インパルス応答)フィルタ演算を行う。H.264/AVC国際標準規格では、先に垂直エッジのフィルタ処理を行い、続いて水平エッジのフィルタ処理を行うことを定義している。
ところで、別途決定するフィルタ処理モードに応じて、フィルタ処理の演算対象外となる垂直エッジおよび水平エッジが生じる場合があるが、以後の本実施例の説明は、垂直方向および水平方向の全サブブロックエッジにフィルタ処理する場合の条件で説明する。尚、フィルタ処理の演算対象外となるサブブロックエッジについては、該当エッジのフィルタ処理をスキップするだけで良いため、本発明の処理方法以外に特別な手段を必要としない。
サブブロックエッジのフィルタ処理は、垂直エッジが処理対象の時は水平方向に隣接する2個のサブブロックを参照し、水平エッジが処理対象の時は垂直方向に隣接する2個のサブブロックを参照する。例えば、図3(a)に示したように、垂直エッジ306のフィルタ処理では、垂直エッジ306に接しているサブブロックP(301)とサブブロックQ(302)を参照する。一方、水平エッジ309のフィルタ処理では、水平エッジ309に接しているサブブロックP(301)とサブブロックR(303)を参照する。
隣接する2個のサブブロックのフィルタ処理は、FIRフィルタ演算(畳み込み)を4回実施する。1回当たりのFIRフィルタ演算では、8画素を入力して、8画素の出力を得る。
H.264/AVC国際標準規格では、先に垂直エッジのフィルタ処理を行い、続いて水平エッジのフィルタ処理を行うことを定義している。即ち、まず先に図4(a)の4箇所全ての垂直エッジ(401、402、403、404)のフィルタ処理を行い、次に図4(b)の4箇所全ての水平エッジ(405、406、407、408)のフィルタ処理を行うものである。この手順では、中間メモリ1、中間メモリ2および中間メモリ3がそれぞれ1個のマクロブロック画素サイズと同じメモリ容量を持つ必要があるため、マクロブロック×3個分(水平16画素×垂直16画素×3)と、フィルタ処理に参照する左側の隣接マクロブロック(水平4画素×垂直16画素)と、上側の隣接マクロブロック(水平16画素×垂直4画素)の参照画素分とを足し合わせた中間メモリ容量(輝度プレーンのみで896画素分)が必要となる。
尚、水平エッジのフィルタ処理を先に行い、垂直エッジのフィルタ処理を後に行った場合、H.264/AVC国際標準規格の処理手順で得た出力画素値と得られる結果が異なるため、同規格が保障する画像品質から外れることになるため、通常は逆方向の処理手順を実施しない。
まず、入力メモリ105から読み出した処理対象マクロブロックをサブブロック分割部103で4個のサブブロックグループの画素領域に分割する。4個のサブブロックグループとは、番号1、2、3、4の4個のサブブロックで構成するサブブロックグループa(501)、番号5、6、7、8の4個のサブブロックで構成するサブブロックグループb(502)、番号9、10、11、12の4個のサブブロックで構成するサブブロックグループc(503)、番号13、14、15、16の4個のサブブロックで構成するサブブロックグループd(504)を示す。
4個のサブブロックグループの垂直エッジ、水平エッジのフィルタ演算が全て完了した時点で、サブブロック連結部104により、1個のマクロブロックに再構成して出力メモリ109に格納する。
中間メモリ1(106)からサブブロックグループnの画素データを処理ステージ毎に順次読み出し、垂直エッジフィルタ処理部101でサブブロックグループに含まれている4箇所の垂直エッジに対するフィルタ処理を行い、その結果の画素データを中間メモリ2(107)に格納する。水平エッジフィルタ処理部102は、中間メモリ2(107)からサブブロックグループの画素データを読み出してサブブロックグループに含まれている4箇所の水平エッジに対するフィルタ処理を行い、その結果の画素データを中間メモリ3(108)に格納する。
前述の通り、垂直エッジフィルタ処理部101と水平エッジフィルタ処理部102は並列実行が可能な構成であるため、垂直エッジのフィルタ処理と水平エッジのフィルタ処理は並列実行が可能である。このため、全体としては、サブブロックグループのフィルタ処理単位でパイプライン実行が可能である。具体的には、処理ステージ1はVa(709)を実行する。処理ステージ2は処理ステージ1のVaの出力を受けてHa(710)およびVb(711)を実行する。処理ステージ3は処理ステージ2のVbの出力を受けてHb(712)およびVc(713)を実行する。処理ステージ4は処理ステージ3のVcの出力を受けてHc(714)およびVd(715)を実行する。処理ステージ5は処理ステージ4のVdの出力を受けてHd(716)を実行する。
尚、厳密には処理ステージ1はVaと同時に1個前のマクロブロックのHdを実行し、処理ステージ5はHdと同時に次のマクロブロックのVaを実行するようにして、いずれの処理ステージも常に垂直エッジと水平エッジのフィルタ処理を同時に実行する。
処理対象マクロブロック800の画素データは、サブブロック分割部103で4個のサブブロックグループの画素領域に分割し、垂直エッジフィルタ処理の処理ステージ毎にサブブロックグループa(801)、サブブロックグループb(802)、サブブロックグループc(803)、サブブロックグループd(804)の順番で中間メモリ1(106)を介して垂直・水平エッジフィルタ処理ブロック600へ入力する
一方、垂直・水平エッジフィルタ処理ブロック600からは、水平エッジフィルタ処理の処理ステージ毎にサブブロックグループa’(806)、サブブロックグループb’(807)、サブブロックグループc’(808)、サブブロックグループd’(809)の順番で中間メモリ3(108)を介して出力し、サブブロック連結部104で1個のマクロブロック805の画素データに再構成する。
H.264/AVC動画像符号化方式を用いたコーデック(符号化または復号化)装置に本発明のデブロッキングフィルタ100を実装する場合、最低1個のデブロッキングフィルタ100があれば目的のコーデック動作が可能である。しかし、画素サイズが大きくなるほど画像データを入力してからコーデック処理後の画像データ出力を得るまでの期間が長くなるため処理遅延時間が問題となる。そこで、同図に示すようにコーデック装置にデブロッキングフィルタ100を複数個実装して、複数マクロブロックのデブロッキングフィルタ処理を並列に実行できるようにする。
処理対象マクロブロックの一番左側垂直エッジ(16画素)と、一番上側水平エッジ(16画素)に対してデブロックフィルタ処理を行う時、それぞれ隣接マクロブロックの画素データを入力してからフィルタ演算を実行する。
中間メモリ2(107)は、マクロブロックN(1004)の水平4画素×垂直16画素分の画素データと、上隣マクロブロックL(1005)の水平4画素×垂直16画素分の画素データを同時に保持できる容量のメモリを2個持つ。
中間メモリ1(106)は、1個のサブブロックグループの画素データを格納する水平16画素×垂直4画素と、左隣マクロブロックの水平4画素×垂直4画素を同時に保持できるメモリ容量として合計80画素分(水平20画素×垂直4画素)を持つ。
まず初めに、画素データのマクロブロック入力が終了したか否かを判定し(ステップ1200)、終了していなければ1個のマクロブロック分の画素データを入力して入力メモリ105に格納する(ステップ1201)。次に、サブブロック分割部103が入力メモリ105から1マクロブロック分の画素データを読み出して4個のサブブロックグループに分割し、サブブロックグループの画素データを順番に垂直エッジフィルタ処理ステージに中間メモリ1(106)を介して転送する(ステップ1202)。垂直エッジフィルタ処理ステージは、サブブロックグループの画素データに対して垂直エッジのフィルタ処理を行う(ステップ1203)。垂直エッジフィルタ処理ステージと水平エッジフィルタ処理ステージは並列に動作する(ステップ1204)。水平エッジフィルタ処理ステージは、垂直エッジフィルタ処理ステージが出力したサブブロックグループの画素データに対して水平エッジのフィルタ処理を行う。垂直エッジフィルタ処理ステージから水平エッジフィルタ処理ステージへの画素データは中間メモリ2(107)を介して転送する(ステップ1205)。水平エッジフィルタ処理ステージからサブブロック連結部104が中間メモリ3(108)を介して4個のサブブロックグループの画素データを受け取り(ステップ1206)、1個のマクロブロック分の画素データに連結して出力メモリ109に格納する(ステップ1207)。
まず、垂直エッジフィルタ処理ステージは、サブブロック分割部103が出力する4個のサブブロックグループの画素データを4回の処理ステージ毎に分けて中間メモリ1(106)を介して受け取る。サブブロックグループの画素データの受け取り順序は、サブブロックグループa、同b、同c、同dの順番である(ステップ1300)。次に、中間メモリ1(106)から1個のサブブロックグループの画素データを読み出し(ステップ1301)、垂直エッジのデブロッキングフィルタ処理を実行する(ステップ1302)。フィルタ処理を行ったサブブロックグループがサブブロックグループaまたは同cか否かを判定し(ステップ1303)、サブブロックグループaまたは同cである場合は処理結果の画素データを中間メモリ2a(1100)に格納する(ステップ1304)。サブブロックグループbまたは同dである場合は処理結果の画素データを中間メモリ2b(1101)に格納する(ステップ1305)。最後に、垂直エッジのデブロッキングフィルタ処理がサブブロックグループa、同b、同c、同dの順番で一巡したか否かを判定し、一巡していない場合はステップ1300に戻る。一巡した場合は、同フローを終了する。
同フローのうち、ステップ1301からステップ1304またはステップ1305の処理期間が1個の処理ステージ期間に相当する。また、ステップ1300からステップ1306の処理期間が4個の処理ステージ期間に相当する。
まず、現在の処理ステージが全体フロー動作を開始してから1番最初の処理ステージであるか否かを判定する(ステップ1400)。現在の処理ステージが1番最初の処理ステージである場合は1個の処理ステージ期間のウエイト(何も処理しない期間)を挿入する。ウエイトを挿入する理由は、1番最初の処理ステージは、垂直エッジフィルタ処理部101から中間メモリ2(107) に有効な画素データが書き込まれていないためである。2番目の処理ステージ以降から有効な画素データが得られるため、1番最初の処理ステージはウエイトを挿入して無効処理を回避する。水平エッジフィルタ処理ステージは、垂直エッジフィルタ処理ステージが出力する4個のサブブロックグループの画素データを4回の処理ステージ毎に分けて中間メモリ2(107)を介して受け取る。サブブロックグループの画素データの受け取り順序は、サブブロックグループa、同b、同c、同dの順番である(ステップ1402)。次に、現在の処理対象サブブロックグループがサブブロックグループaまたは同cか否かを判定し(ステップ1403)、サブブロックグループaまたは同cである場合は画素データを中間メモリ2a(1100)から読み出す(ステップ1404)。サブブロックグループbまたは同dである場合は画素データを中間メモリ2b(1101) から読み出す(ステップ1405)。読み出したサブブロックグループの画素データに対してデブロッキングフィルタ処理を実行し(ステップ1406)、処理結果の画素データを中間メモリ3(108)へ格納する(ステップ1407)。
最後に、水平エッジのデブロッキングフィルタ処理がサブブロックグループa、同b、同c、同dの順番で一巡したか否かを判定し、一巡していない場合はステップ1402に戻る。一巡した場合は、同フローを終了する。
同フローのうち、ステップ1403からステップ1407の処理期間が1個の処理ステージ期間に相当する。また、ステップ1402からステップ1408の処理期間が4個の処理ステージ期間に相当する。
1500…DCT部、1501…量子化部、1502…逆量子化部、1503…逆DCT部、1504…デブロッキングフィルタ、1505…動き補償部、1506…動きベクトル検出部、1507…可変長符号化部、
1600…可変長復号化部、1601…逆量子化部、1602逆DCT部、1603…デブロッキングフィルタ、1604…動き補償部。
Claims (12)
- 外部からの入力画像データを格納する入力メモリと、
前記入力メモリからマクロブロックサイズ毎に画素データを読み出してサブブロックグループの画素データに分割し、分割した画素データを処理ステージ毎に順番に第1の中間メモリに格納するサブブロック分割部と、
サブブロックグループ毎に、前記第1の中間メモリから画素データを読み出して垂直方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを第2の中間メモリに格納する垂直エッジフィルタ処理部と、
サブブロックグループ毎に、前記第2の中間メモリから画素データを読み出して水平方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを第3の中間メモリに格納する水平エッジフィルタ処理部と、
前記第3の中間メモリから処理ステージ毎に順番に読み出したサブブロックグループの画素データを連結してマクロブロックの画素データに再構成して出力するサブブロック連結部と、
を具備するデブロッキングフィルタ装置。 - 請求項1記載のデブロッキングフィルタ装置において、
前記垂直エッジフィルタ処理部と前記水平エッジフィルタ処理部とは、同じ処理ステージでそれぞれのフィルタ処理を並列実行するように構成するとともに、前記垂直エッジフィルタ処理部による処理ステージの後に前記水平エッジフィルタ処理部による処理ステージが続くようにパイプライン実行するように構成したことを特徴とするデブロッキングフィルタ装置。 - 請求項1記載のデブロッキングフィルタ装置において、
第2の中間メモリを、2面メモリで構成し、2面メモリの一方が、垂直エッジフィルタ処理部の処理データを格納しているときは、2面メモリの他方が、格納データを読み出して水平エッジフィルタ処理部へ供給するように、交互に切り換えるように構成したことを特徴とするデブロッキングフィルタ装置。 - 請求項1記載のデブロッキングフィルタ装置において、更に、
外部からフィルタ処理モードを決定するための符号化パラメータを入力して、フィルタ処理モードを決定するためのフィルタ制御部を備えることを特徴とするデブロッキングフィルタ装置。 - 請求項1記載のデブロッキングフィルタ装置において、
前記マクロブロックサイズを水平16画素×垂直16画素とし、
前記サブブロックグループを、水平4画素×垂直4画素からなるサブブロック4個の集合で構成し、
前記サブブロック分割部は、マクロブロックを4個のサブブロックグループに分割するように構成したことを特徴とするデブロッキングフィルタ装置。 - デブロッキングフィルタとして、請求項1乃至5の何れか1つに記載のデブロッキングフィルタ装置を用いた動画像符号化装置。
- 請求項6記載の動画像符号化装置において、
前記デブロッキングフィルタ装置を複数個実装して、複数マクロブロックのデブロッキングフィルタ処理を並列に実行するように構成したことを特徴とする動画像符号化装置。 - デブロッキングフィルタとして、請求項1乃至5の何れか1つに記載のデブロッキングフィルタ装置を用いた動画像復号化装置。
- 請求項8記載の動画像復号化装置において、
前記デブロッキングフィルタ装置を複数個実装して、複数マクロブロックのデブロッキングフィルタ処理を並列に実行するように構成したことを特徴とする動画像復号化装置。 - 入力メモリからマクロブロックサイズ毎に画素データを読み出してサブブロックグループの画素データに分割し、分割した画素データを処理ステージ毎に順番に第1の中間メモリに格納するステップと、
サブブロックグループ毎に、前記第1の中間メモリから画素データを読み出して垂直方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを第2の中間メモリに格納するステップと、
サブブロックグループ毎に、前記第2の中間メモリから画素データを読み出して水平方向のサブブロック境界画素を中心にデブロッキングフィルタ処理を行い、処理後の画素データを第3の中間メモリに格納するステップと、
前記第3の中間メモリから処理ステージ毎に順番に読み出したサブブロックグループの画素データを連結してマクロブロックの画素データに再構成して出力するステップと、
からなるデブロッキングフィルタ処理方法。 - 請求項10記載のデブロッキングフィルタ処理方法において、
垂直方向のサブブロック境界画素を中心とするデブロッキングフィルタ処理と、水平方向のサブブロック境界画素を中心とするデブロッキングフィルタ処理とを、同じ処理ステージで並列実行するように構成するとともに、垂直方向のサブブロック境界画素を中心とするデブロッキングフィルタ処理の処理ステージの後に水平方向のサブブロック境界画素を中心とするデブロッキングフィルタ処理の処理ステージが続くようにパイプライン実行するように構成したことを特徴とするデブロッキングフィルタ処理方法。 - 請求項10記載のデブロッキングフィルタ処理方法において、
前記マクロブロックサイズを水平16画素×垂直16画素とし、
前記サブブロックグループを、水平4画素×垂直4画素からなるサブブロック4個の集合で構成し、
マクロブロックを4個のサブブロックグループに分割するように構成したことを特徴とするデブロッキングフィルタ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009259A JP2012151690A (ja) | 2011-01-19 | 2011-01-19 | デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009259A JP2012151690A (ja) | 2011-01-19 | 2011-01-19 | デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151690A true JP2012151690A (ja) | 2012-08-09 |
Family
ID=46793525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009259A Pending JP2012151690A (ja) | 2011-01-19 | 2011-01-19 | デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151690A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195430A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社メガチップス | データ記憶制御装置およびデータ記憶制御方法 |
WO2020043193A1 (en) * | 2018-08-31 | 2020-03-05 | Mediatek Inc. | Method and apparatus of subblock deblocking in video coding |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002077914A (ja) * | 2000-08-31 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 画像復号化装置及び画像復号化方法 |
US20030210830A1 (en) * | 2002-04-22 | 2003-11-13 | Matsushita Elec. Ind. Co. Ltd. | Image signal distortion removal apparatus, and image signal distortion removal method |
US20060002477A1 (en) * | 2004-07-02 | 2006-01-05 | Jong-Woo Bae | Deblocking filter apparatus and methods using sub-macro-block-shifting register arrays |
JP2006157925A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | パイプラインデブロッキングフィルタ |
US20060133504A1 (en) * | 2004-12-17 | 2006-06-22 | Samsung Electronics Co., Ltd. | Deblocking filters for performing horizontal and vertical filtering of video data simultaneously and methods of operating the same |
US20060262990A1 (en) * | 2005-05-20 | 2006-11-23 | National Chiao-Tung University | Dual-mode high throughput de-blocking filter |
US20080123750A1 (en) * | 2006-11-29 | 2008-05-29 | Michael Bronstein | Parallel deblocking filter for H.264 video codec |
JP2008141276A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | Tv信号処理回路 |
JP2010136245A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 動画像処理装置及び方法 |
-
2011
- 2011-01-19 JP JP2011009259A patent/JP2012151690A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002077914A (ja) * | 2000-08-31 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 画像復号化装置及び画像復号化方法 |
US20030210830A1 (en) * | 2002-04-22 | 2003-11-13 | Matsushita Elec. Ind. Co. Ltd. | Image signal distortion removal apparatus, and image signal distortion removal method |
US20060002477A1 (en) * | 2004-07-02 | 2006-01-05 | Jong-Woo Bae | Deblocking filter apparatus and methods using sub-macro-block-shifting register arrays |
JP2006157925A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | パイプラインデブロッキングフィルタ |
US20060133504A1 (en) * | 2004-12-17 | 2006-06-22 | Samsung Electronics Co., Ltd. | Deblocking filters for performing horizontal and vertical filtering of video data simultaneously and methods of operating the same |
JP2006174486A (ja) * | 2004-12-17 | 2006-06-29 | Samsung Electronics Co Ltd | ビデオデータの水平及び垂直フィルタリングを同時に行うデブロッキングフィルタ及び動作方法 |
US20060262990A1 (en) * | 2005-05-20 | 2006-11-23 | National Chiao-Tung University | Dual-mode high throughput de-blocking filter |
US20080123750A1 (en) * | 2006-11-29 | 2008-05-29 | Michael Bronstein | Parallel deblocking filter for H.264 video codec |
JP2008141276A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | Tv信号処理回路 |
JP2010136245A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 動画像処理装置及び方法 |
Non-Patent Citations (1)
Title |
---|
JPN6015002317; He Jing, Huang Yan, Xu Xinyu: 'An Efficient Architecture for Deblocking Filter in H.264/AVC' Intelligent Information Hiding and Multimedia Signal Processing, 2009. IIH-MSP '09. Fifth Internatio , 20090914, pp.848-851, IEEE * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015195430A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社メガチップス | データ記憶制御装置およびデータ記憶制御方法 |
WO2020043193A1 (en) * | 2018-08-31 | 2020-03-05 | Mediatek Inc. | Method and apparatus of subblock deblocking in video coding |
US11330277B2 (en) | 2018-08-31 | 2022-05-10 | Hfi Innovation Inc. | Method and apparatus of subblock deblocking in video coding |
US11765365B2 (en) | 2018-08-31 | 2023-09-19 | Hfi Innovation Inc. | Method and apparatus of subblock deblocking in video coding |
US11924444B2 (en) | 2018-08-31 | 2024-03-05 | Hfi Innovation Inc. | Method and apparatus of subblock deblocking in video coding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102668077B1 (ko) | 영상 부호화 및 복호화 장치 및 그 방법 | |
US10728576B2 (en) | Intra-prediction method using filtering, and apparatus using the method | |
CN1812576B (zh) | 同时执行视频数据水平和垂直滤波的解块滤波器及其方法 | |
CN107318026B (zh) | 视频编码器以及视频编码方法 | |
US20060115002A1 (en) | Pipelined deblocking filter | |
US20130272405A1 (en) | Intra prediction method and apparatus using the method | |
JP7005854B2 (ja) | ビデオ符号化のためのインター予測装置の補間フィルタ及び方法 | |
US11350131B2 (en) | Signaling coding of transform-skipped blocks | |
US10609417B2 (en) | High efficiency adaptive loop filter processing for video coding | |
JP2007150913A (ja) | 画像符号化装置 | |
CN103947208A (zh) | 减少解块滤波器的方法及装置 | |
JP7434588B2 (ja) | ビデオ・フィルタリングのための方法および装置 | |
CN113259661A (zh) | 视频解码的方法和装置 | |
JP7439841B2 (ja) | ループ内フィルタリングの方法及びループ内フィルタリングの装置 | |
JP2006157925A (ja) | パイプラインデブロッキングフィルタ | |
JP2013090120A (ja) | 画像符号化方法,画像復号方法,画像符号化装置,画像復号装置およびそれらのプログラム | |
CN115398899A (zh) | 视频滤波方法和装置 | |
JP2012151690A (ja) | デブロッキングフィルタ装置、デブロッキングフィルタ処理方法、それを用いた符号化装置および復号化装置 | |
CN110249630B (zh) | 去块效应滤波装置、方法和存储介质 | |
JP7509916B2 (ja) | ビデオ符号化における境界処理のための方法、装置及びプログラム | |
CA3155622A1 (en) | Efficient implementation of matrix-based intra-prediction | |
CN107667529B (zh) | 用于有效地对数据进行嵌入式压缩的方法、装置和计算机可读记录介质 | |
CN106686380B (zh) | 采用基于多块的流水线的增强型数据处理设备及操作方法 | |
CN103702132A (zh) | 滤波方法、装置及设备 | |
JP7514395B2 (ja) | 参照画像再サンプリング(rpr)によるルマ及びクロマのための適応アップサンプリングフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |