KR100440055B1 - 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법 - Google Patents

보코더 및 그 보코더를 이용한 비트 오류율 시험 방법 Download PDF

Info

Publication number
KR100440055B1
KR100440055B1 KR10-2002-0024210A KR20020024210A KR100440055B1 KR 100440055 B1 KR100440055 B1 KR 100440055B1 KR 20020024210 A KR20020024210 A KR 20020024210A KR 100440055 B1 KR100440055 B1 KR 100440055B1
Authority
KR
South Korea
Prior art keywords
test
data
pcm
pattern data
error rate
Prior art date
Application number
KR10-2002-0024210A
Other languages
English (en)
Other versions
KR20030085908A (ko
Inventor
황인화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0024210A priority Critical patent/KR100440055B1/ko
Publication of KR20030085908A publication Critical patent/KR20030085908A/ko
Application granted granted Critical
Publication of KR100440055B1 publication Critical patent/KR100440055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/06—Testing, supervising or monitoring using simulated traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/10—Scheduling measurement reports ; Arrangements for measurement reports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법에 관한 것으로, 특히 보코더를 이용하여 PCM 데이터 구간 및 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하여 통화 품질 및 통화 성능을 측정할 수 있도록 한 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법에 관한 것이다.
본 발명은 PCM 데이터 구간과 ATM 패킷 데이터 구간이 혼용되어 있는 이동 통신 교환 시스템에서 보코더를 이용하여 PCM 데이터 구간 및 ATM 패킷 데이터 구간의 비트 오류율 시험을 제공함으로써, 이종망 정합 구간 경로 측정 및 성능 시험을 가능하게 하며, 해당 시험 결과를 토대로 시스템의 트래픽 전송 품질을 판단할 수 있고, 리던던시 개념의 보코더를 이용함으로써, 특정 보코더가 비정상적인 경우에도 정상적인 보코더를 이용하여 해당 경로의 시험을 원활히 수행할 수 있으며, 보코더 전체 채널을 시험용 채널 및 일반 호데이터 채널로 사용할 수 있도록 하여 시스템 자원의 낭비를 막을 수 있다.

Description

보코더 및 그 보코더를 이용한 비트 오류율 시험 방법{Vocoder And Method For Testing Bit Error Rate Using The Vocoder}
본 발명은 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법에 관한 것으로, 특히 보코더를 이용하여 PCM 데이터 구간 및 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하여 통화 품질 및 통화 성능을 측정할 수 있도록 한 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법에 관한 것이다.
일반적으로, 이동 통신 교환 시스템에서는 통화로 경로에 대한 통화 품질 및 통화 성능이 매우 중요하므로, 통화 품질을 측정하고 통화 품질 저하 요인이 되는 구간 및 디바이스를 검출하기 위해 비트 오류율 시험을 한다. 이에, 종래에는 시험 장비를 구비한 비트 오류율 시험 시스템으로 통화로 경로에 대한 비트 오류율(Bit Error Rate)을 측정한다.
먼저, 도 1을 참조하여 일반적인 이동 통신 교환 시스템을 설명하면 다음과같다.
도 1은 일반적인 이동 통신 교환 시스템을 개략적으로 나타낸 개념도이다.
일반적인 이동 통신 교환 시스템은 3세대망 정합을 위한 비동기 전송 방식(Asynchronous Transfer Mode; 이하 ATM이라 칭함) 패킷 데이터 구간과, 일반 전화 교환망(Public Switched Telephone Network; 이하 PSTN이라 칭함) 및 2세대망 정합을 위한 펄스 부호 변조(Pulse Code Modulation; 이하 PCM이라 칭함) 데이터 구간과, 상기 ATM 패킷 데이터 구간으로부터의 ATM 패킷 데이터와 상기 PCM 데이터 구간으로부터의 PCM 패킷 데이터를 보코딩(Vocoding)하는 보코더(Vocoder)(6)를 포함하여 이루어진다.
상기 보코더(6)는 ATM 패킷 데이터 구간의 ATM 패킷 데이터를 디코딩((Decoding)하여 PCM 데이터로 변환해주며, 또한 역으로 PCM 데이터 구간의 PCM 데이터를 인코딩(Encoding)하여 AMR(Adaptive Muti-Rate;이하 AMR이라 칭함) 압축된 ATM 패킷 데이터로 변환시켜주는데, 현재 구현된 보코더용 AMR은 하나의 디지털 신호 처리 장치(Digital Signal Processor; 이하 DSP라 칭함) 당 16 채널을 수용한다. AMR은 16채널에 대한 인코딩 및 디코딩을 20ms안에 수행한다. 각 채널에 대한 인코딩 및 디코딩은 약 1ms가 소요되며 따라서 약 4ms 정도의 동기 보호 시간(Guard Time)이 존재한다. 보코더용 AMR은 TMS320C6202가 제공하는 내부 메모리 외에 약 27K바이트(Byte)의 외부메모리를 필요로 한다.
한편, 종래에는 도 1에 도시된 일반적인 이동 통신 교환 시스템의 PCM 데이터 구간에 비트 오류율 시험 시스템(50)을 삽입하여 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하는데, 이하, 도 2를 참조하여 종래의 시험 장비(20)를 구비한 비트 오류율 시험 시스템(50)을 설명한다.
도 2는 종래의 시험 장비(20)를 구비한 비트 오류율 시험 시스템(50)이 적용되는 이동 통신 교환 시스템을 나타낸 블록도이다.
PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위해 이동 통신 교환 시스템의 PCM 데이터 구간에 삽입되는 종래의 비트 오류율 시험 시스템(50)은 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령을 하고 비트 오류율 시험 결과를 수신하여 비트 오류율 시험에 대한 제어를 하는 디바이스 프로세서(Device Processor)(10)와, 상기 디바이스 프로세스(10)로부터 비트 오류율 시험 명령을 받아 시험용 PCM 패턴 데이터를 발생하여 해당 시험용 PCM 패턴 데이터를 서브하이웨이(Sub-Highway)의 송신선(Tx Line)을 통해 전송하고, 루프백되어 되돌아오는 시험용 PCM 패턴 데이터를 수신선(Rx Line)을 통해 수신받아 해당 수신한 시험용 PCM 패턴 데이터를 상기 송신한 시험용 PCM 패턴 데이터와 비교한 후 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 디바이스 프로세서(10)로 보고하여 PCM 데이터 구간의 통화로 경로에 대한 통화 품질을 측정하고 품질 저하 요인이 되는 구간 및 디바이스를 검출하는 시험 장비(20)와, 상기 시험 장비(20)로부터 전송받은 시험용 PCM 패턴 데이터를 미리 형성된 루프 경로에 따라 스위칭하여 송신선을 통해 PCM 피시험 디바이스(40)로 전송하고 해당 PCM 피시험 디바이스(40)에서 루프백되어 되돌아오는 시험용 PCM 패턴 데이터를 수신선을 통해 수신받아 스위칭하여 상기 시험 장비(20)로 전송하는 타임스위치(30)를 포함하여 이루어진다.
여기서, 상기 시험 장비(20)는 상기 디바이스 프로세서(10)와 정합하여 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령 및 비트 오류율 시험 결과를 인터페이스하는 디바이스 프로세서 정합부(25)와, 상기 디바이스 프로세서 정합부(25)를 통해 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령을 받아 시험용 PCM 패턴 데이터를 발생한 후, 상기 타임 스위치(30)를 통해 상기 PCM 피시험 디바이스(40)로 송수신하여 비트 오류율 시험을 하고 해당 PCM 데이터 구간에 대한 비트 오류율 시험 결과를 상기 디바이스 프로세서 정합부(25)를 통해 상기 디바이스 프로세서(10)로 보고하는 서브하이웨이 인터페이스부(21)를 포함하여 이루어진다.
여기서, 상기 서브하이웨이 인터페이스부(21)는 상기 디바이스 프로세서 정합부(25)를 통해 상기 디바이스 프로세서(10)로부터 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령을 받아 비트 오류율 시험을 제어하여 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 디바이스 프로세서 정합부(25)를 통해 상기 디바이스 프로세서(10)로 보고하는 제어부(24)와, 전송받은 시험용 PCM 패턴 데이터를 송신선을 통해 상기 타임 스위치(30)로 전송하고 상기 PCM 피시험 디바이스(40)에서 루프백되어 되돌어온 시험용 PCM 패턴 데이터를 상기 타임 스위치(30)로부터 수신선을 통해 수신하는 패턴 송수신부(23)와, 상기 제어부(24)의 제어를 받아 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위해 시험용 PCM 패턴 데이터를 발생하여 상기 패턴 송수신부(23)로 전송하고상기 패턴 송수신부(23)가 수신한 시험용 PCM 패턴 데이터와 상기 패턴 송수신부(23)가 송신한 시험용 PCM 패턴 데이터에 대한 내용 및 데이터 유실 유무의 비교를 통해 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율을 검출, 측정하여 시험하고 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 제어부(24)로 보고하는 비트 오류율 시험부(22)를 포함하여 이루어진다.
나아가, 상기 시험 장비(20)는 비트 오류율 측정을 위해 8비트 PCM 형태로 직렬 송수신되어지는 64채널의 시분할된 서브하이웨이 1개를 수용하여 총 64 채널의 PCM 데이터의 송수신 기능을 수행한다. 1개의 서브하이웨이는 4개의 송신선(Tx), 수신선(Rx)을 제공하며 이러한 서브하이웨이가 4개 제공되는데, 이중 1개의 서브하이웨이내의 1개의 송신선, 수신선이 시험 장비(20)에 제공되는 것이다. 이때, 각 서브하이웨이단위로 PCM 데이터의 동기용 신호인 FS(8KHz)와 데이터 타이밍 클럭인 CLK(8.192MHz)를 공통으로 제공하며 이를 기준신호로 동작한다.
그리고, 상기 PCM 피시험 디바이스(40)는 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험의 대상으로, 중계선 디바이스, 가입자 디바이스, 신호음 디바이스 등이 될 수 있는데, 해당 PCM 피시험 디바이스(40)의 비트 오류율 시험을 통해 PCM 데이터 구간의 통화로 경로에 대한 통화 품질을 측정하고 통화 품질 저하의 요인이 되는 구간 및 디바이스를 검출할 수 있다.
이하, 도 3을 참조하여 종래의 시험 장비(20)를 이용한 비트 오류율 시험 방법을 설명한다.
도 3은 종래의 시험 장비(20)를 이용한 비트 오류율 시험 방법을 나타낸 순서도이다.
먼저, 디바이스 프로세서(10)는 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위해서 미리 시험하고자하는 PCM 피시험 디바이스(40)와 타임 스위치(30)를 연결시킨 후, 해당 타임 스위치(30)에서 시험용 채널을 할당하고, 해당 PCM 피시험 디바이스(40)까지의 루프를 형성시켜 놓는다(S501). 이때, 일반 호처리 데이터는 해당 할당된 시험용 채널을 경유할 수 없다.
그런 후에, 상기 디바이스 프로세서(10)는 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령을 발생하여 시험 장비(20)의 디바이스 프로세서 정합부(25)를 통해 서브하이웨이 인터페이스부(21)의 제어부(24)로 전송하고, 해당 제어부(24)는 비트 오류율 시험부(22)로 상기 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 명령을 전송한다(S502).
이에, 상기 비트 오류율 시험부(22)는 비트 오류율 시험 명령을 전송받아 시험용 PCM 패턴 데이터를 발생하여 패턴 송수신부(23)로 전송하고, 이에, 해당 패턴 송수신부(23)는 전송받은 시험용 PCM 패턴 데이터를 서브하이웨이의 송신선을 통해 상기 타임 스위치(30)로 전송한다(S503). 여기서, 시험용 PCM 패턴 데이터는 일반 음성 채널과 같은 64Kbps의 전송 속도를 가진다.
이에 따라, 상기 타임 스위치(30)는 전송받은 시험용 PCM 패턴 데이터를 시험용 채널을 점유해서 미리 형성된 루프 경로에 따라 스위칭하여 상기 PCM 피시험 디바이스(40)로 전송한다(S504).
이에, 상기 PCM 피시험 디바이스(40)는 전송받은 시험용 PCM 패턴 데이터를루프백하여 상기 타임 스위치(30)로 전송한다(S505).
이에 따라, 상기 타임 스위치(30)는 전송받은 시험용 PCM 패턴 데이터를 수위칭하여 서브하이웨이의 수신선을 통해 상기 패턴 송수신부(23)로 전송하고, 이에 해당 패턴 송수신부(23)는 상기 타임 스위치(30)로부터 전송받은 수신한 시험용 PCM 패턴 데이터를 상기 비트 오류율 시험부(22)로 전송한다(S506).
이에, 상기 비트 오류율 시험부(22)는 상기 패턴 송수신부(23)로부터 전송받아 수신한 시험용 PCM 패턴 데이터와 상기 패턴 송수신부(23)로 전송하여 송신한 시험용 PCM 패턴 데이터의 비교를 통해 내용 및 데이터 유실 유무를 판단하여 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 제어부(24)로 보고하고, 이에 해당 제어부(24)는 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 디바이스 프로세서 정합부(25)를 통해 상기 디바이스 프로세서(10)로 보고한다(S507). 즉, 상기 비트 오류율 시험부(22)는 수신한 시험용 PCM 패턴 데이터를 송신한 시험용 PCM 패턴 데이터와 비교하여 수신한 시험용 PCM 패턴 데이터에서 오류 데이터가 설정된 통화로 음성 잡음 기준치 이상일 경우에는 해당 PCM 데이터 구간의 통화로 경로를 불량으로, 설정된 통화로 음성 잡음 기준치 이하일 경우에는 해당 PCM 데이터 구간의 통화로 경로를 정상으로 평가하여 상기 제어부(24)와 디바이스 프로세서 정합부(25)를 통해 상기 디바이스 프로세서(10)로 보고하고, 이에 따라, 상기 디바이스 프로세서(10)는 PCM 데이터 구간의 통화로 경로에 대한 통화 품질과 통화 품질 저하 요인이 되는 구간 및 디바이스를 검출할 수 있다.
그런데, 종래의 시험 장비를 이용한 비트 오류율 시험 방법에서는 시험 장비가 PCM 데이터 구간의 통화로 경로 상에 존재하기 때문에, ATM 패킷 데이터 구간에 대해서는 원칙적으로 시험용 ATM 패킷 패턴 데이터를 발생할 수 없고, 시험용 PCM 패턴 데이터에 대해서 보코더 내부적으로 인코딩 또한 어려우므로 PCM 데이터가 인코딩되어 전달되는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율을 측정할 수 없어 일반 호처리 데이터가 ATM 패킷 데이터 구간에서 문제가 발생했을 경우 문제가 발생한 정확한 구간 및 디바이스를 검출할 수 없는 문제점이 있다.
그리고, 시험용 PCM 패턴 데이터를 생성하는 비트 오류율 시험부가 특정 시험 장비에 존재하기 때문에, 해당 시험 장비가 비정상적인 상태에 있는 경우 또는 미실장인 경우 PCM 데이터 구간의 통화로 경로를 검증할 수 있는 방법이 따로 제공될 수 없는 문제점이 있다. 또한, PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 할 때, 타임 스위치의 특정 채널을 시험용 채널로 고정해서 사용을 하고 있으므로, 일반 음성호가 들어왔을 경우에 해당 시험용 채널이 사용되지 못하므로 일반 호처리 자원 하나를 낭비하는 문제점이 있다.
상술한 바와 같은 문제점을 해결하기 위한, 본 발명의 목적은 PCM 데이터 구간과 ATM 패킷 데이터 구간이 혼용되어 있는 이동 통신 교환 시스템에서 보코더를 이용하여 PCM 데이터 구간 및 ATM 패킷 데이터 구간의 비트 오류율 시험을 제공함으로써, 이종망 정합 구간 경로 측정 및 성능 시험을 가능하게 하며, 해당 시험 결과를 토대로 시스템의 트래픽 전송 품질을 판단할 수 있게 하는데 있다.
본 발명의 다른 목적은 특정 시험 장비에서 제공하던 비트 오류율 시험 방법을 리던던시 형태의 보코더에서 제공함으로써, 특정 보코더가 비정상적인 경우에도 정상적인 보코더를 이용하여 제약 사항 없이 시스템의 구간을 검증을 할 수 있도록 하는데 있다.
본 발명의 또 다른 목적은 보코더의 모든 자원이 시험용으로 할당 가능하며 기존의 점유되어 있는 자원만이 아니라면 호처리 자원과 서로 충돌 없이 서로 나누어 사용 가능하게 함으로써, 시험용 채널을 고정적으로 할당해서 사용하던 방법에 비해서 훨씬 효율적으로 자원 관리를 하여 시스템 자원의 낭비를 막을 수 있도록 하는데 있다.
도 1은 일반적인 이동 통신 교환 시스템을 개략적으로 나타낸 개념도.
도 2는 종래의 시험 장비를 구비한 비트 오류율 시험 시스템이 적용되는 이동 통신 교환 시스템을 나타낸 블록도.
도 3은 종래의 시험 장비를 이용한 비트 오류율 시험 방법을 나타낸 순서도.
도 4는 본 발명의 실시예에 따른 보코더를 구비한 비트 오류율 시험 시스템이 적용되는 이동 통신 교환 시스템을 나타낸 블록도.
도 5는 도 4에 있어, 보코더를 나타낸 블록도.
도 6a는 시험용 PCM 패턴 데이터의 프레임 구조를 나타낸 도면.
도 6b는 시험용 ATM 패킷 패턴 데이터의 프레임 구조를 나타낸 도면.
도 7은 본 발명의 실시예에 따른 보코더를 이용한 비트 오류율 시험 방법을 나타낸 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
700 : 공유 메모리부 600 : DSP
500 : 비트 오류율 시험 시스템 400 : 보코더
300 : 메인 프로세서 200 : 호스트
141 : ATM 패킷 피시험 디바이스 140 : PCM 피시험 디바이스
131 : ATM 스위치 130 : 타임 스위치
100 : 보코딩부
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 보코더는 메인 프로세서로부터 보코딩 요구와 비트 오류율 시험 요구를 수신하여 특정 채널에 대한 보코딩과 특정 구간의 통화로 경로에 대한 비트 오류율 시험을 제어하는 호스트와; 상기 호스트의 제어를 받아 특정 채널에서 ATM 패킷 데이터와 PCM 데이터에 대한 보코딩을 하고 ATM 패킷 데이터 구간과 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하여 해당 비트 오류율 시험 결과를 상기 호스트에 보고하는 보코딩부를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명의 보코더를 이용한 비트 오류율 시험 방법은 특정 구간의 통화로 경로를 설정하고 보코더 자원 할당 및 피시험 디바이스까지의 루프를 형성시킨 후, 특정 채널에 대한 보코딩 요구 또는 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구를 발생하여 전송하는 과정과; 수신한 요구가 보코딩 요구인지 아니면 통화로 경로에 대한 비트 오류율 시험 요구인지를 판단하여 특정 구간에 대한 비트 오류율 시험 요구인 경우, 시험용 패턴 데이터 발생 명령을 명령 필드에 라이트하는 과정과; 상기 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드하여 해당 시험용 패턴 데이터 발생 명령이 시험용 PCM 패턴 데이터 발생 명령인지 아니면 시험용 ATM 패킷 패턴 데이터 발생 명령인지를 판단하는 과정과; 시험용 PCM 패턴 데이터 또는 시험용 ATM 패킷 패턴 데이터를 발생하여 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하고 결과 필드에 라이트하는 과정과; 상기 결과 필드로부터 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 리드하여 평가한 후, 해당 평가가 포함된 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 보고하는 과정을 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 도 4를 참조하여 본 발명의 실시예에 따른 보코더(400)를 구비한 비트 오류율 시험 시스템(500)이 적용되는 이동 통신 교환 시스템을 설명한다.
도 4은 본 발명의 실시예에 따른 보코더(400)를 구비한 비트 오류율 시험 시스템(500)이 적용되는 이동 통신 교환 시스템을 나타낸 블록도이다.
본 발명의 실시예에 따른 보코더(400)를 구비한 비트 오류율 시험 시스템(500)이 적용되는 이동 통신 교환 시스템은 3세대망 정합을 위한 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 대상이 되는 ATM 패킷 피시험 디바이스(141)와, PSTN망 및 2세대망 정합을 위한 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 대상이 되는 PCM 피시험 디바이스(140)와, 상기 ATM 패킷 데이터 구간의 통화로 경로와 상기 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하는 비트 오류율 시험 시스템(500)을 포함하여 이루어진다.
여기서, 상기 ATM 패킷 피시험 디바이스(141)로는 타서브시스템 보코더 등이 될 수 있고, 상기 PCM 피시험 디바이스(140)로는 중계선 디바이스, 가입자 디바이스, 신호음 디바이스 등이 될 수 있는데, 해당 ATM 패킷 피시험 디바이스(141)와 PCM 피시험 디바이스(140)에 대한 비트 오류율 시험을 통해 ATM 패킷 데이터 구간 및 PCM 데이터 구간의 통화 품질을 측정하고 통화 품질 저하 요인이 되는 구간 및 디바이스를 검출할 수 있다.
상기 비트 오류율 시험 시스템(500)은 상기 ATM 패킷 데이터 구간의 ATM 패킷 데이터와 상기 PCM 데이터 구간의 PCM 패킷 데이터를 보코딩하고 시험용 ATM 패킷 패턴 데이터를 이용한 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 및 시험용 PCM 패턴 데이터를 이용한 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하는 다수의 보코더(400)와, 상기 보코더(400)로부터 전송받은 시험용 ATM 패킷 패턴 데이터를 송신선을 통해 미리 형성된 ATM 패킷 데이터 구간의 루프 경로에 따라 스위칭하여 상기 ATM 패킷 피시험 디바이스(141)로 전송하고 해당 ATM 패킷 피시험 디바이스(141)에서 루프백되어 되돌아오는 시험용 ATM 패킷 패턴 데이터를 수신선을 통해 수신받아 스위칭하여 상기 보코더(400)로 전송하는 ATM 스위치(131)와, 상기 보코더(400)로부터 전송받은 시험용 PCM 패턴 데이터를 송신선을 통해 미리 형성된 PCM 데이터 구간의 루프 경로에 따라 스위칭하여 상기 PCM 피시험 디바이스(140)로 전송하고 해당 PCM 피시험 디바이스(140)에서 루프백되어 되돌아오는 시험용 PCM 패턴 데이터를 수신선을 통해 수신받아 스위칭하여 상기 보코더(400)로 전송하는 타임 스위치(130)를 포함하여 이루어진다. 즉, 상기 보코더(400)은 보코딩 기능을 수행하면서 비트 오류율 시험 기능도 함께 수행한다.
그리고, 도 5를 참조하여 본 발명의 실시예에 따른 보코더(400)를 설명한다.
도 5는 도 4에 있어, 보코더(400)를 나타낸 블록도이다.
상기 보코더(400)는 특정 채널에 대한 보코딩 요구와 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구를 발생하고 해당 비트 오류율 시험 결과를 보고받는 메인 프로세서(200)로부터 특정 채널에 대한 보코딩 요구와 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구를 수신하여 특정 채널에 대한 보코딩과 특정 구간의 통화로 경로에 대한 비트 오류율 시험을 제어하고 해당 비트 오류율 시험 결과를 상기 메인 프로세서(200)로 보고하는 호스트(300)와, 상기 호스트(300)의 제어를 받아 특정 채널에서 ATM 패킷 데이터와 PCM 데이터에 대한 보코딩을 하고 상기 호스트(300)로부터 시험용 패턴 데이터 발생 명령을 받아 ATM 패킷 데이터 구간과 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율을 시험을 하고 해당 비트 오류율 시험 결과를 상기 호스트(300)에 보고하는 보코딩부(100)를 포함하여 이루어진다.
여기서, 상기 보코딩부(100)는 상기 호스트(300)에 의해 보코딩 시작 요구, 보코딩 종료 요구 및 시험용 패턴 데이터 발생 명령이 라이트되는 명령 필드와 해당 비트 오류율 시험 결과가 라이트되는 결과 필드로 이루어진 HD 코멘드 영역을 구비하는 다수의 공유 메모리부(700)와, 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 보코딩 시작 요구와 보코딩 종료 요구를 리드하여 ATM 패킷 데이터를 디코딩하고 PCM 데이터를 인코딩하며, 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드하여 ATM 패킷 데이터 구간과 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하고 해당 비트 오류율 시험 결과를 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 결과 필드에 라이트하는 다수의 DSP(600)을 포함하여 이루어진다. 여기서, 상기 보코딩부(100)는 16개의 DSP(600)를 가지고 있으며, 각 DSP(600)는 16개의 데이터 채널을 제어하고 있다.
그리고, 상기 DSP(600)는 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 보코딩 시작 요구를 리드하여 ATM 패킷 데이터 구간으로부터 ATM 패킷 데이터를 전송받아 디코딩하여 PCM 데이터로 변환시켜 PCM 데이터 구간으로 전송하고 PCM 데이터 구간으로부터 PCM 데이터를 전송받아 인코딩하여 ATM 패킷 데이터로 변환시켜 ATM 패킷 데이터 구간으로 전송하거나 상기 공유 메모리부(700)의 HD 코멘트 영역에 있는 명령 필드로부터 보코딩 종료 요구를 리드하여 ATM 패킷 데이터에 대한 디코딩과 PCM 데이터에 대한 인코딩을 종료하는 데이터 변환부(610)와, 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 시험용 패턴 테이터 발생 명령을 리드하여 시험용 ATM 패킷 패턴 데이터 또는 시험용 PCM 패턴 데이터를 발생하여 서브하이웨이의 송신선을 통해 전송하고 루프백되어 되돌아오는 시험용 ATM 패킷 패턴 데이터 또는 시험용 PCM 패턴 데이터를 수신선을 통해 수신받아 해당 수신한 시험용 ATM 패킷 패턴 데이터 또는 시험용 PCM 패턴 데이터를 상기 송신한 시험용 ATM 패킷 패턴 데이터 또는 시험용 PCM 패턴 데이터와 비교한 후 해당 특정 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 결과 필드에 라이트하는 시험부(620)를 포함하여 이루어진다. 여기서, 상기 데이터 변환부(610)에서 PCM 데이터를 인코딩하여 ATM 패킷 데이터로 변환할 때, 해당 ATM 패킷 데이터는 AMR 압축된 패킷 데이터를 말한다.
그리고, 상기 시험부(620)는 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드한 후 시험용 ATM 패킷 패턴 데이터를 발생하여 해당 시험용 ATM 패킷 패턴 데이터를 송신선을 통해 상기 ATM 스위치(131)로 전송하거나 시험용 PCM 패턴 데이터를 발생하여 해당 시험용 PCM 패턴 데이터를 송신선을 통해 상기 타임 스위치(130)로 전송하는 패턴 발생/송신부(621)와, 상기 ATM 패킷 피시험 디바이스(141)에서 루프백되어 되돌아온 시험용 ATM 패킷 패턴 데이터를 상기 ATM 스위치(131)로부터 수신선을 통해 수신하고 상기 PCM 피시험 디바이스(140)에서 루프백되어 되돌아온 시험용 PCM 패턴 데이터를 상기 타임 스위치(130)로부터 수신선을 통해 수신하여 해당 수신한 시험용 ATM 패킷 패턴 데이터 및 시험용 PCM 패턴 데이터와 상기 패턴 발생/송신부(621)로부터 전송받은 송신한 시험용 ATM 패킷 패턴 데이터 및 시험용 PCM 패턴 데이터에 대한 내용 및 데이터 유실 유무의 비교를 통해 ATM 패킷 데이터 구간 및 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율을 측정하여 해당 비트 오류율 시험 결과를 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 결과 필드에 라이트하는 패턴 수신/비교부(622)를 포함하여 이루어진다.
그리고, 상기 시험용 패턴 데이터는 프레임 구조를 가지고 있는데, 이하, 도 6을 참조하여 시험용 PCM 패턴 데이터의 프레임 구조와 시험용 ATM 패킷 패턴 데이터의 프레임 구조를 설명한다.
도 6a는 시험용 PCM 패턴 데이터의 프레임 구조를 나타낸 도면이고, 도 6b는 시험용 ATM 패킷 패턴 데이터의 프레임 구조를 나타낸 도면이다.
도 6a에 도시된 바와 같이, 상기 시험용 PCM 패턴 데이터의 프레임은 송신한 시험용 PCM 패턴 데이터와 수신한 시험용 PCM 패턴 데이터의 동기를 맞추기 위한 고유한 시험 ID값인 동기 데이터(Sync Data)와, 시험용 PCM 패턴 데이터가 점유할 시험 채널값인 채널 넘버(Channel Nummber)와, 실제 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위한 데이터값인 패턴 데이터(Pattern Data)를 포함하여 이루어진다. 여기서, 한 프레임은 160바이트로 구성되는데, 동기 데이터는 3바이트이고, 채널 넘버는 1바이트이고, 패턴 데이터는 156바이트이다.
그리고, 도 6b에 도시된 바와 같이, 상기 시험용 ATM 패킷 패턴 데이터의 프레임은 송신한 시험용 ATM 패킷 패턴 데이터와 수신한 시험용 ATM 패킷 패턴 데이터의 동기를 맞추기 위한 고유한 시험 ID값인 동기 데이터와, 시험용 ATM 패킷 패턴 데이터가 점유할 시험 채널값인 채널 넘버와, 실제 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위한 데이터값인 패턴 데이터를 포함하여 이루어진다. 여기서, 한 프레임은 32바이트로 구성되는데, 동기 데이터는 1바이트이고, 채널 넘버는 1바이트이고, 패턴 데이터는 32바이트이다.
이하, 도 7를 참조하여 본 발명의 실시예에 따른 보코더를 이용한 비트 오류율 시험 방법을 설명한다.
도 7은 본 발명의 실시예에 따른 보코더를 이용한 비트 오류율 시험 방법을 나타낸 순서도이다.
먼저, 메인 프로세서(200)는 비트 오류율 시험을 하고자하는 특정 구간의 통화로 경로를 설정하고 보코더(400) 자원 할당 및 피시험 디바이스(140, 141)까지의 루프를 형성시킨다(S901). 여기서, 상기 특정 구간은 PCM 데이터 구간 및 ATM 패킷 데이터 구간을 말하고, 상기 피시험 디바이스(140, 141)는 PCM 피시험 디바이스(140)와 ATM 패킷 피시험 디바이스(141)를 말한다. 설정된 구간은 실제 보코더(400)에서 발생된 시험용 패턴 데이터가 루프백되어 돌아오게 되는 루프를 형성하는 구간이 되는 것으로, 사전에 상기 메인 프로세서(200)가 실제 물리적인 트래픽이 경유해야 될 구간을 최초에 셋업하여 시험용 패턴 데이터가 발생되면 해당 경로를 타고 특정 디바이스 및 구간에서 루프백되어 비트 오류율 시험이 가능하도록 한다.
즉, 일단 구간이 설정되면 보코더(400) 자체에서 생성하는 시험용 패턴 데이터로, 루프가 형성되어 있는 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험과 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하게된다.
이때, 보코더(400) 자원은 일반 호처리 데이터에 의해 점유된 자원을 제외한 가용한 자원을 점유하게되고, 특별히 시험용 채널로 고정적으로 할당해서 사용을 하지 않기 때문에, 시스템 자원의 낭비를 막을 수 있다. 만일 모든 보코더(400) 채널이 모두 호처리 자원에 대해서 점유되어 있을 경우, 가용한 상태가 될 때까지 시험을 진행할 수 없다.
그리고, 상기 메인 프로세서(200)는 특정 채널에 대한 보코딩 요구 또는 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구를 발생하여 호스트(300)로 전송한다(S902).
이에, 상기 호스트(300)는 상기 메인 프로세서(200)로부터 수신한 요구가 특정 채널에 대한 보코딩 요구인지 아니면 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구인지를 판단한다(S903).
이때, 수신한 요구가 특정 채널에 대한 보코딩 요구인 경우, 상기 호스트(300)는 해당 특정 채널에 대한 보코딩 요구가 보코딩 시작 요구인지 아니면 보코딩 종료 요구인지를 판단하여 보코딩부(100)를 제어하고, 이에 따라 해당 보코딩부(100)는 특정 채널에 대한 보코딩을 시작 또는 종료한다(S904). 상기 보코딩부(100)에서 특정 채널에 대한 보코딩은 종래 기술과 동일하므로 이에 대한 설명은 생략한다.
반면에, 수신한 요구가 특정 구간에 대한 비트 오류율 시험 요구인 경우, 상기 호스트(300)는 시험용 패턴 데이터 발생 명령을 상기 보코딩부(100)의 공유 메모리부(700)에 있는 HD 코멘트 영역의 명령 필드에 라이트한다(S905). 여기서, 상기 호스트(300)는 상기 보코딩부(100)에 IPC(Inter-Processor Communication)를 통해 시험용 패턴 데이터 발생을 요구한다. 여기서, 보코더(400)가 다수이므로, 특정 보코더(400)에 장애가 발생한 경우, 리던던시 형태의 정상적인 보코더(400)를 이용하여 해당 비트 오류율 시험을 진행할 수 있게 된다.
즉, 보코더(400) 자원이 가용하다면 임의의 보코더 채널을 지정해서 비트 오류율 시험을 할 수 있을 뿐만 아니라, 특정 채널을 지정하지 않을 경우, 비트 오류율 시험 가능한 가용한 채널을 임의로 할당해서 선택적으로 비트 오류율 시험을 할 수 있다. 보코더(400)의 모든 자원은 비트 오류율 시험용으로 할당 가능하며, 기존에 점유되어 있는 자원만 아니라면 호처리 자원과 서로 충돌 없이 서로 나누어 사용 가능하다. 따라서 종래의 시험용 채널을 고정적으로 할당해서 사용하던 방법에 비해서 훨씬 효율적으로 자원을 관리할 수 있다.
이에, DSP(600)의 시험부(620)에 있는 패턴 발생/송신부(621)는 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드하여 해당 시험용 패턴 데이터 발생 명령이 PCM 데이터 구간의 통화로 경로에 대한 시험용 PCM 패턴 데이터 발생 명령인지 아니면 ATM 패킷 데이터 구간의 통화로 경로에 대한 시험용 ATM 패킷 패턴 데이터 발생 명령인지를 판단한다(S906). 여기서, 상기 HD 코멘드 영역에 있는 명령 필드는 20미리 초 인터럽트로 상기 패턴 발생/송신부(621)에 의해 리드된다. 그리고, 각 보코딩부(100)는 16개의 DSP(600)를 가지고 있고 각 DSP(600)는 16개의 데이터 채널을 가지고 있으므로, 특정 DSP(600)가 비정상적으로 동작한다 하더라도, 다른 DSP(600) 제어 하에 있는 데이터 채널을 이용해서 비트 오류율 시험을 할 수 있다.
이때, 상기 단계(S906) 판단 결과, 리드한 시험용 패턴 데이터 발생 명령이 PCM 데이터 구간의 통화로 경로에 대한 시험용 PCM 패턴 데이터 발생 명령인 경우, 상기 패턴 발생/송신부(621)는 시험용 PCM 패터 데이터를 발생하여 서브하이웨이의 송신선을 통해 타임 스위치(130)로 전송하고 패턴 수신/비교부(622)로도 전송한다(S907). 여기서, 상기 패턴 발생/송신부(621)는 일반 PCM 음성 채널의 전송 속도인 64Kbps로 시험용 PCM 패턴 데이터를 발생한다. 여기서, 해당 시험용 PCM 패턴 데이터는 도 6a에 도시된 바와 같은 프레임 구조를 가지며, 상기 패턴 발생/송신부(621)는 초당 50 프레임을 발생하고 초당 프레임 발생 개수만큼 시험용 PCM 패턴 데이터를 발생하여 전송한다.
이에 따라, 상기 타임 스위치(130)는 전송받은 시험용 PCM 패턴 데이터를 시험용 채널을 점유해서 미리 형성된 루프 경로에 따라 스위칭하여 PCM 피시험 디바이스(140)로 전송한다(S908).
이에, 상기 PCM 피시험 디바이스(140)는 전송받은 시험용 PCM 패턴 데이터를 루프백하여 상기 타임 스위치(130)로 전송한다(S909).
이에 따라, 상기 타임 스위치(130)는 전송받은 시험용 PCM 패턴 데이터를 스위칭하여 서브하이웨이의 수신선을 통해 상기 DSP(600)의 시험부(620)에 있는 패턴수신/비교부(622)로 전송한다(S910).
이에, 상기 패턴 수신/비교부(622)는 상기 타임 스위치(130)로부터 수신받은 수신한 시험용 PCM 패턴 데이터와 상기 패턴 발생/송신부(621)로부터 전송받은 송신한 시험용 PCM 패턴 데이터의 비교를 통해 내용 및 데이터 유실 유무를 판단하여 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 결과 필드에 라이트한다(911). 즉, 상기 패턴 수신/비교부(622)는 루프백되어 돌아오는 수신한 시험용 PCM 패턴 데이터에 대한 프레임의 동기 데이터 및 채널 넘버가 상기 패턴 발생/송신부(621)로부터 전송받은 송신한 시험용 PCM 패턴 데이터에 대한 프레임의 동기 데이터 및 채널 넘버와 일치할 경우, 수신한 시험용 PCM 패턴 데이터에 대한 프레임의 패턴 데이터와 송신한 시험용 PCM 패턴 데이터에 대한 프레임의 패턴 데이터의 일치여부를 확인하여 하나라도 불일치가 검출될 경우, 오류 데이터로 카운딩(Counting)한다.
반면에, 상기 단계(S906) 판단 결과, 리드한 시험용 패턴 데이터 발생 명령이 ATM 패킷 데이터 구간의 통화로 경로에 대한 시험용 ATM 패킷 패턴 데이터 발생 명령인 경우, 상기 팬턴 발생/송신부(621)는 시험용 ATM 패킷 패터 데이터를 발생하여 서브하이웨이의 송신선을 통해 ATM 스위치(131)로 전송하고 패턴 수신/비교부(622)로도 전송한다(S912). 여기서, 상기 패턴 발생/송신부(621)는 20밀리 초당 34바이트의 전송 속도로 시험용 ATM 패킷 패턴 데이터를 발생한다. 여기서, 해당 시험용 ATM 패킷 패턴 데이터는 도 6b에 도시된 바와 같은 프레임 구조를 가지며, 상기 패턴 발생/송신부(621)는 초당 50 프레임을 발생하고 초당 프레임 발생 개수만큼 시험용 ATM 패킷 패턴 데이터를 발생하여 전송한다.
이에 따라, 상기 ATM 스위치(131)는 전송받은 시험용 ATM 패킷 패턴 데이터를 시험용 채널을 점유해서 미리 형성된 루프 경로에 따라 스위칭하여 ATM 패킷 피시험 디바이스(141)로 전송한다(S913).
이에, 상기 ATM 패킷 피시험 디바이스(141)는 전송받은 시험용 ATM 패킷 패턴 데이터를 루프백하여 상기 ATM 스위치(131)로 전송한다(S914).
이에 따라, 상기 ATM 스위치(131)는 전송받은 시험용 ATM 패킷 패턴 데이터를 스위칭하여 서브하이웨이의 수신선을 통해 상기 DSP(600)의 시험부(620)에 있는 패턴 수신/비교부(622)로 전송한다(S915).
이에, 상기 패턴 수신/비교부(622)는 상기 ATM 스위치(131)로부터 수신받은 수신한 시험용 ATM 패킷 패턴 데이터와 상기 패턴 발생/송신부(621)로부터 전송받은 송신한 시험용 ATM 패킷 패턴 데이터의 비교를 통해 내용 및 데이터 유실 유무를 판단하여 해당 ATM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 공유 메모리부(700)의 HD 코멘드 영역에 있는 결과 필드에 라이트한다(916). 즉, 상기 패턴 수신/비교부(622)는 루프백되어 돌아오는 수신한 시험용 ATM 패킷 패턴 데이터에 대한 프레임의 동기 데이터 및 채널 넘버가 상기 패턴 발생/송신부(621)로부터 전송받은 송신한 시험용 ATM 패킷 패턴 데이터에 대한 프레임의 동기 데이터 및 채널 넘버와 일치할 경우, 수신한 시험용 ATM 패킷 패턴 데이터에 대한 프레임의 패턴 데이터와 송신한 시험용 ATM 패킷 패턴 데이터에 대한 프레임의 패턴 데이터의 일치여부를 확인하여 하나라도 불일치가 검출될 경우, 오류 데이터로 카운딩(Counting)한다.
그런 후, 상기 호스트(300)는 상기 보코딩부(100)의 공유 메모리부(700)에 있는 HD 코멘드 영역의 결과 필드로부터 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 리드하여 평가한 후, 해당 평가가 포함된 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 메인 프로세서(200)로 보고한다(S917). 즉, 상기 호스트(300)는 리드한 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과에서, 오류 데이터가 해당 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대해 미리 설정된 오류 기준치 이상인 경우에는 해당 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로를 불량으로 평가하고, 반면에 오류 데이터가 해당 해당 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대해 미리 설정된 오류 기준치 이하인 경우에는 해당 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로를 정상으로 평가한 후, 해당 평가가 포함된 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 메인 프로세서(200)로 보고한다.
이에 따라, 상기 메인 프로세서(200)는 상기 호스트(300)로부터 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 보고받아 해당 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 통화 품질과 통화 품질 저하 요인이 되는 구간 및 디바이스를 인식한다(S918).
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 PCM 데이터 구간과 ATM 패킷 데이터 구간이 혼용되어 있는 이동 통신 교환 시스템에서 보코더를 이용하여 PCM 데이터 구간 및 ATM 패킷 데이터 구간의 비트 오류율 시험을 제공함으로써, 이종망 정합 구간 경로 측정 및 성능 시험을 가능하게 하며, 해당 시험 결과를 토대로 시스템의 트래픽 전송 품질을 판단할 수 있다.
그리고, 본 발명은 리던던시 개념의 보코더를 이용함으로써, 특정 보코더가 비정상적인 경우에도 정상적인 보코더를 이용하여 해당 경로의 시험을 원활히 수행할 수 있다.
또한, 본 발명은 보코더 전체 채널을 시험용 채널 및 일반 호데이터 채널로 사용할 수 있도록 하여 시스템 자원의 낭비를 막을 수 있다.

Claims (9)

  1. 메인 프로세서로부터 보코딩 요구와 비트 오류율 시험 요구를 수신하여 특정 채널에 대한 보코딩과 특정 구간의 통화로 경로에 대한 비트 오류율 시험을 제어하는 호스트와;
    상기 호스트의 제어를 받아 특정 채널에서 ATM 패킷 데이터와 PCM 데이터에 대한 보코딩을 하고 ATM 패킷 데이터 구간과 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하여 해당 비트 오류율 시험 결과를 상기 호스트에 보고하는 보코딩부를 포함하여 이루어진 것을 특징으로 하는 보코더.
  2. 제 1항에 있어서,
    상기 보코딩부는,
    명령 필드와 결과 필드로 이루어진 HD 코멘드 영역을 구비하는 다수의 공유 메모리부와;
    상기 명령 필드를 리드하여 ATM 패킷 데이터를 디코딩하고 PCM 데이터를 인코딩하며 ATM 패킷 데이터 구간과 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하고 해당 비트 오류율 시험 결과를 상기 결과 필드에 라이트하는 다수의 DSP을 포함하여 이루어진 것을 특징으로 하는 보코더.
  3. 제 2항에 있어서,
    상기 DSP는,
    상기 명령 필드로부터 보코딩 시작 요구 또는 보코딩 종료 요구를 리드한 후, ATM 패킷 데이터를 디코딩하여 PCM 데이터로 변환시키고 PCM 데이터를 인코딩하여 ATM 패킷 데이터로 변환시키거나 ATM 패킷 데이터에 대한 디코딩과 PCM 데이터에 대한 인코딩을 종료하는 데이터 변환부와;
    상기 명령 필드로부터 시험용 패턴 테이터 발생 명령을 리드한 후, 시험용 패턴 패턴 데이터를 발생하여 전송하고 루프백되는 시험용 패턴 데이터를 수신받아 비교한 후, 해당 비트 오류율 시험 결과를 상기 결과 필드에 라이트하는 시험부를 포함하여 이루어진 것을 특징으로 하는 보코더.
  4. 제 3항에 있어서,
    상기 시험부는,
    상기 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드한 후 시험용 ATM 패킷 패턴 데이터를 발생하여 ATM 스위치로 전송하거나 시험용 PCM 패턴 데이터를 발생하여 타임 스위치로 전송하는 패턴 발생/송신부와;
    상기 ATM 패킷 피시험 디바이스 또는 PCM 피시험 디바이스로부터 루프백되는 시험용 ATM 패킷 패턴 데이터 또는 시험용 PCM 패턴 데이터를 수신하여 해당 수신한 시험용 패턴 테이터와 송신한 시험용 패턴 데이터의 비교를 통해 비트 오류율을 측정하여 해당 비트 오류율 시험 결과를 상기 결과 필드에 라이트하는 패턴 수신/비교부를 포함하여 이루어진 것을 특징으로 하는 보코더.
  5. 제 4항에 있어서,
    상기 시험용 PCM 패턴 데이터는,
    송신한 시험용 PCM 패턴 데이터와 수신한 시험용 PCM 패턴 데이터의 동기를 맞추기 위한 고유한 시험 ID값인 동기 데이터와, 시험용 PCM 패턴 데이터가 점유할 시험 채널값인 채널 넘버와, 실제 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위한 데이터값인 패턴 데이터를 포함하는 프레임을 갖는 것을 특징으로 하는 보코더.
  6. 제 4항에 있어서,
    상기 시험용 ATM 패킷 데이터는,
    송신한 시험용 ATM 패킷 패턴 데이터와 수신한 시험용 ATM 패킷 패턴 데이터의 동기를 맞추기 위한 고유한 시험 ID값인 동기 데이터와, 시험용 ATM 패킷 패턴 데이터가 점유할 시험 채널값인 채널 넘버와, 실제 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 위한 데이터값인 패턴 데이터를 포함하는 프레임을 갖는 것을 특징으로 하는 보코더.
  7. 특정 구간의 통화로 경로를 설정하고 보코더 자원 할당 및 피시험 디바이스까지의 루프를 형성시킨 후, 특정 채널에 대한 보코딩 요구 또는 특정 구간의 통화로 경로에 대한 비트 오류율 시험 요구를 발생하여 전송하는 과정과;
    수신한 요구가 보코딩 요구인지 아니면 통화로 경로에 대한 비트 오류율 시험 요구인지를 판단하여 특정 구간에 대한 비트 오류율 시험 요구인 경우, 시험용 패턴 데이터 발생 명령을 명령 필드에 라이트하는 과정과;
    상기 명령 필드로부터 시험용 패턴 데이터 발생 명령을 리드하여 해당 시험용 패턴 데이터 발생 명령이 시험용 PCM 패턴 데이터 발생 명령인지 아니면 시험용 ATM 패킷 패턴 데이터 발생 명령인지를 판단하는 과정과;
    시험용 PCM 패턴 데이터 또는 시험용 ATM 패킷 패턴 데이터를 발생하여 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험을 하고 결과 필드에 라이트하는 과정과;
    상기 결과 필드로부터 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 리드하여 평가한 후, 해당 평가가 포함된 PCM 데이터 구간 또는 ATM 패킷 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 보고하는 과정을 포함하여 이루어진 것을 특징으로 하는 보코더를 이용한 비트 오류율 시험 방법.
  8. 제 7항에 있어서,
    상기 비트 오류율 시험을 하고 결과 필드에 라이트하는 과정은,
    상기 리드한 시험용 패턴 데이터 발생 명령이 시험용 PCM 패턴 데이터 발생 명령인 경우, 시험용 PCM 패터 데이터를 발생하여 타임 스위치로 송신하고 패턴 수신/비교부로도 전송하는 단계와;
    상기 시험용 PCM 패턴 데이터를 루프 경로에 따라 스위칭하여 PCM 피시험 디바이스로 전송하고 루프백되는 시험용 PCM 패턴 데이터를 상기 타임 스위치를 통해 수신받는 단계와;
    상기 타임 스위치로부터 수신받은 수신한 시험용 PCM 패턴 데이터와 상기 패턴 발생/송신부로부터 전송받은 송신한 시험용 PCM 패턴 데이터의 비교를 통해 내용 및 데이터 유실 유무를 판단하여 해당 PCM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 결과 필드에 라이트하는 단계를 포함하여 이루어진 것을 특징으로 하는 보코더를 이용한 비트 오류율 시험 방법.
  9. 제 7항에 있어서,
    상기 비트 오류율 시험을 하고 결과 필드에 라이트하는 과정은,
    상기 리드한 시험용 패턴 데이터 발생 명령이 시험용 ATM 패킷 패턴 데이터발생 명령인 경우, 시험용 ATM 패킷 패터 데이터를 발생하여 ATM 스위치로 송신하고 패턴 수신/비교부로도 전송하는 단계와;
    상기 시험용 ATM 패킷 패턴 데이터를 루프 경로에 따라 스위칭하여 ATM 패킷 피시험 디바이스로 전송하고 루프백되는 시험용 ATM 패킷 패턴 데이터를 상기 ATM 스위치를 통해 수신받는 단계와;
    상기 ATM 스위치로부터 수신받은 수신한 시험용 ATM 패킷 패턴 데이터와 상기 패턴 발생/송신부로부터 전송받은 송신한 시험용 ATM 패킷 패턴 데이터의 비교를 통해 내용 및 데이터 유실 유무를 판단하여 해당 ATM 데이터 구간의 통화로 경로에 대한 비트 오류율 시험 결과를 상기 결과 필드에 라이트하는 단계를 포함하여 이루어진 것을 특징으로 하는 보코더를 이용한 비트 오류율 시험 방법.
KR10-2002-0024210A 2002-05-02 2002-05-02 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법 KR100440055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024210A KR100440055B1 (ko) 2002-05-02 2002-05-02 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024210A KR100440055B1 (ko) 2002-05-02 2002-05-02 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법

Publications (2)

Publication Number Publication Date
KR20030085908A KR20030085908A (ko) 2003-11-07
KR100440055B1 true KR100440055B1 (ko) 2004-07-14

Family

ID=32381279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024210A KR100440055B1 (ko) 2002-05-02 2002-05-02 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법

Country Status (1)

Country Link
KR (1) KR100440055B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798856B1 (ko) * 2006-02-16 2008-01-29 에스케이 텔레콤주식회사 비트 스트림을 이용하여 이동통신망의 불량 회선을검출하는 시스템 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037152A (ko) * 1997-10-17 1999-05-25 이데이 노부유끼 부호화 방법 및 장치 및 복호화 방법 및 장치
KR20000002012A (ko) * 1998-06-16 2000-01-15 김영환 이동통신 시스템의 호 처리 자원 진단방법
KR20000061097A (ko) * 1999-03-23 2000-10-16 김영환 이동통신 시스템에서의 자가진단 기능을 추가로 구비한 ｖｓｉａ장치 및 그 제어방법
KR20000076730A (ko) * 1999-02-26 2000-12-26 루센트 테크놀러지스 인크 다중 모드 보코더들에 관한 연결된 에러 코드 보호
KR100322019B1 (ko) * 1999-02-10 2002-02-04 윤종용 부호분할 다중접속 단말기의 전송률 검출 방법
KR20030015788A (ko) * 2001-08-17 2003-02-25 엘지전자 주식회사 브이오디에스엘 게이트웨이의 전송 에러 통지 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037152A (ko) * 1997-10-17 1999-05-25 이데이 노부유끼 부호화 방법 및 장치 및 복호화 방법 및 장치
KR20000002012A (ko) * 1998-06-16 2000-01-15 김영환 이동통신 시스템의 호 처리 자원 진단방법
KR100322019B1 (ko) * 1999-02-10 2002-02-04 윤종용 부호분할 다중접속 단말기의 전송률 검출 방법
KR20000076730A (ko) * 1999-02-26 2000-12-26 루센트 테크놀러지스 인크 다중 모드 보코더들에 관한 연결된 에러 코드 보호
KR20000061097A (ko) * 1999-03-23 2000-10-16 김영환 이동통신 시스템에서의 자가진단 기능을 추가로 구비한 ｖｓｉａ장치 및 그 제어방법
KR20030015788A (ko) * 2001-08-17 2003-02-25 엘지전자 주식회사 브이오디에스엘 게이트웨이의 전송 에러 통지 방법

Also Published As

Publication number Publication date
KR20030085908A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
US5297142A (en) Data transfer method and apparatus for communication between a peripheral and a master
RU2107991C1 (ru) Устройство передачи данных для радиотелефонного блока связи и способ передачи дискретизированных аналоговых сообщений и сообщений цифровой информации в радиотелефонном блоке
US20030212550A1 (en) Method, apparatus, and system for improving speech quality of voice-over-packets (VOP) systems
US7127399B2 (en) Voice processing method and voice processing device
EP3675398B1 (en) Check code processing method, electronic device, and storage medium
CZ322697A3 (cs) Způsob přenosu signálů hovorové frekvence v mobilním telefonním systému
JPS59501086A (ja) 分布制御システムの通信構成
KR100440055B1 (ko) 보코더 및 그 보코더를 이용한 비트 오류율 시험 방법
US4333175A (en) Telephone system using pulse code modulated subscriber lines
US4354264A (en) Digital ring control system for digital multiplexer
JP3947876B2 (ja) Ｐｃｍ符号を用いたデータ伝送システムおよび方法
GB2120044A (en) Auto adjustment of transmission parameters
US7440446B2 (en) Voice over packet system using a plurality of digital signal processors and speech processing method therein
JPH0865327A (ja) トークンリングに接続される通信ネットワーク
KR100428861B1 (ko) 기지국/제어국 서브 시스템의 음성 서비스 시험 장치 및그 방법
US6128289A (en) Voice coding method at a code division multiple access base station
KR100485684B1 (ko) 대용량 시스템의 ｒ２ 시그널링을 위한 디지털 신호프로세서의인터페이스 장치
JPH0613972A (ja) 移動局装置
JP3624858B2 (ja) 音声処理装置とその制御方法
KR100469413B1 (ko) 음성 부호화기를 이용한 통화선로 점검 장치 및 방법
KR0147508B1 (ko) 개선된 타임스위치/리이크 인터페이스장치
KR100358380B1 (ko) 교환시스템의 상대국 신호방식 인터페이스 장치
KR19990017963U (ko) 내부처리통신 경로 테스트 장치 및 그 방법
KR100214015B1 (ko) 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법
KR20000056461A (ko) 비트 패턴을 이용한 보코더 및 시스템 경로 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee