KR100439049B1

KR100439049B1 - 반도체 메모리의 논리주소 변환장치

Info

Publication number: KR100439049B1
Application number: KR10-2002-0035616A
Authority: KR
Inventors: 정종배
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-06-25
Filing date: 2002-06-25
Publication date: 2004-07-05
Also published as: KR20040000699A

Abstract

본 발명은 반도체 메모리의 논리주소 변환장치에 관한 것으로, 반도체 메모리를 테스트한 결과에 따라 플래인 주소를 변경시키는 논리주소 변환장치에 있어서, 입력신호를 반전시켜주는 제1 인버터; 제1 인버터의 출력측에 연결되어 상기 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제1 퓨즈; 제1 인버터의 입력측과 제1 퓨즈의 출력측에 연결되어 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제2 퓨즈를 구비하고, 논리주소 변환장치는 플래인을 선택하는 신호를 디코딩하는 플래인 주소 디코더의 입력측에 연결되는 것을 특징으로 한다. 따라서, 플래인 주소 디코더에 논리주소 변환장치를 접속하여 플래시 메모리를 테스트한 결과에 따라 플래인 주소를 변경하여 주므로, 테스트한 플래인의 첫번째 블록에 에러가 발생하였더라도 이를 에러가 없는 다른 플래인의 첫번째 블록으로 대체시켜주어 결국 플래시 메모리 칩 전체를 살릴 수 있는 효과가 있다.

Description

반도체 메모리의 논리주소 변환장치{Logical address changer of semiconductor memory device}

본 발명은 플래시 메모리의 논리 주소 변환에 관한 것으로서, 특히 플래인주소 디코더(plane address decoder)에 주소변환기(address changer)를 접속하여 플래인 주소 디코더에 입력되는 논리주소를 변경시켜주는 반도체 메모리의 논리주소 변환장치에 관한 것이다.

플래시 메모리는 지속적으로 전원이 공급되는 비휘발성 메모리로서, 정보를 블록 단위로 지울 수 있고 다시 프로그램 할 수도 있는 메모리이다. 이러한 플래시 메모리는 이이피롬(EEPROM)을 변형한 것 중 하나인데, 바이트 레벨(byte level)에서 정보를 삭제하거나 기록할 수 있는 이이피롬과는 달리 블록단위로 정보를 삭제하거나 기록하기 때문에 실행 속도가 빠른 장점을 갖는다.

도 1은 종래의 512M 플래시 메모리에 대한 메모리 주소도(memory map)를 보여준다. 512M의 메모리는 4개의 플래인(plane)으로 구성되며, 각 플래인은 1024개의 블럭(block)으로 구성된다. 플래인에서 각각의 블럭을 지정하는 블럭 주소는 동일하며 단지 플래인의 선택여부에 따라 선택된 플래인의 하나의 블럭이 선택되는 것이다.

보통 512M에서는 주소값 A[0:7] 인 0번 부터 7번 까지는 칼럼 주소(column address)로 사용되고, A[9:13] 인 9번 부터 13번 까지는 페이지 주소(page address)로 사용된다. 또한 주소값 A[14:15] 인 14번과 15번은 플래인 주소(plane address)로 사용되고, A[16:25] 인 16번 부터 25번 까지는 블럭 주소(block address)로 사용된다. 따라서 14번 및 15번이 플래인을 가리키는 주소가 되는데, 표 1을 참조하여 설명한다.

A[15]	A[14]	Plane
0	0	0
0	1	1
1	0	2
1	1	3

플래인을 선택하는 주소인 A[14:15] 가 디지털 값 [00] 이면 Plane[0] 이 선택된다. 그리고 플래인을 선택하는 주소가 디지털 값 [01], [10], [11] 이면 각각 Plane[1], Plane[2], Plane[3] 이 선택된다.

도 2는 종래 기술에 의한 플래인 주소 디코더를 설명하기 위한 도면이다. 플래인을 선택하는 값을 가진 신호인 A[14:15] 가 플래인 주소 디코더(20)에 입력되면 4개의 플래인 중 하나가 선택된다.

이러한 플래인 주소 디코더를 논리 게이트를 이용하여 구현한 도면이 도 3이다. 도 3은 복수개의 낸드 게이트(NAND Gate, 302~308)와 인버터(inverter, 310~320)들로 이루어진다. 만일, 플래인을 선택하는 신호인 A[14:15]로 [00]이 입력되면 제1 인버터(310)와 제2 인버터(312)의 출력은 [1]이 된다. 따라서, 제1 낸드 게이트(302)로는 [11]이 입력되어 출력은 [0]이 되고, 제3 인버터(314)는 [1]이 출력된다. 그러나 제2 낸드 게이트(304), 제3 낸드 게이트(306) 및 제4 낸드 게이트(308)의 출력은 모두 [1]이 되고, 따라서 제4 인버터(316), 제5 인버터(318), 제6 인버터(320)의 출력은 모두 [0]이 된다. 그러므로 A[14:15]의 입력이 [00]이면 Plane[0]이 선택되는 것이다.

그런데, 최근에 컴퓨터 등의 시스템 환경은 고품질 및 높은 신뢰성의 제품을 요구하므로 플래시 메모리를 제조하여 판매하기 위해서는 불량품을 선별하고 신뢰성을 유지할 수 있도록 성능을 테스트하는 과정이 필요하다. 그러므로, 플래시 메모리를 테스트 한 결과 블록 주소가 [00]인 첫번째 블록이 배드 블록(bad block)인 경우 이 칩은 불량 처리된다. 따라서, 단지 이러한 첫번째 블록 만 불량이고 다른 블록은 불량이 적어서 전체적으로 기준에 명시된 경우 보다 불량률이 적은 경우에도 전체 칩을 불량 처리하는 것은 비효율적이다.

본 발명이 이루고자 하는 기술적 과제는, 플래인 주소 디코더에 입력되는 플래인 주소값을 플래시 메모리의 블록을 테스트한 결과에 따라 변환하여, 플래시 메모리의 첫번째 메모리 블록에 에러가 발생하였더라도 이를 다른 플래인 주소로 변환하여 줌으로써 플래시 메모리 칩을 살릴 수 있는 반도체 메모리의 논리주소 변환장치를 제공하는데 있다.

도 1은 종래의 512M 플래시 메모리에 대한 메모리 주소도이다.

도 2는 종래 기술에 의한 플래인 주소 디코더를 설명하기 위한 도면이다.

도 3은 종래 기술에 의한 플래인 주소 디코더를 논리 게이트를 이용하여 구현한 도면이다.

도 4는 본 발명에 의한 논리주소 변환장치와 플래인 주소 디코더의 블록도이다.

도 5는 본 발명에 의한 논리주소 변환장치의 구성을 설명하기 위한 도면이다.

도 6(a)~ 도 6(d)는 본 발명에 의한 논리주소 변환장치의 동작을 설명하기 위한 도면이다.

상기 과제를 이루기 위해, 본 발명에 의한 반도체 메모리의 논리주소 변환장치는 반도체 메모리를 테스트한 결과에 따라 플래인 주소를 변경시키는 논리주소 변환장치에 있어서, 입력신호를 반전시켜주는 제1 인버터; 제1 인버터의 출력측에 연결되어 상기 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제1 퓨즈; 제1 인버터의 입력측과 제1 퓨즈의 출력측에 연결되어 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제2 퓨즈를 구비하고, 논리주소 변환장치는 플래인을 선택하는 신호를 디코딩하는 플래인 주소 디코더의 입력측에 연결되는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게설명하기로 한다. 그러나, 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.

도 4는 본 발명에 의한 논리주소 변환장치와 플래인 주소 디코더의 블록도이다. 논리주소 변환장치(40)는 플래인 주소 디코더(42)의 입력측에 연결되어 있다. 플래인 주소 신호인 A[14:15] 가 논리주소 변환장치(40)로 입력되면, 논리주소 변환장치는 플래시 메모리의 테스트 결과에 따라 플래인 주소를 변환한다. 논리주소 변환장치에서 변환되어진 주소 신호인 A_in[14:15] 는 플래인 주소 디코더(42)에 입력되고, 이러한 입력 신호에 따라 플래인이 선택된다. 따라서, 초기에 입력되는 플래인 주소 신호에 대하여 하나의 고정된 플래인이 선택되는 것이 아니라 논리주소 변환장치의 내부 상태에 따라 바뀔 수 있다.

이하, 본 발명에 의한 반도체 메모리의 논리주소 변환장치의 구성에 대하여 상세하게 설명한다.

도 5는 본 발명에 의한 논리주소 변환장치의 구성을 설명하기 위한 도면으로서, 제1 인버터(50), 제2 인버터(52), 제1 퓨즈 내지 제4 퓨즈(54~60)로 구성된다. 플래인 주소값 A[14] 는 제1 인버터(50)로 입력되고, 제1 인버터의 출력은 제2 퓨즈(56)와 연결된다. 또한 제1 퓨즈(54)는 제1 인버터(50) 및 제2 퓨즈(56)와 병렬로 연결되어 있다. 그리고, 플래인 주소값 A[15] 는 제2 인버터(52)로 입력되고, 제2 인버터의 출력은 제4 퓨즈(60)와 연결된다. 제3 퓨즈(58)는 제2 인버터(52) 및제4 퓨즈(60)와 병렬로 연결되어 있다.

플래인 주소값 A[14] 가 외부에서 입력되면 플래시 메모리의 블럭을 테스트한 결과에 따라 제1 퓨즈(54) 및 제2 퓨즈(56) 중 하나를 선택하여 끊어줄 수 있다. 따라서 외부에서 주어진 플래인 주소값에 대해 내부적으로 주소를 바꿀 수 있다. 즉, 플래인 주소값 A[14] 가 [0] 일 때, 제2 퓨즈(56)가 끊어진 상태라면 플래인 주소 디코더(42)로 입력되는 플래인 주소값 A_in[14] 는 그대로 [0] 이 된다. 그러나 제1 퓨즈(54)가 끊어진 상태라면 A_in[14] 는 [1] 이 된다.

이하, 본 발명에 의한 반도체 메모리의 논리주소 변환장치에 의해 플래인 주소가 변환되는 동작을 상세하게 설명한다.

도 6(a)를 참조하면, 제2 퓨즈(56)와 제4 퓨즈(60)가 끊어져 있다. 이 경우에는 플래인 주소값 A[14] 와 A[15] 가 그대로 A_in[14] 와 A_in[15] 로 입력되므로 플래인 주소는 변경되지 않는다. 즉, 표 2를 참조하여 설명하면, 플래인을 선택하는 주소인 A[15:14] 가 그대로 A_in[15:14] 가 되고, 이것이 플래인 주소 디코더(42)로 입력되면 각각의 값에 따라 플래인이 선택된다. 이것은 원래 Plane[0]의 첫번째 블록이 배드 블록이 아니어서 플래인 주소를 바꿀 필요가 없을 때 제2 퓨즈(56)와 제4 퓨즈(60)를 끊어주는 경우이다.

A[15:14]	A_in[15:14]	Plane
00	00	0
01	01	1
10	10	2
11	11	3

그 다음, 도 6(b)를 참조하면, 제1 퓨즈(54)와 제4 퓨즈(60)가 끊어져 있다. 따라서 플래인 주소값 A[14]는 제1 인버터(50)를 통하여 그 값이 반전되어 A_in[14] 로 입력된다. 그러나, 플래인 주소값 A[15] 는 그대로 A_in[15] 로 입력된다. 이러한 경우를 표 3을 참조하여 설명하면, 플래인을 선택하는 주소인 A[15:14] 가 [00] 인 경우에 A_in[15:14] 는 [01] 이 되어 플래인이 [0]에서 [1]로 변경된다. 그리고, A[15:14] 가 [01] 인 경우에는 A_in[15:14] 는 [00] 이 되어 플래인이 [1]에서 [0]으로 변경된다. 즉, 원래 Plane[0] 의 첫번째 블록이 배드 블록이고, 다른 Plane[1] 의 첫번째 블록이 배드 블록이 아닌 경우에는 제1 퓨즈(54)와 제4 퓨즈(60)를 끊어줌으로서 Plane[0] 의 주소를 변경하여 줄 수 있다.

A[15:14]	A_in[15:14]	Plane
00	01	1
01	00	0
10	11	3
11	10	2

다음으로, 도 6(c)를 참조하여 설명한다. 도 6(c)에서는 제2 퓨즈(56)와 제3 퓨즈(58)가 끊어져 있다. 따라서, 플래인 주소값 A[14] 는 그대로 A_in[14] 가 되나,A[15] 는 제2 인버터(52)를 거쳐서 값이 반전되어 A_in[15] 가 된다. 그러므로 표 4를 참조하면, A[15:14] 가 [00] 인 경우에는 A_in[15:14] 는 [10] 이 되어 원래 Plane[0] 이 Plane[2] 으로 변환된다. 이 경우는 Plane[0] 의 첫번째 블록이 배드 블록이고 다른 Plane[2] 가 배드 블록이 아니어서 제2 퓨즈(56)와 제3 퓨즈(58)를 끊어줌으로서 플래인 주소를 [0]에서 [2]로 변경할 수 있다.

A[15:14]	A_in[15:14]	Plane
00	10	2
01	11	3
10	00	0
11	01	1

마지막 경우인 도 6(d)를 참조하여 설명하면, 제1 퓨즈(54)와 제3 퓨즈(58)가 끊어져 있다. 따라서, 플래인 주소값 A[14] 및 A[15] 는 제1 인버터(50) 및 제2 인버터(52)를 거쳐서 모두 값이 반전되어 A_in[14] 및 A_in[15] 가 된다. 결국 표 5를 참조하면, A[15:14] 가 [00] 인 경우 A_in[15:14] 는 [11] 이 되어 원래의 선택된 Plane[0] 이 Plane[3] 으로 변경된다. 이 경우는 원래의 Plane[0] 의 첫번째 블록이 배드 블록이고, 다른 Plane[3] 의 첫번째 블록이 배드 블록이 아니어서 입력된 A[15:14] 가 [00] 이지만 실제로는 Plane[3] 이 선택되도록 변경된다.

A[15:14]	A_in[15:14]	Plane
00	11	3
01	10	2
10	01	1
11	00	0

이상에서 설명한 바와 같이, 본 발명에 의한 반도체 메모리의 논리주소 변환장치는, 플래인 주소 디코더에 논리주소 변환장치를 접속하여 플래시 메모리를 테스트한 결과에 따라 플래인 주소를 변경하여 주므로, 테스트한 플래인의 첫번째 블록에 에러가 발생하였더라도 이를 에러가 없는 다른 플래인의 첫번째 블록으로 대체시켜주어 결국 플래시 메모리 칩 전체를 살릴 수 있는 효과가 있다.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims

반도체 메모리를 테스트한 결과에 따라 플래인 주소를 변경시키는 논리주소 변환장치에 있어서,

입력신호를 반전시켜주는 제1 인버터;

상기 제1 인버터의 출력측에 연결되어 상기 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제1 퓨즈;

상기 제1 인버터의 입력측과 상기 제1 퓨즈의 출력측에 연결되어 상기 메모리를 테스트한 결과에 따라 입력신호를 차단하는 제2 퓨즈를 구비하고,

상기 논리주소 변환장치는 플래인을 선택하는 신호를 디코딩하는 플래인 주소 디코더의 입력측에 연결되는 것을 특징으로 하는 반도체 메모리의 논리주소 변환장치.
제1 항에 있어서, 상기 논리주소 변환장치는

상기 입력신호의 갯수에 따라 적어도 하나 이상을 구비하는 것을 특징으로 하는 반도체 메모리의 논리주소 변환장치.