KR100431203B1 - 이더넷 허브 보드를 이용한 아이피시 이중화방법 - Google Patents

이더넷 허브 보드를 이용한 아이피시 이중화방법 Download PDF

Info

Publication number
KR100431203B1
KR100431203B1 KR10-2002-0024963A KR20020024963A KR100431203B1 KR 100431203 B1 KR100431203 B1 KR 100431203B1 KR 20020024963 A KR20020024963 A KR 20020024963A KR 100431203 B1 KR100431203 B1 KR 100431203B1
Authority
KR
South Korea
Prior art keywords
board
ethernet hub
ethernet
state
hub board
Prior art date
Application number
KR10-2002-0024963A
Other languages
English (en)
Other versions
KR20030086787A (ko
Inventor
박완기
정연쾌
Original Assignee
주식회사 케이티
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티, 한국전자통신연구원 filed Critical 주식회사 케이티
Priority to KR10-2002-0024963A priority Critical patent/KR100431203B1/ko
Publication of KR20030086787A publication Critical patent/KR20030086787A/ko
Application granted granted Critical
Publication of KR100431203B1 publication Critical patent/KR100431203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명의 이더넷 허브 보드를 이용한 아이피시 이중화방법은, 프로세서를 갖는 여러 개의 보드들로 구성된 시스템에서 이더넷 허브 보드를 이중으로 사용하여 시스템 보드의 프로세서간 통신(IPC) 채널을 이중화함으로써 프로세서간 통신 채널을 위한 독립된 경로를 확보하고 통신 채널의 안정성을 추구하는 이더넷 허브 보드를 이용한 아이피 이중화방법에 관한 것이다. 이를 위하여 본 발명은, 각각 프로세서를 포함하는 복수개의 보드들로 구성된 시스템에서 이더넷 허브 보드를 이용한 아이피시 이중화방법에 있어서, 이더넷 프로토콜을 이용하는 이더넷 허브 보드를 상호 독립적으로 이중화로 구성하고 상기 각각의 이더넷 허브 보드에 상기 복수개의 프로세서 보드를 각각 연결하여 상기 이중화된 이더넷 허브 보드 중 액티브 상태인 이더넷 허브 보드를 통해 프로세서간 통신(IPC) 채널을 구성하는 이더넷 허브 보드를 이용한 아이피시 이중화방법을 제공한다.

Description

이더넷 허브 보드를 이용한 아이피시 이중화방법{IPC Dual Redundancy Scheme using Ethernet HUB board}
본 발명은 이더넷 허브 보드를 이용한 아이피시 이중화방법에 관한 것으로서 보다 상세하게는, 프로세서를 갖는 여러 개의 보드들로 구성된 시스템에서 이더넷 허브 보드를 이중으로 사용하여 시스템 보드의 프로세서간 통신(IPC) 채널을 이중화함으로써 프로세서간 통신 채널을 위한 독립된 경로를 확보하고 통신 채널의 안정성을 추구하는 이더넷 허브 보드를 이용한 아이피 이중화방법에 관한 것이다.
ATM 교환기는 내부에 다수개의 독립된 프로세서를 갖는 보드들로 구성되어 있고, UNI를 통하여 물리적으로 연결되며, 영구가상채널(PVC)을 사용하여 통신채널이 구성되고, 스위치 링크로 연결되어 ATM 셀로 서로간에 통신을 수행하며, 그 위로 프로세서간 통신(Inter-Processor Communication;이하, IPC라 함) 메시지가 전달된다.
종래의 ATM 교환기는 ATM 채널을 시스템에 사용하는 프로세서간 통신 채널로 데이터 채널인 ATM 통신방식을 공유하여 사용함으로써 데이터 경로와 프로세서간 통신 경로가 통합되어 데이터 경로에 문제가 발생할 경우 데이터 경로 뿐 아니라안정성을 유지해야 하는 프로세서간 통신 경로에도 영향을 미치게 되어 문제가 되었고 특히, 상기 데이터 경로가 단절되는 경우에 지속적이고 안정적인 통신 경로 확보가 요구되는 아이피시(IPC) 경로까지 단절되는 상황이 발생되는 문제가 있었다.
이러한 문제점을 개선하기 위하여 이더넷 허브 보드를 이용하여 아이피시를 할 경우에도 종래의 시스템들은 단중화로 아이피시 경로를 구성하고 이를 운용함으로써 단중화로 구성된 아이피시 보드에 결함(Fail)이 발생하면 전체 시스템이 동작 불능 상태에 빠지게 되는 문제를 유발시켰다.
한편, IPC 링크의 이중화에 대한 일예로서, 대한민국 특허출원 제1999-47016호에는 교환기 시스템에서 모국과 자국의 프로세서 보드인 E1링크 보드가 IPC를 할 경우 IPC 링크 보드를 이중화하는 제어회로가 개시되어 있다. 상기 이중화 제어회로는 액티브 상태의 이중화 상태 감시 제어부가 링크 상태를 감지하여 액티브 IPC 포트를 선택하여 포트 선택부가 시스템간 IPC 이중화 역할을 하도록 함으로써, 링크 이중화 및 액티브/스탠바이 링크 보드의 상대방 링크의 운용감시를 통해 비 정상적인 이중화 절체시에도 안정적인 상태를 유지하도록 하여 모국과 자국간 IPC 링크의 안정성과 신뢰성을 갖도록 하는 것이었다.
상기 선행특허를 비롯하여 종래의 시스템들에서는 데이터 경로와 프로세서 통신경로를 분리, 독립하여 사용하지 않음으로 인해 데이터 경로의 문제 발생시 프로세서간 통신 경로의 안정성을 저해하는 문제를 근본적으로 해결하지는 못했다.
본 발명은 상기한 문제를 해결하기 위하여, 이더넷 허브 보드를 별도로 사용하여 프로세서간 통신 채널을 위한 독립된 경로를 확보하고 상기 이더넷 허브 보드를 이중으로 사용함으로써 프로세서간 통신 채널을 안정하게 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 이더넷 허브 보드를 이용한 아이피시(IPC) 이중화 구조도이다.
도 2는 본 발명에 따른 아이피시 이중화를 위한 이더넷 허브 보드의 구성도이다.
도 3은 본 발명에 따른 이더넷 허브 보드간의 이중화 상태 천이도이다.
도 4는 본 발명에 따른 이더넷 허브 보드를 이용한 아이피시 이중화과정을 보이는 흐름도이다.
도 5는 본 발명에 따른 이더넷 허브 보드간 이중화 절체과정을 보이는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 이더넷 허브 보드 A 110 : 이더넷 허브 보드 B
120 : 프로세서 보드 A 130 : 프로세서 보드 B
200 : IPC 이중화 제어부 210 : 메모리(DRAM)
220 : 이더넷 스위치 칩 230 : 트랜시버
300 : IPC 이중화 제어부의 체크상태
310 : IPC 이중화 제어부의 링크체크상태
320 : IPC 이중화 제어부의 액티브상태
330 : IPC 이중화 제어부의 기타상태
340 : IPC 이중화 제어부의 스탠바이상태
상기 목적을 달성하기 위하여 본 발명은, 각각 프로세서를 포함하는 복수개의 보드들로 구성된 시스템에서 이더넷 허브 보드를 이용한 아이피시 이중화방법에 있어서,
이더넷 프로토콜을 이용하는 이더넷 허브 보드를 상호 독립적으로 이중화로 구성하고 상기 각각의 이더넷 허브 보드에 상기 복수개의 프로세서 보드를 각각 연결하여 상기 이중화된 이더넷 허브 보드 중 액티브 상태인 이더넷 허브 보드를 통해 프로세서간 통신(IPC) 채널을 구성하는 것을 특징으로 한다.
본 발명은 이더넷 허브 보드를 이중화하여 프로세서간 통신 채널인 IPC를 이중화하는 방법을 제공한다. 특히, 이더넷 허브 보드를 사용하여 ACE64 MPLS 시스템의 인터넷 프로토콜 제어 프로세서와 인터넷 프로토콜 포워딩 엔진 프로세서간의 프로세서간 통신을 가능하게 하고, 데이터 경로와 프로세서간 통신 경로를 분리 독립하여 사용함으로써 데이터 경로에 문제가 발생할 경우에도 프로세서간 통신 경로의 안정성을 확보하고, 이더넷 허브 보드를 이중으로 사용함으로써 프로세서간 통신 채널의 안정성을 더욱 확보할 수 있다. 또한, 간단하게 이더넷 허브 보드에 대한 이중화 제어를 이더넷 허브 보드내의 프로그램 가능한 논리 소자를 이용하여 구현하여 구성을 간단하게 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명에 따른 이더넷 허브 보드를 이용한 아이피시(IPC) 이중화 구조도의 일실시예를 도시한 것이다. 도 1에 도시된 바와 같이, 프로세서 보드 A(120)에서 만들어져 다른 프로세서 보드 B(130) 또는 보드 C(140)로 전달하고자 하는 아이피시 메시지는 이더넷 프레임으로 만들어진다. 이와 같이 만들어진 상기 프레임은 이더넷 프로토콜의 동작에 따라 이더넷 허브 보드 A(100)와 이더넷 허브 보드 B(110) 중 액티브(Active) 상태인 이더넷 허브 보드를 거쳐 프로세서 보드 B 또는 보드 C로 전달된다. 반대로, 프로세서 보드 B(130)에서 만들어져 프로세서 보드 A(120)로 전달하고자 하는 아이피시 메시지는 이더넷 프레임으로 만들어진다. 이와 같이 만들어진 상기 이더넷 프레임은 이더넷 프로토콜의 동작에 따라 상기 이더넷 허브 보드 A(100)와 상기 이더넷 허브 보드 B(110) 중 액티브 상태인 이더넷 허브 보드를 거쳐 프로세서 보드 A(120)로 전달된다. 이로써, 상기 아이피시 통신채널을 이중화하여 메시지를 전송하게 된다.
상기 두 개의 프로세서간 통신 보드인 이더넷 허브 보드A(100) 및 B(110)는 각각 고유한 보드 아이디(BD_ID)를 가지고 있다. 또한, 상기 두 이더넷 허브 보드는 신호라인(180)을 통하여 보드 탈장신호(IBDOFF, OBDOFF), 보드 고장신호(IFAIL,OFAIL) 및 동작 상태신호(IST, OST)를 서로 송수신하며 이를 통하여 상호 상태를 감시하게 된다. 여기서, 상기 이더넷 허브 보드 A(100)와 상기 이더넷 허브 보드 B(110) 중 하나가 액티브(active)상태이면 다른 하나는 스탠바이(standby)상태로 절체된다. 이는 상호간의 통신에 의해 어느 하나의 이더넷 허브 보드가 다른 상대편 이더넷 허브 보드의 상태를 확인하여 상기 상대편 이더넷 허브 보드와는 다른 상태로 절체되는 것이다. 상기 절체과정은 하기 도 2에서 설명하는 상기 이더넷 허브 보드 내의 제어부에 의해 실현된다.
한편, 도 1에 도시된 바와 같이, 상기 각각의 프로세서 보드(120,130,140)는 상기 아이피시 보드인 두 개의 이더넷 허브 보드(100,110)와 각각 이더넷 버스(150,160,170)를 통해 동시에 연결되어 있다. 상기 이더넷 버스(150,160,170)의 경우, 액티브 상태인 이더넷 허브 보드에서 출력되는 출력신호는 상기 이더넷 허브 보드의 입출력 신호에 따라 정상적인 신호로 해당 이더넷 버스를 구동한다. 그러나, 스탠바이(Standby) 상태인 다른 이더넷 허브 보드로부터 출력되는 출력신호는 오픈 컬렉터(Open-Collector) 상태의 신호로 오픈 상태인 하이 임피던스(High Impedance) 상태가 되어 상기 액티브 상태의 아이피시 보드와 공유하는 이더넷 버스에 영향을 주지 않는다.
도 2는 본 발명에 따른 아이피시 이중화를 위한 이더넷 허브 보드의 구성도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 이더넷 허브 보드(100 또는 110)는 4 개의 통신 포트(230)를 갖는 이더넷 스위치 칩(220) 3개, 상기 각 이더넷 스위치 칩(220)에 연결된 메모리(DRAM;210), 상기 이더넷 허브 보드의 본 발명에 따른 전체 동작을 제어하는 제어부(200)로 구성된다. 상기 각각의 이더넷 스위치 칩(220)은 상호 PCI 버스로 연결된다. 상기 각 이더넷 스위치 칩(220) 및 트랜시버(230)들은 제어부(200)에 의한 제어로 동작한다. 이 때, 해당 이더넷 허브 보드가 이중화 상태에서 스탠바이 상태로 동작할 경우에는 상기 이더넷 허브 보드를 리셋 상태로 동작하게 하여 이더넷 버스에 연결되는 트랜시버(230)의 출력 핀들을 이더넷 버스를 구동하지 않는 오픈 상태인 하이 임피던스(High Impedance) 상태가 되게 하여 액티브 상태의 아이피시 보드와 공유하는 이더넷 버스에 영향이 없도록 한다.
도 3은 본 발명에 따른 이더넷 허브 보드간의 이중화 상태 천이도이다. 본 발명에 따른 이더넷 허브 보드는 모두 독립적인 상태를 가지는데 도 3에서와 같이 이더뎃 허브 보드의 상태 천이도에 따라 아이피시 이중화가 구현된다. 도 3에 도시된 바와 같이 아이피시 이중화를 위한 이더넷 허브 보드의 상태 천이도는 체크(chk)상태(300), 링크체크(link_chk)상태(310), 액티브(active)상태(320), 기타(other)상태(330) 및 스탠바이(standby)상태(340)의 5가지 상태가 있으며, 상기 각 상태에서 각 입력조건이 들어오면 새로운 상태로 천이되어 동작하게 된다. 상기 동작에 따라 액티브상태(320)에 있는 보드가 아이피시 용 이더넷 허브 보드로서 동작한다. 여기서, 상기와 같은 이중화된 이더넷 허브 보드의 동작 제어는 도 2에서 설명한 제어부(200)에 프로그램 된다.
상기 아이피시 용 이더넷 허브 보드 중 액티브 상태가 아닌 이더넷 허브 보드는 리셋 상태로 들어가 트랜시버의 출력이 오픈 컬렉터 상태가 되도록 한다.
도 3을 참조하여 이를 보다 상세하게 설명한다. 이더넷 허브 보드에 전원이 인가되면(350) 먼저 체크상태(300)로 들어간다. 상기 체크상태(300)에서는 자기자신의 보드 및 상대방 보드에 따라 링크체크상태(310), 액티브상태(320) 또는 스탠바이상태(340)로 천이된다.
먼저, 상기 체크상태(300)에서 상대방 이더넷 허브 보드를 감시하여 상기 상대방 이더넷 허브 보드가 액티브 상태가 아닌 스탠바이 상태이면(ist=standby), 자신은 링크 점검 상태인 링크체크상태(310)로 들어간다(351). 상기 체크상태(300)에서 상대방 이더넷 허브 보드가 액티브상태이면(ist=active), 자신은 스탠바이상태(340)로 들어간다(352). 만약, 상기 체크상태(300)에서 상대방 보드가 없는 상태인 IBD_OFF이면 자신이 곧바로 액티브상태(320)로 들어간다(353).
상기 링크체크상태(310)에서 리셋(reset) 신호가 입력되면 체크상태(300)로 들어가고(354), 상기 링크체크상태(310)에서 상대방 보드가 없는 상태인 IBD_OFF 신호가 입력되면 액티브상태(320)로 들어가며(355), 상기 링크체크상태(310)에서 자신의 링크가 정상이고 상대방의 보드가 고장이면 액티브상태(320)로 들어간다(356). 또한, 상기 링크체크상태(310)에서 자신의 보드 식별 값이 0 이면 액티브상태(320)로 들어가고(357), 상기 링크체크상태(310)에서 자신의 보드 식별 값이 1 이면 스탠바이상태(320)로 들어간다(358).
상기 액티브상태(320)에서 보드가 리셋(reset)되면 체크상태(300)로 들어간다(359).
한편, 상기 스탠바이상태(340)에서 보드가 리셋되면 상기 체크상태(300)로 들어가고(360) 상기 스탠바이상태(340)에서 상대방 보드가 없는 상태인 IBD_OFF 신호가 들어오면 액티브상태(320)로 들어가며(361), 상기 스탠바이상태(340)에서 상대방 보드가 고장인 신호인 ifail 신호가 입력되면, 자신의 링크 상태를 검사하는 링크체크상태(310)로 들어간다(362). 또한, 상기 스탠바이상태(340)에서 상대방 보드가 스탠바이 상태이면(ist=standby) 자신의 링크 상태를 검사하는 링크체크 상태(310)로 들어간다(363).
위의 상태가 아닌 다른 상태인 기타(other)상태(330)에서 상대방 보드가 스탠바이상태이면, 점검 상태인 체크상태(300)로 들어가고(364), 상기 기타상태(330)에서 보드가 리셋되어도 상기 체크상태(300)로 들어간다(365).
도 4는 본 발명에 따른 이더넷 허브 보드를 이용한 아이피시 이중화 과정을 보이는 흐름도이다. 도 4를 참조하여 이를 보다 상세하게 설명하면, 먼저 임의의 프로세서 보드 A(120)에서 다른 임의의 프로세서 보드 B(130)로 전달하고자 하는 아이피시(IPC) 메시지를 이더넷 프레임으로 생성한다(S401). 이어, 상기 생성된 이더넷 프레임을 프로토콜의 동작에 따라 액티브 상태인 이더넷 허브 보드로 전송하기 위하여 임의의 이더넷 허브 보드 A(100)가 액티브 상태인지 판단한다(S402). 상기 단계(S402)에서의 판단결과 상기 이더넷 허브 보드 A(100)의 상태가 액티브 상태이면 상기 생성된 이더넷 프레임을 액티브 상태인 상기 이더넷 허브 보드 A(100)로 전송하고(S404) 이어 목적지인 상기 프로세서 보드 B(130)로 상기 이더넷 프레임을 전송한다(S405). 이로써 프로세서 보드 A(120)와 B(130)간의 통신 채널이 연결되어 아이피시 메시지가 전달된다.
그러나, 상기 단계(S402)에서의 판단결과 상기 이더넷 허브 보드 A(100)의 상태가 액티브 상태가 아니면 액티브 상태인 다른 이더넷 허브 보드 B(110)로 상기 생성된 이더넷 프레임을 전송하고(S403) 이어 목적지인 상기 프로세서 보드 B(130)로 상기 이더넷 프레임을 전송한다(S405).
도 5는 본 발명에 따른 이더넷 허브 보드간 이중화 절체과정을 보이는 도면이다. 본 발명에 따른 이더넷 허브 보드는 이중화를 위하여 자신의 상태는 물론 상대방 보드의 상태를 상호 감시한다. 이는 상술한 제어부에 의해 구현되며 나아가 두 보드(100,110)의 상호 통신에 의해 감지된다. 즉, 어느 하나의 이더넷 허브 보드에서 상대방 이더넷 허브 보드의 장애를 감지하는 경우 또는 자신의 상태를 감지하는 경우에 상기 이더넷 허브 보드의 상태 절체가 일어난다.
도 5(a) 및 도 5(b)를 참조하여 이를 보다 설명한다. 초기에 이더넷 허브 보드 A(100)가 액티브 상태이고 상대방 보드인 이더넷 허브 보드 B(110)가 스탠바이 상태라고 가정한다(500). 먼저 도 5(a)를 참조하면, 상술한 바와 같이 두 개의 이더넷 허브 보드 A(100) 및 B(110)는 상호 감시한다. 이때, 상기 이더넷 허브 보드 A(100)가 다운되거나 통신 연결 불량 등의 보드 장애가 발생한 경우 이더넷 허브 보드 B(110)에서 이더넷 허브 보드 A(100)를 감지하고(501), 상기 이더넷 허브 보드 B(110)는 액티브 상태로 절체되어(503) 서비스를 지속하며, 반대로 액티브 상태였던 상기 이더넷 허브 보드 A(100)는 상기 이더넷 허브 보드 B(110)의 액티브 상태를 감지하고 재시동 또는 장애 수정 후 스탠바이 상태로 절체된다(502).
도 5(b)와 같이, 상기 이더넷 허브 보드 A(100)에서 자신의 상태 감시를 통하여 서비스 장애가 발생하거나 정상동작이 불가능 등의 장애가 발생한 경우(504) 이 때도 상기 이더넷 허브 보드 B(110)는 액티브 상태로 절체되어(505) 서비스를 지속하며, 액티브 상태였던 상기 이더넷 허브 보드 A(100)는 재시동을 하거나, 서비스 장애를 수정한 후에 스탠바이 상태로 된다(506).
여기서, 상기 이더넷 허브 보드는 사용자에 의하여 수동으로 액티브상태 또는 스탠바이상태로 천이될 수도 있다.
본 발명의 상세한 설명 및 도면에는 ACE64 ATM 교환기에 한정하여 인터넷 프로토콜 제어 프로세서와 인터넷 프로토콜 포워딩 엔진 프로세서간의 프로세서간 통신 채널 구성 및 프로세서간 통신 채널의 이중화방법이 개시되어 있지만, 본 발명의 프로세서간 통신 채널 이중화는 응용되는 분야별로 다양하게 제작될 수 있다. 상기와 같은 특정 분야는 단지 본 발명의 설명하기 위한 바람직한 일례로서 본 발명의 권리범위를 한정하는 것은 아니다. 따라서, 본 발명의 권리의 범위는 상기한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 청구범위에 의해 결정되어야만 할 것이다.
상기한 바와 같이, 본 발명에 따른 이더넷 허브 보드를 이용한 아이피시 이중화방법에서는 프로세서간 통신인 아이피시에 이더넷 허브 보드를 이용함으로써 고속의 프로세서 통신이 이루어질 수 있고, 이더넷 프로토콜을 사용함으로써 구성이 간단하고 이중화 제어 로직을 통해 아이피시 이중화를 효율적으로 할 수 있다. 또한 이중화로 아이피시를 구성함으로써 안정적인 프로세서간의 통신 채널을 보장할 수 있다.

Claims (7)

  1. 각각 프로세서를 포함하는 복수개의 보드들로 구성된 시스템에서 이더넷 허브 보드를 이용한 아이피시 이중화방법에 있어서,
    이더넷 프로토콜을 이용하는 이더넷 허브 보드를 상호 독립적으로 이중화로 구성하고 상기 각각의 이더넷 허브 보드에 상기 복수개의 프로세서 보드를 각각 연결하여 상기 이중화된 이더넷 허브 보드 중 액티브 상태인 이더넷 허브 보드를 통해 프로세서간 통신(IPC) 채널을 구성하는 것을 특징으로 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법.
  2. 제 1항에 있어서, 상기 이중화된 이더넷 허브 보드는,
    보드 탈장신호(IBDOFF,OBDOFF), 보드 고장신호(IFAIL,OFAIL) 및 동작 상태신호(IST,OST)를 상대방 이더넷 허브 보드로 송신하고 상기 상대방 이더넷 허브 보드로부터 고장 및 상태 신호를 감지하여 액티브상태 또는 스탠바이상태로 천이하는 것을 특징으로 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 이더넷 허브 보드는,
    하나가 액티브 상태가 되면 다른 하나는 스탠바이 상태가 되어 임의의 시각에는 액티브 상태의 이더넷 허브 보드를 통해 아이피시 채널이 동작하는 것을 특징으로 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법.
  4. 제 1항에 있어서,
    상기 프로세서 보드에서 다른 프로세서 보드로 전달할 아이피시 메시지를 이더넷 프레임으로 만들어 상기 이더넷 프로토콜의 동작에 따라 상기 액티브 상태인 이더넷 허브 보드를 통해 상기 다른 프로세서 보드로 전달하여 아이피시 채널을 동작하도록 하는 것을 특징으로 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법.
  5. 제 1항에 있어서, 상기 이중화된 이더넷 허브 보드는,
    시스템이 시작되면 시스템 체크 상태에서 상대방 보드가 없는 상태인 경우 자신은 곧바로 액티브 상태로 천이되고 상기 상대방 보드가 액티브 상태이면 자신은 스탠바이 상태로 천이되며, 상기 상대방 보드가 스탠바이 상태이면 자신은 링크 점검 상태로 천이된 후 액티브 상태로 천이되는 것을 특징으로 하는 이더넷 허브 보드를 이용한 아이피시 이중화방법.
  6. 제 1항 또는 제 5항에 있어서, 상기 이중화된 이더넷 허브 보드는,
    이중화 감시채널을 통하여 스탠바이 상태의 이더넷 허브 보드에서 액티브 상태의 이더넷 허브 보드의 보드 장애를 감지하면, 상기 스탠바이 상태의 이더넷 허브 보드가 액티브 상태로 천이하고 상기 액티브 상태였던 이더넷 허브 보드는 상기 장애를 수정한 후 액티브 상태로 천이하는 것을 특징으로 하는 이더넷 허브 보드를이용한 아이피시 이중화방법.
  7. 제 1항 또는 제 5항에 있어서, 상기 이중화된 이더넷 허브 보드는,
    액티브 상태의 이더넷 허브 보드에서 자신의 보드 장애를 감지하면 스탠바이 상태의 이더넷 허브 보드는 액티브 상태로 천이하고 상기 액티브 상태의 이더넷 허브 보드는 상기 보드 장애를 수정한 후 스탠바이 상태로 천이하는 것을 이더넷 허브 보드를 이용한 아이피시 이중화방법.
KR10-2002-0024963A 2002-05-07 2002-05-07 이더넷 허브 보드를 이용한 아이피시 이중화방법 KR100431203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024963A KR100431203B1 (ko) 2002-05-07 2002-05-07 이더넷 허브 보드를 이용한 아이피시 이중화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024963A KR100431203B1 (ko) 2002-05-07 2002-05-07 이더넷 허브 보드를 이용한 아이피시 이중화방법

Publications (2)

Publication Number Publication Date
KR20030086787A KR20030086787A (ko) 2003-11-12
KR100431203B1 true KR100431203B1 (ko) 2004-05-12

Family

ID=32381793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024963A KR100431203B1 (ko) 2002-05-07 2002-05-07 이더넷 허브 보드를 이용한 아이피시 이중화방법

Country Status (1)

Country Link
KR (1) KR100431203B1 (ko)

Also Published As

Publication number Publication date
KR20030086787A (ko) 2003-11-12

Similar Documents

Publication Publication Date Title
JP5021037B2 (ja) マスタ／スレーブ構造を有する通信システム
CA2631023C (en) Lightweight node based network redundancy solution leveraging rapid spanning tree protocol (rstp)
US7813264B2 (en) High capacity router having redundant components
EP2290878B1 (en) Fault-tolerant ethernet network
US20070067462A1 (en) Information processing apparatus, communication load decentralizing method, and communication system
US9384102B2 (en) Redundant, fault-tolerant management fabric for multipartition servers
CN115576187A (zh) 一种多重冗余设计plc控制系统及系统控制方法
JP3908596B2 (ja) コールサーバおよびそのポート切替え方法
KR100431203B1 (ko) 이더넷 허브 보드를 이용한 아이피시 이중화방법
US20050060394A1 (en) Programmable delay, transparent switching multi-port interface line card
US7210069B2 (en) Failure recovery in a multiprocessor configuration
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
KR100460115B1 (ko) 아이피씨 링크 이중화 제어 장치
KR20010059202A (ko) 미러형 및 이중화 라우터 장치
GB2449178A (en) Dynamic switching to a redundant bridge by a node using bridge protoccol data unit (BPDU) messages and the rapid spanning tree protocol (RSTP)
KR20040020727A (ko) 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치
KR100296403B1 (ko) 통신시스템에서이중화구현방법
KR0152229B1 (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
KR960003784B1 (ko) 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
KR100456461B1 (ko) 네트워크계층 및 전송계층 프로토콜 이중화를 위한 패킷전달방법
US7590717B1 (en) Single IP address for redundant shelf processors
JP2004159205A (ja) サーバのネットワーク接続システム、方法およびバックプレーン
KR19990058032A (ko) 에이티엠 교환기의 셀 경로 이중화장치 및 방법
KR930002775B1 (ko) 공통선 신호망 신호중계 시스템에서의 레벨 3유니트와 레벨 3-3 연결망 유니트의 병합구조
KR100521136B1 (ko) 릴레이 포트를 이용한 이더넷 스위치의 이중화 경로 제공장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee