KR100430572B1 - 이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치 - Google Patents

이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치 Download PDF

Info

Publication number
KR100430572B1
KR100430572B1 KR10-2001-7004102A KR20017004102A KR100430572B1 KR 100430572 B1 KR100430572 B1 KR 100430572B1 KR 20017004102 A KR20017004102 A KR 20017004102A KR 100430572 B1 KR100430572 B1 KR 100430572B1
Authority
KR
South Korea
Prior art keywords
column
defective
memory
address
image
Prior art date
Application number
KR10-2001-7004102A
Other languages
English (en)
Other versions
KR20010083882A (ko
Inventor
이보 코렌
헤리베르트 가이브
울리히 라마체르
슈트파네 키름셀
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010083882A publication Critical patent/KR20010083882A/ko
Application granted granted Critical
Publication of KR100430572B1 publication Critical patent/KR100430572B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Image Input (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 결함있는 이미지 센서 픽셀의 경우에 인접한 픽셀의 신호로부터 인터폴레이션에 의해 전환 스위치를 사용하여 출력 신호를 대체시키는 것을 가능하게 하는 방법 및 장치에 관한 것이며, 이로 인해 결함있는 센서 픽셀은 매우 효율적으로 RAM 메모리에 저장된다. 결함 픽셀은 픽셀 라인에 의해 어드레싱되는 포인터 메모리를 사용하여 저장되며, 포인터는 차례로 결함 컬럼 메모리를 어드레싱한다. 전환 스위치를 제어하기 위해 결함 컬럼 메모리로부터 결함 컬럼은 결함있는 신호와 관련된 이미지 컬럼 어드레스와 비교된다.

Description

이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치{METHOD AND DEVICE FOR CORRECTING DEFECTIVE PIXELS OF AN IMAGE SENSOR}
이 경우, 이미지 센서는 특히, 예를 들어 TV 해상도에 대한 720×576 픽셀처럼 큰 수의 픽셀을 포함하는 CMOS 이미지 센서를 의미하는 것으로 이해된다. 기술 및 생산의 지시에 따라, 모든 픽셀 구조는 이러한 경우 모든 칩 중에서 작은 비율로 충분히 기능적이다. 대부분의 칩에서, 복수의 결함있는 픽셀들은 기록된 이미지에서 보여질 수 있는데, 상기 픽셀들은 연속적으로 화이트 또는 블랙이거나 인접한 픽셀과 비교하여 상이한 그레이 스케일 값 전달 특성을 가진다. 통상적인 공간 결함 분배는 상호 관련되지 않으며 결함 빈도는 수천의 영역에 존재한다. 디지털 비디오 데이터 스트림에서, 결함있는 픽셀에 인접한 픽셀의 그레이 스케일 값의 선형 인터폴레이션에 의해 그러한 결점을 마스킹 아웃하는 것은 간단하다. 각 픽셀에 대해, 예로써, 산술적 의미는 앞선 픽셀 및 계속되는 픽셀의 값으로부터 형성된다. 이미지에서 픽셀의 위치에 의존하여, 예를 들어 현재 전송된 픽셀이 올바른지 또는 결함있는지를 나타내는 결함 신호를 발생시키는 것이 필요하다. 이러한 신호는 예를 들어, 출력을 통해 올바른 값 또는 삽입된 값으로 스위칭하는 멀티플렉서를 제어한다.
예를 들어 TV 해상도에 대해 404 kbit가 저장되어야 하므로 비트 패턴으로서 결함 패턴의 간단한 저장은 매우 고비용이다. 대략 0.1%의 낮은 결함 빈도에도 불구하고, 이 경우 소위 두개의 연속된 결함 사이의 거리인 실행 길이 코딩은 결함의 순서가 각각의 서브이미지의 크기 및 위치에 의존하므로 적당하지 않다. 추가의 메모리 저장 방법은 라인 및 열의 수의 형태로 결함있는 어드레스를 저장하는 것이다. 그러나, 마지막에 언급된 두 방법에 대해 관련한 메모리는 서브이미지의 판독에 대해 요구되며, 이 메모리는 비교할 수 있는 종래의 랜덤 액세스 메모리 보다 훨씬 더 복잡하다.
본 발명은 이미지 센서의 결함있는 픽셀이 결함 메모리에 저장되고 결함있는 픽셀의 출력 신호가 인접한 픽셀로부터 인터폴레이션(interpolation)에 의해 대체되는 방법 및 장치에 관한 것이다.
도 1은 결함 메모리 장치로 결함있는 픽셀을 수정하기 위한 장치의 통상적인 블록도이다.
도 2는 도 1의 결함 메모리 장치에서 메모리 어드레싱을 도시한 도면이다.
도 3은 본 발명에 따른 방법을 설명하기 위한 블록도이다.
도 4는 본 발명에 따른 장치의 실시예이다.
본 발명은 이미지 센서의 결함이 최소의 메모리를 필요로하면서 종래의 RAM을 기초로 저장될 수 있는 방법 및 장치를 규정하는 것을 목적으로 한다.
상기 목적은 상기 방법에 관한 청구항 제1항의 특성에 의해 그리고 상기 장치에 관한 청구항 제4항의 특성에 의해 달성된다. 모든 추가의 청구항은 본 발명에 따른 방법 및 장치의 개량에 관련한다.
단지 두개의 종래의 RAM 및 작은 수의 추가 요소가 본 발명의 경우 필요하다. 이 경우, 제 1 램덤 액세스 메모리에서 메모리 셀의 번호는 이미지 라인 어드레스에 대응하며, 제 2 랜덤 액세스 메모리는 예를 들어, 대략 1000 메모리 위치만을 필요로한다.
본 발명은 이하에서 도면을 참조한 실시예를 통해 보다 상세하게 설명된다.
도 1은 이미지 센서의 결함있는 픽셀의 수정을 설명하기 위한 블록도로서, 인터폴레이션 장치(INTER), 전환 스위치(MUX) 및 현재 결함있는 메모리 장치(DS)를 설명하기 위한 블록도이다. 결함있는 메모리 장치(DS)에는 이미지 라인 어드레스 (Line) 및 이미지 컬럼 어드레스 (Column)이 제공되며, 이들에 의존하여 결함 신호(Defect)를 초래하며, 이는 전환 스위치(MUX)를 구동시킨다. 만일 결함이 없으면, 다시 말해 신호 Defect가 영이면, 입력 이미지 데이터(Input)은 출력 이미지 데이터(Output)으로서 바로 스위칭된다. 다른 경우, 만일 Line 및 Column에 의해 어드레싱된 이미지 센서의 위치에서 결함이 있으면, 다시 말해 신호 Defect가 1이면, 인접한 픽셀의 입력 이미지 데이터(Input)은 선형적으로 인터폴레이트되며 출력 픽셀 데이터에 대한 출력으로 전환 스위치에 의해 스위칭된다.
도 1의 결함 메모리 장치(DS)는 두개의 랜덤 액세스 메모리(RAM1 및 RAM2)를 포함하며, 이는 도 2에 도시된다. 이 경우, 제 1 랜덤 액세스 메모리(RAM1)는 포인터 메모리로서 작용하며 이미지 라인 어드레스(Line)에 의해 직접 어드레싱된다. 포인터 메모리의 메모리 셀들은 결함 컬럼 메모리로 작용하는 제 2 랜덤 액세스 메모리에서 셀을 어드레싱하는 포인터(Ptr)를 포함한다. 상이한 어드레싱 상황이 결함 컬럼 메모리의 어드레싱 동안 발생하며, 세가지 경우가 특히 강조된다. 첫 번째 경우, 포인터 중 하나는 시작 어드레스를 갖는 셀을 가리키며, 여기에 결함 컬럼 번호(56)가 저장된다. 각각의 결함 컬럼 번호에 추가로, 각각의 연속 비트(incEn)가 결함 컬럼 메모리에 저장되며, 이 비트는 이미지 라인 어드레스 (Line)에 추가의 결함 컬럼이 여전히 남아 있는지를 나타낸다. 추가의 결함 컬럼은 직접적으로 시작 어드레스(SA)를 가진 셀을 따르고, 이미지 라인 어드레스 (Line)의 마지막 결함 컬럼은 관련된 연속 비트가 영인 사실에 의해 식별되며 상기 라인에 남아 있는 결함 칼럼이 존재하는 경우에는 1이다. 시작 어드레스(SA)로 어드레싱된 셀은 이 경우 결함 컬럼 번호(56)를 포함하며, 결함 컬럼 번호(285)를 갖는 셀은 이를 따르며, 그후 셀은 최종 어드레스(LA)에 의해 어드레싱되며 결함 컬럼 번호(539)를 가지는 셀이 이를 따르는데, 이것은 번호가 전체적으로 오름 순서로 저장되는 것을 나타낸다. 여기서 나타난 제 2 경우는 복수의 결함 픽셀들이 컬럼에 존재하는 경우이다. 이 경우, 복수의 포인터(Ptr)는 결함 컬럼 메모리에서 하나 및 동일한 셀(M)을 가리키며, 이 경우 예를 들어 결함 컬럼 번호(147) 및 당연히 영인 연속 비트를 포함한다. 복수의 라인들이 동일한 컬럼에서 결함을 갖는 경우, 복수의 포인터는 결함 컬럼 메모리에서 동일한 엔트리를 가리킬 수 있으며, 그 결과 저장될 수 있는 최대 결함 수는 결함 컬럼 메모리에서 워드의 수를 초과할 것이다. 마지막 경우, 결함이 없는 이미지 라인과 관련된 모든 포인터(Ptr)는 예를 들어 결함 컬럼 메모리의 마지막 셀(END)을 공동으로 가리킨다.
도 3은 본 발명에 따른 방법을 설명하기 위해 블록도의 형태로 보다 상세하게 결함 메모리 장치(DS)를 나타낸다. 이미지 라인 어드레스(Line)은 다시 한 번 메모리(RAM1)를 어드레싱하며, 이의 판독 데이터는 어드레스 어드벤싱 유닛(AWS)으로 전달되며, 이 안에서 포인터(Ptr)는 결함 컬럼 메모리(RAM2)에 대한 어드레스의 형태로 형성된다. 지연 요소(T)는 단지 일시적으로 어드레스 어드벤싱 유닛(AWS)의 입력 및 출력의 결합을 제거하는 작용을 한다. 실제로 결함 컬럼 메모리에서 다음 라인은 유닛(AWS)에서 계산되며, 도 2와 관련하여 보다 상세하게 설명된 세 경우는 구별되며, 직접 어드레스 전환, 어드레스의 증가 또는 앞선 어드레스의 보류가 초래된다. 모든 프레임이 이미지 센서에 의해 감지된 경우, 이미지 컬럼 어드레스(Column)은 비교 장치(E)에서 메모리(RAM2)로부터 판독된 결함 컬럼 번호와 동일한지를 체크하며, 동일한 경우, 결함 신호(Defect)가 초래된다. 연속 신호(inc)는 결함 신호와의 논리곱(ANDing)에 의해 관련된 연속 비트(incEn)로부터 형성되며, 연속 신호는 어드레스 어드벤싱 유닛으로 하여금 결함 컬럼 메모리의 라인 어드레스를 증가시키게 한다.이미지 센서의 서브이미지가 판독되는 경우, 소정의 이미지 윈도우의 왼쪽에 대해 하나 이상의 결함이 있을 수 있다. 이어 대응하는 엔트리가 스킵되어야 한다. 예로써, 만일 서브이미지가 컬럼 번호(100)로 시작할 경우, 도 2의 예에서 메모리(RAM2)의 어드레스(SA)에서 결함 컬럼 엔트리(56)는 이미지 센서와 결함 메모리 사이의 어드레스 할당이 다시 올바르게 초래되도록 스킵되어야한다. 이를 위해, 이미지 컬럼 어드레스(Column)는 비교기(L)에서 메모리(RAM2)로부터 결함 컬럼 번호와 비교되며, 만일 결함 컬럼 번호가 컬럼 어드레스보다 작은 경우, 어드레스 어드벤싱 유닛에서 AWS 증가는 결함 컬럼 번호가 이미지 센서의 서브이미지 내에 놓일 때가지 신호(inc)에 의해 트리거링된다. 이 경우, 비교기(L)의 출력 신호는 OR 회로(O)에서 결함 신호(Defect)와 논리적으로 결합되며, 라인에서 그리고 또한 서브이미지에서 추가의 결함(incEN=1)이 있을 것이므로, OR회로의 출력회로는 차례로 신호(inc)를 생성하기 위해 AND 게이트(A)를 사용하여 연속 비트(incEN)와 결합된다.
도 4는 본 발명에 따른 장치의 구체적인 실현의 예를 나타낸다. 이 경우, 포인터 메모리(RAM1)는 1024 9-비트 워드를 가지며 결함 컬럼 메모리(RAM2)는 512 11-비트 워드를 갖는다. 메모리(RMA1)는 10 비트의 폭을 가진 이미지 라인 어드레스에 의해 어드레싱 되며, 멀티플렉서(MUX1) 및 레지스터(D1)를 통해 결함 메모리(RAM2)로 어드레스로서 공급되는 9비트 폭을 가진 포인터(Ptr)를 초래한다. 결함 컬럼 메모리의 출력에서, 11비트 폭을 가진 출력 신호는 추가의 레지스터(D2)에 공급되며, 11비트는 10 비트 폭 및 연속 비트(icnEn)를 가진 결함 컬럼 번호를 포함한다. 결함 컬럼 번호는 등가 회로(E)에서의 이미지 컬럼 어드레스와 비교되며 결함 신호(Defect)가 초래된다. 결함 신호는 1-비트 레지스터를 통해 공급되며, 이는 내부 라인 어드벤싱 신호(nextLine)에 의해 리세트될 수 있으며, AND 회로(A)의 입력에 대한 인버터(I)는 연속된 비트(incEN)가 제공되는 추가의 입력을 갖는다. 더욱이, 컬럼 번호 또는 이미지 컬럼 어드레스는 비교기 회로(L)에서 결함 컬럼 번호와 비교되며, 결함 컬럼 번호(DefCol)는 이미지 컬럼 어드레스(Column) 보다 더 작은지의 여부를 확인한다. 비교기 회로(L)는 AND 회로(A)의 추가의 입력에 연결되며, 이는 일부분에 대해 연속 신호(inc)를 형성한다. 이러한 연속 신호는 내부 신호와 논리합되어 제 1 레지스터(D1)의 Enable 입력으로 제공된다. 멀티플렉서(MUX1)는 9비트 폭을 가진 영 입력을 가지며, 이는 증가하는 회로(inc)에 의해 발생된 증가하는 포인터 신호(Ptr)를 수신한다. 멀티플렉서(MUX1)의 전환은 내부 라인 신호(nextLine)에 의해 초래된다. 이러한 회로는 디지털 단일-칩 카메라의 결함 수정 유닛으로 사용된다. 요구된 프로세싱 속도를 얻기 위해, 이 경우 레지스터(D2)는 결함 컬럼 메모리(RAM2)와 비교기 사이에 연결된다. 그 결과로, 결함있는 픽셀의 식별 및 포인터(Ptr)의 증가 후, 포인터와 관련된 결함 컬럼 번호 및 포인터와 관련된 연속 비트는 한 클록 사이클 후 까지 사용 불가능하다. 이미지 컬럼 어드레스(Column) > 결함 컬럼 번호 및 연속 비트(incEn)=1인 조건들이 만족되기 때문에, 포인터가 두 번째 증가되지 않는 것을 보장하기 위해 포인터(Ptr)의 증가는 레지스터(D3)에 의해 전달되는 결함 신호에 의존하며, 결과적으로 결함이 일치되며 포인터가 마지막 클록 사이클에서 증가하는 경우, 증가는 현재의 클록 사이클에서 방지된다.

Claims (7)

  1. 이미지 센서의 결함 픽셀을 수정하기 위한 방법으로서,
    결함 신호(Defect)에 의존하여, 결함없는 경우에는 입력 픽셀 데이터(Input)가 출력 픽셀 데이터(Output)로서 출력되며, 결함있는 경우에는 인접한 픽셀 데이터로부터 인터폴레이트된 픽셀 데이터가 출력 픽셀 데이터로서 출력되며,
    상기 결함 신호는 포인터 메모리(RAM1)가 이미지 라인 어드레스(Line)에 의해 어드레싱되도록 상기 이미지 라인 어드레스(Line) 및 이미지 컬럼 어드레스(Column)로부터 형성되며, 상기 포인터 메모리(RAM1)는 상기 이미지 라인 중 적어도 각각의 하나에 대해 포인터(Ptr)를 포함하며, 상기 포인터는 결함있는 이미지 컬럼의 저장된 컬럼 번호(DefCol)를 가진 결함 컬럼 메모리(RAM2)를 어드레싱하여, 상기 결함 컬럼 메모리(RAM2)로부터 판독된 상기 컬럼 번호(DefCol)는 상기 이미지 컬럼 어드레스(Column)와 비교되어 상기 결함 신호(Defect)가 형성되는 결함 픽셀 수정 방법.
  2. 제 1항에 있어서,
    상기 포인터 메모리에서의 포인터 및 상기 결함 컬럼 메모리에서의 컬럼 번호는,
    a) 상기 라인의 컬럼에서 복수의 결함 픽셀들을 가진 첫 번째 경우, 상기 라인에 속하는 상기 포인터(Ptr)는 상기 결함 컬럼 메모리의 메모리 셀(SA)을 어드레싱하며, 상기 메모리 셀(SA)은 관련된 컬럼 번호들 중 첫 번째 번호를 포함하며, 상기 라인의 추가의 결함 컬럼의 컬럼 번호는 상기 결함 컬럼 메모리의 다음 메모리 셀들에 오름 순서로 저장되며,
    b) 컬럼에서 복수의 결함 픽셀들을 가진 두 번째 경우, 상기 복수의 상이한 라인의 포인터(Ptr)는 상기 관련된 결함 메모리 번호로 상기 결함 컬럼 메모리의 동일함 셀을 참조하며, 및
    c) 라인에서 결함 픽셀이 없는 세 번째 경우, 특히 상기 목적을 위해 제공되는, 상기 결함 컬럼 메모리의 셀(END)은 상기 관련된 포인터(Ptr)로 어드레싱되는 것을 특징으로 하는 결함 픽셀 수정 방법.
  3. 제 1항 또는 제 2항에 있어서,
    서브이미지의 판독 동안, 서브이미지의 컬럼 번호보다 더 작은 상기 결함 컬럼 번호는 오버리딩되고 수정되지 않는 것을 특징으로 하는 결함 픽셀 수정 방법.
  4. 제 1항 또는 제 2항에 있어서,
    각 라인의 상기 각각의 마지막 결함 컬럼은 매 결함 컬럼 번호마다 존재하는 연속 비트(icnEn)를 사용하여 식별되는 것을 특징으로 하는 결함 픽셀 수정 방법.
  5. 이미지 센서의 결함 픽셀을 수정하기 위한 장치로서,
    이미지 라인 어드레스(Line) 및 이미지 컬럼 어드레스(Column)에 의해 어드레싱될 수 있는 결함 메모리 장치(DS), 인터폴레이터(INTER) 및 전환 스위치(MUX)가 결함 신호(Defect)에 의존하여 입력 픽셀 데이터에 대한 입력 또는 상기 인터폴레이터의 출력이 출력 픽셀 데이터(Output)를 위한 출력으로 연결되도록 제공되며, 입력 픽셀 데이터가 상기 인터폴레이터로 공급되며,
    상기 결함 메모리 장치는 포인터 메모리가 이미지 라인 어드레스(Line)에 의해 어드레싱되어 상기 어드레싱된 상기 셀의 내용(Ptr)은 어드레스 어드벤싱 장치(AWS)에 의해 상기 결함 컬럼 메모리(RAM2)를 어드레싱하도록 포인터 메모리 (RAM1)및 결함 컬럼 메모리(RAM2)를 포함하는데, 상기 결함 컬럼 메모리의 출력에서 상기 라인에 대한 결함 컬럼 번호(DefCol)는 관련 이미지 라인 어드레스를 가지고 제공되며,
    상기 이미지 컬럼 어드레스를 상기 결함 컬럼 메모리로부터의 상기 결함 컬럼 번호와 비교하여 상기 결함 신호를 형성하는 비교기(L)를 포함하는 결함 픽셀 수정 장치.
  6. 제 5항에 있어서, 상기 결함 컬럼 메모리(RAM2)는 연속 비트가 매 결함 컬럼 번호마다 존재하도록 디자인되며, 상기 어드레스 어드벤싱 유닛은 상기 연속 비트에 의해 제어되는 것을 특징으로 하는 결함 픽셀 수정 장치.
  7. 제 5항 또는 제 6항에 있어서, 추가의 상기 비교기(L)는 상기 결함 컬럼 번호가 상기 이미지 컬럼 어드레스보다 더 작은지 여부를 확인하도록 제공되며, 이 경우 상기 어드레스 어드벤싱 장치는 상기 연속 비트(incEn)가 세팅되면 상기 결함 컬럼 메모리의 상기 어드레스를 어드벤싱하는 것을 특징으로 하는 결함 픽셀 수정 장치.
KR10-2001-7004102A 1998-09-30 1999-09-17 이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치 KR100430572B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19845002.8 1998-09-30
DE19845002 1998-09-30

Publications (2)

Publication Number Publication Date
KR20010083882A KR20010083882A (ko) 2001-09-03
KR100430572B1 true KR100430572B1 (ko) 2004-05-12

Family

ID=7882899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7004102A KR100430572B1 (ko) 1998-09-30 1999-09-17 이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US20010038416A1 (ko)
EP (1) EP1119966B1 (ko)
JP (1) JP3664979B2 (ko)
KR (1) KR100430572B1 (ko)
DE (1) DE59901367D1 (ko)
WO (1) WO2000019712A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006136B1 (en) * 2000-07-12 2006-02-28 Vanguard International Semiconductor Corp. Method of defective pixel address detection for image sensors
US7209168B2 (en) * 2001-04-11 2007-04-24 Micron Technology, Inc. Defective pixel correction method and system
US7202894B2 (en) * 2002-06-04 2007-04-10 Micron Technology, Inc. Method and apparatus for real time identification and correction of pixel defects for image sensor arrays
JP4490230B2 (ja) * 2004-10-13 2010-06-23 トヨタ自動車株式会社 幾何変換回路
JP2006155518A (ja) * 2004-12-01 2006-06-15 Toyota Motor Corp 幾何補正方法および装置
JP5812691B2 (ja) * 2011-05-26 2015-11-17 富士機械製造株式会社 画素データ処理装置
JP6284799B2 (ja) * 2014-03-25 2018-02-28 株式会社メガチップス データ処理装置及びデータ処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225981A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 固体撮像素子の画像欠陥補正タイミング回路
JPH0548974A (ja) * 1991-08-09 1993-02-26 Fujitsu Ltd 固体撮像装置
JPH06121236A (ja) * 1992-10-08 1994-04-28 Sony Corp Ｃｃｄカメラの欠陥補正装置
JPH07336605A (ja) * 1994-06-13 1995-12-22 Matsushita Electric Ind Co Ltd 画素欠陥補正装置
JPH09205586A (ja) * 1996-01-29 1997-08-05 Sony Corp Ｃｃｄ固体撮像素子の欠陥画素検出補正システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805023A (en) * 1985-10-15 1989-02-14 Texas Instruments Incorporated Programmable CCD imager defect compensator
KR100188897B1 (ko) * 1990-01-31 1999-06-01 이데이 노부유끼 고체촬상장치의 화상결합보정회로
WO1992021204A2 (en) * 1991-05-10 1992-11-26 Eastman Kodak Company Customizable timing and control asic for electronic imaging
US5438573A (en) * 1991-09-13 1995-08-01 Sundisk Corporation Flash EEPROM array data and header file structure
JP3042159B2 (ja) * 1992-04-10 2000-05-15 ソニー株式会社 Ｃｃｄ素子の欠陥画素補正回路
JP3125124B2 (ja) * 1994-06-06 2001-01-15 松下電器産業株式会社 欠陥画素傷補正回路
JP3857343B2 (ja) * 1995-12-15 2006-12-13 ソニー株式会社 カメラ装置
JP3830574B2 (ja) * 1996-04-10 2006-10-04 松下電器産業株式会社 欠陥補正装置及びこれを用いた固体撮像装置
JP3819511B2 (ja) * 1997-02-13 2006-09-13 富士写真フイルム株式会社 Ｃｃｄ撮像デバイスにおけるモニタ方法およびディジタルスチルカメラ
US6396539B1 (en) * 1998-02-27 2002-05-28 Intel Corporation CMOS imaging device with integrated defective pixel correction circuitry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225981A (ja) * 1985-03-30 1986-10-07 Toshiba Corp 固体撮像素子の画像欠陥補正タイミング回路
JPH0548974A (ja) * 1991-08-09 1993-02-26 Fujitsu Ltd 固体撮像装置
JPH06121236A (ja) * 1992-10-08 1994-04-28 Sony Corp Ｃｃｄカメラの欠陥補正装置
JPH07336605A (ja) * 1994-06-13 1995-12-22 Matsushita Electric Ind Co Ltd 画素欠陥補正装置
JPH09205586A (ja) * 1996-01-29 1997-08-05 Sony Corp Ｃｃｄ固体撮像素子の欠陥画素検出補正システム

Also Published As

Publication number Publication date
JP2002526993A (ja) 2002-08-20
US20010038416A1 (en) 2001-11-08
EP1119966A1 (de) 2001-08-01
DE59901367D1 (de) 2002-06-06
KR20010083882A (ko) 2001-09-03
JP3664979B2 (ja) 2005-06-29
EP1119966B1 (de) 2002-05-02
WO2000019712A1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
US6900837B2 (en) Image sensor and pixel reading method used this image sensor
US4628531A (en) Pattern checking apparatus
US6629161B2 (en) Data processing system and data processing method
US6614473B1 (en) Image sensor having a margin area, located between effective pixel and optical black areas, which does not contribute to final image
US4870505A (en) Method of and apparatus for connecting output image signals from a plurality of line image sensors using a correction read pattern
US20030193593A1 (en) X-y addressable CMOS APS with compact pixel pitch
US5812704A (en) Method and apparatus for image overlap processing
JP2009538073A (ja) イメージセンサおよびイメージセンサのピクセル読出し方法
KR100430572B1 (ko) 이미지 센서의 결함 픽셀의 수정을 위한 방법 및 장치
JP2000287134A (ja) 画像処理装置及び処理方法
US5499114A (en) Digital image scanning apparatus with pixel data compensation for bad photosites
US5177623A (en) Image processing apparatus and method
US5153720A (en) Motion image difference detecting apparatus
US4591905A (en) Color image data processing device for correcting red ghosts of black images
US5243441A (en) Half tone image processing circuit with improved scale reduction images and method for reducing half tone images
EP0274383B1 (en) Method of and apparatus for correcting a read position error in subscanning direction of a line image sensor
US6801252B1 (en) Electronic zooming circuit
JPS61170876A (ja) 映像処理装置及びそれを少なくとも２個具える映像処理システム
EP0034187A1 (en) Compressed data restoring system
US20020021826A1 (en) Image signal processing apparatus and method thereof
US7760271B2 (en) Method and circuit for determining the noise component in a video signal
US20020036711A1 (en) Image binarization method and binary image creation method
US6282321B1 (en) Context generation circuit and method for small screen
JP3326637B2 (ja) 動き判定装置および方法
JPS6359682A (ja) 高速パタ−ン整合装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee