KR100429105B1 - 반도체 레이저 다이오드 및 그의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, p-GaAs기판의 상부에 활성층을 포함하는 적층구조의 레이저 다이오드의 디바이스 층과 에칭방지층이 순차적으로 형성되어 있고; 상기 에칭방지층의 상부에 적어도 하나 이상의 리지가 형성되어 있고; 상기 리지의 측면과 상기 에칭방지층의 상부에 p-GaAs층이 형성되어 있고; 상기 p-GaAs층과 리지의 상부면에 n-메탈층이 증착되어 있고, 상기 p-GaAs기판의 하부에 p-메탈층이 증착되어 있도록 구성함으로써, 사진식각 공정을 줄이고, 유전체와 트렌치 형성 공정없이 제조하여 제조 공정을 줄이고, 표면 평탄화로 인해 전극 형성시 스텝 커버리지 문제를 해결할 수 있으며, 유전체가 존재하질 않아서 열 방출이 용이하여, 소자의 수명을 증가시킬 수 있는 효과가 발생한다.

Description

반도체 레이저 다이오드 및 그의 제조 방법{Semiconductor laser diode and method for manufacturing the same}

본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 사진식각 공정을 줄이고, 유전체와 트렌치(Trench) 형성 공정 없이 제조하여 제조 공정을 줄이고, 표면 평탄화로 인해 전극 형성시 스텝 커버리지 문제를 해결할 수 있으며, 유전체가 존재하질 않아서 열 방출이 용이하여, 소자의 수명을 증가시킬 수 있는 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것이다.

일반적으로, 고출력 에지 방출(Edge-emitting) 반도체 레이저 어레이는 고체상태(Solid-state) 레이저 펌핑용, 자유 공간 광통신(Free-space optical communication)용, 의료용 및 디스플레이용 등 다양한 분야에서 사용되고 있다.

종래의 고출력 레이저 다이오드를 제작하는 방법중 전류 차단층을 형성하기 위하여, SiO₂나 SiN과 같은 유전체 물질을 사용하거나, 반도체-금속간의 쇼트키 장벽을 형성하는 방법이 이용되고 있다.

도 1은 일반적인 리지 타입 반도체 레이저 다이오드 어레이의 일부 사시도로써, 레이저광을 방출하는 활성층(12)을 포함하는 반도체 레이저 다이오드어레이(10)의 상부면에는 복수의 리지(11)들이 형성되어 있다.

물론, 도 1에는 도시되어 있지 않지만, 상기 복수의 리지(11)들의 사이에는 전류방지층이 있고, 그 상부에는 캡층과 메탈층이 존재한다. 또한, 반도체 레이저 다이오드 어레이(10)의 하부에도 메탈층이 있다.

이러한 리지 타입 반도체 레이저 다이오드 어레이(10)에서는 활성층(12)에서 발생된 레이저광이 반도체 레이저 다이오드 어레이(10)의 에지(Edge)에서, 즉, 측면부에서 방출된다.

한편, 상기 반도체 레이저 다이오드 어레이(10)의 길이는 어레이가 응용되는 대상에 따라 다르지만, 반도체 레이저 다이오드 어레이의 폭(W)은 대략 1㎝ 이고, 리지의 갯수와 반도체 레이저 다이오드 어레이의 폭(W)은 얻고자 하는 광 출력(Optical power)에 의해 정해진다.

예를 들어, 고체 레이저의 광 펌핑용으로 사용되는 808㎚ 레이저 다이오드 어레이는 리지 폭이 대략 150㎛이고, 리지와 리지 사이의 간격은 대략 500㎛이다.

이렇게 복수의 리지들을 배열시킨 반도체 레이저 다이오드 어레이는 리지와 리지 사이에 전류방지층(CBL, Current Blocking Layer)을 통한 광 간섭이 발생되어 광 출력을 저하시키는 요인이 되고 있다.

도 2는 일반적인 리지를 노출시킨 반도체 레이저 다이오드 어레이의 평면도로써, 반도체 레이저 다이오드 어레이의 벽개면(Facet)의 한쪽은 AR(Anti-reflecting) 코팅막(14)이 형성되어 있고, 다른 한쪽은 HR(High-reflecting) 코팅막(13)이 형성되어 있어, 레이저광이 AR 코팅막(14)의 벽개면 방향으로만 출력되는구조를 도시하고 있다.

도 2에 도시된 바와 같이, 이상적인 경우는, AR 코팅막(14)의 벽개면으로만 광이 출력되어야 하지만, 리지와 리지 사이에는 전술한 바와 같은, 전류방지층이 있고, 이 전류방지층으로 광이 고립되어 있지 않은 경우에는, 리지를 가로질러, ASE(Amplified spontaneous emission)가 광 출력면인 Ar 코팅막(14)의 수직방향으로 출력되고, 이는 광 손실이 되어 반도체 레이저 다이오드 어레이의 특성을 크게 저하시킨다.

이러한 문제를 해결하기 위하여, 최근에 상기 리지와 리지 사이에서 발생되는 광 간섭을 리지와 리지 사이에 트렌치(Trench)를 삽입한 구조를 채용하여 방지하였으며, 트렌치를 이용한 반도체 레이저 다이오드 어레이는 SiN 또는 SiO₂와 같은 유전막을 사용하여 전류가 리지 이외의 영역으로는 흐르지 않도록 해야 한다.

그러나, 이러한 유전막은 열 전도성이 반도체에 비해 나쁘기 때문에, 고출력 동작을 하는 어레이 레이저 다이오드에서는 열 방출이 원활하지 않고, 소자의 특성을 저하시키는 원인이 되었다

도 3a 내지 3d는 종래의 유전막으로 전류방지층을 사용하여 반도체 레이저 다이오드 어레이를 제조하는 공정순서도로서, 먼저, 도 3a에서 금속 유기 화학 증착(MOCVD, Metal Organic Chemical Deposition)법이나 분자 빔 성장(MBE, Molecular Beam Epitaxy)법으로 n-GaAs 기판(20)의 상부에 레이저광을 방출하는 활성층을 포함하는 적층구조의 디바이스 층(21), 식각 방지층(22)과 p-GaAs층(23)을순차적으로 적층한다.(도 3a)

그런 다음, 상기 p-GaAs층(23)을 식각방지층(22)이 노출되도록 사진식각(Photolithography) 공정을 수행하여, 중앙에 리지(23')을 형성하고(도 3b), 상기 리지(23')의 측면 및 상면과 상기 노출된 식각방지층(22)의 상면에 유전막(24)을 형성한다.(도 3c)

마지막으로, 상기 유전막(24)의 상부에 p-메탈층(25)과, 상기 n-GaAs 기판(20)의 하부에 n-메탈층(26)을 증착한다.(도 3d)

이러한, 기존의 제조방법은 후술하는 두 가지의 문제점을 야기시킨다.

첫째로, 사진식각공정을 많이 수행하게 되면, 제품의 신뢰성을 떨어뜨리게 된다.

둘째로, 리지의 상부에 증착되는 금속의 형상(Morphology) 및 재현성이 떨어져, 복수의 리지를 구비하는 반도체 레이저 다이오드 어레이의 구조에서는 리지의 스텝 커버리지(Step coverage)가 일정하지 않게 된다. 이는 소자의 안정성과 신뢰성을 저하시키게 된다.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 표면 평탄화로 인해 전극 형성시 스텝 커버리지 문제를 해결되고, 유전체가 존재하질 않아서 열 방출이 용이하여, 소자의 수명을 증가시킬 수 있는 반도체 레이저 다이오드를 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 사진식각 공정을 줄이고, 유전체와 트렌치 형성 공정없이 제조하여 신뢰성을 향상시킬 수 있는 반도체 레이저 다이오드의 제조방법을 제공하는 데 있다.

상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, p-GaAs기판의 상부에 활성층을 포함하는 적층구조의 레이저 다이오드의 디바이스 층과 에칭방지층이 순차적으로 형성되어 있고;

상기 에칭방지층의 상부에 적어도 하나 이상의 리지가 형성되어 있고;

상기 리지의 측면과 상기 에칭방지층의 상부에 p-GaAs층이 형성되어 있고;

상기 p-GaAs층과 리지의 상부면에 n-메탈층이 증착되어 있고, 상기 p-GaAs기판의 하부에 p-메탈층이 증착되어 있는 것을 특징으로 하는 반도체 레이저 다이오드가 제공된다.

상기한 본 발명의 다른 목적을 달성하기 위한 바람직한 양태(樣態)는, p-GaAs기판의 상부에 형성된 활성층을 포함하는 적층 구조의 레이저 다이오드의 디바이스 층의 상부에 에칭방지층과 n-클래드층을 순차적으로 적층하는 제 1 단계와;

상기 n-클래드층의 상부에 n-GaAs층을 성장시키는 제 2 단계와;

상기 n-GaAs층과 n-클래드층을 제거하여, 적어도 하나 이상의 리지구조를 형성하는 제 3 단계와;

상기 리지들의 외주면을 감싸며 상기 에칭방지층의 상부에 p-GaAs층을 형성하는 제 4 단계와;

상기 리지의 n-클래드층의 상부에 존재하는 p-GaAs층을 식각하여, n-클래드층의 상부면을 노출시키는 제 5 단계와;

상기 p-GaAs층과 리지의 n-클래드층의 노출면의 상부에 n-메탈층을 증착하고, 상기 p-GaAs기판의 하부에 p-메탈층을 증착하는 제 6 단계로 구성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법이 제공된다.

도 1은 일반적인 리지 타입 반도체 레이저 다이오드 어레이의 일부 사시도이다.

도 2는 일반적인 리지를 노출시킨 반도체 레이저 다이오드 어레이의 평면도이다.

도 3a 내지 3d는 종래의 유전막으로 전류방지층을 사용하여 반도체 레이저 다이오드 어레이를 제조하는 공정순서도이다.

도 4a 내지 4f는 본 발명에 따른 반도체 레이저 다이오드 어레이의 제조 공정도이다.

<도면의 주요부분에 대한 부호의 설명>

20 : n-GaAs기판 21, 32 : 디바이스층

22, 33 : 에칭방지층 23 : p-GaAs층

24 : 유전막 25, 38 : p-GaAs층

26, 37 : p-메탈층 30 : p-GaAs기판

31 : 활성층 34 : n-클래드층

35 : n-GaAs층

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 4a 내지 4f는 본 발명에 따른 반도체 레이저 다이오드 어레이의 제조 공정도로서, 먼저, p-GaAs기판(30)의 상부에 활성층(31)을 포함하는 적층구조의 레이저 다이오드의 디바이스 층(32)을 형성하고, 상기 디바이스 층(32)의 상부에 에칭방지층(33)과 n-클래드층(34)을 형성한다.(도 4a)

여기서, 상기 디바이스 층(32)은 p-GaAs기판(30)의 상부에 다양한 구조를 갖는 레이저 다이오드의 적층구조를 에피탁시할 수 있음을 나타낸다.

예를 들어, 상기 디바이스 층(32)을 p-InGaAIP/InGaP/GaAsP/InGaP/n-InGaAIP로 적층하면, 808㎚의 파장을 갖는 레이저 다이오드의 구조를 제조할 수 있다. 상기 GaAsP는 레이저광이 방출되는 활성층이다.

그 후에, 상기 n-클래드층(34)의 상부에 n-GaAs층(35)을 성장시킨다.(도 4b)

이때, 사용되는 증착 장비는 금속 유기 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)장비나 분자 빔 성장(MBE, Molecular Beam Epitaxy)장비를 사용한다.

상기 n-GaAs층(35)이 성장된 후, 사진 식각 공정(Photolithography)으로, 에칭방지층(33)까지 상기 n-GaAs층(35)과 n-클래드층(34)을 식각하여, 20 ~ 300㎛의 n-클래드층(34)과 n-GaAs층(35)으로 이루어진 메사(Mesa)구조의 복수의 리지(34',35')들을 형성한다.(도 4c)

상기 리지(34',35')들의 외주면을 감싸며 상기 에칭방지층(33)의 상부에 p-GaAs층(36)을 형성한다.(도 4d)

이때, 리지(34',35')들의 간격이 10 ㎛이상이 되면, 기존에 많이 사용되는 p형 도펀트인 Zn은 p-GaAs층(36)을 평탄화시키기 어려워 사용할 수 없게 된다. 본 발명에서는 상기 리지(34',35')들의 간격이 10 ㎛이상이 되는 경우, p형 도펀트를 탄소(C)로 적용하여 p-GaAs층(36)을 성장시킨다.

또한, 본 발명에서는 p-GaAs층(36)이 성장될 때, 수평성장율이 수직성장율보다 수십배 혹은 수백배 큰 결정막의 불균형 현상을, 화학적 평형상태에서 에피탁시를 수행할 수 있는 금속 유기 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)공정으로 방지하여 평탄화시킬 수 있다.

그 후에, 상기 리지의 n-클래드층(35')의 상부에 존재하는 p-GaAs층(36)을 식각하여, n-클래드층(35')의 상부면을 노출시킨다.(도 4e)

마지막으로, p-GaAs층(36)과 리지의 n-클래드층(35')의 노출면의 상부에 n-메탈층(37)을 증착하고, 상기 p-GaAs층(30)의 하부에 p-메탈층(38)을 증착하면, 본 발명의 레이저 다이오드 및 어레이 구조의 제조가 완료된다.

이렇게 제조된 본 발명의 레이저 다이어드 및 어레이 구조는 종래의 p-메탈층과 인접된 리지구조와는 다른 형태이며, 유전체와 트렌치 공정, 및 이에 수반되는 사진식각공정을 줄일 수 있게 된다.

게다가, 기존에는 리지구조의 측면에 유전체 및 금속과 반도체간에 쇼트키(Schottky)접합에 의해 전류의 흐름을 차단하는 전류방지층을 적용하였으나, 본 발명은 p-GaAs층을 전류방지층으로 적용하여, n-메탈층과 p-GaAs층의 접촉으로 n-메탈층에서는 리지로만 전류가 흐르고, p-GaAs층으로는 전류가 흐르지 않는다.

이상에서 상세히 설명한 바와 같이 본 발명은 사진식각 공정을 줄이고, 유전체와 트렌치 형성 공정없이 제조하여 제조 공정을 줄이고, 표면 평탄화로 인해 전극 형성시 스텝 커버리지 문제를 해결할 수 있으며, 유전체가 존재하질 않아서 열 방출이 용이하여, 소자의 수명을 증가시킬 수 있는 효과가 있다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

1. p-GaAs기판의 상부에 활성층을 포함하는 적층구조의 레이저 다이오드의 디바이스 층과 에칭방지층이 순차적으로 형성되어 있고;

   상기 에칭방지층의 상부에 적어도 하나 이상의 리지가 형성되어 있고;

   상기 리지의 측면과 상기 에칭방지층의 상부에 p-GaAs층이 형성되어 있고;

   상기 p-GaAs층과 리지의 상부면에 n-메탈층이 증착되어 있고, 상기 p-GaAs기판의 하부에 p-메탈층이 증착되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
2. 제 1 항에 있어서,

   상기 리지는 n-클래드층과 n-GaAs층이 순차적으로 적층된 구조인 것을 특징으로 하는 반도체 레이저 다이오드.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 리지의 두께는 20 ~ 300㎛ 인 것을 특징으로 하는 반도체 레이저 다이오드.
4. 제 1 항에 있어서,

   상기 p-GaAs층의 p형 도펀트는 탄소인 것을 특징으로 하는 반도체 레이저 다이오드.
5. p-GaAs기판의 상부에 형성된 활성층을 포함하는 적층 구조의 레이저 다이오드의 디바이스 층의 상부에 에칭방지층과 n-클래드층을 순차적으로 적층하는 제 1 단계와;

   상기 n-클래드층의 상부에 n-GaAs층을 성장시키는 제 2 단계와;

   상기 n-GaAs층과 n-클래드층을 제거하여, 적어도 하나 이상의 리지구조를 형성하는 제 3 단계와;

   상기 리지들의 외주면을 감싸며 상기 에칭방지층의 상부에 p-GaAs층을 형성하는 제 4 단계와;

   상기 리지의 n-클래드층의 상부에 존재하는 p-GaAs층을 식각하여, n-클래드층의 상부면을 노출시키는 제 5 단계와;

   상기 p-GaAs층과 리지의 n-클래드층의 노출면의 상부에 n-메탈층을 증착하고, 상기 p-GaAs기판의 하부에 p-메탈층을 증착하는 제 6 단계로 이루어진 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
6. 제 5 항에 있어서,

   상기 제 4 단계에서, 상기 리지들의 간격이 10 ㎛이상이 되는 경우, p형 도펀트로 탄소를 적용하여 p-GaAs층을 성장시키는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
7. 제 5 항 또는 제 6 항에 있어서,

   상기 제 4 단계에서, 상기 p-GaAs층 형성은, 금속 유기 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)방법에 의해 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.